JPH0316812B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、アナログ情報のサンプルを直交変
換して得た係数を適応符号化するデジタル通信装
置に係ります。このデジタル通信装置は、テレビ
ジヨンなどの画像信号から得られる２進ビツト列
を毎秒34メガビツトなどの制限された出力レート
で送信したいときに役立ちますが、音響信号から
得られる２進ビツト列を高忠実度で送信したいと
きにも役立ちます。

テレビジヨン画像信号そのほかの信号を伝送す
るにあたつて、CCITT（国際電話電信諮問委員
会）が標準化したデジタル通信路は伝送レートが
毎秒140または34メガビツト（後者はCCITTの第
３階級水準に相当）です。前者の伝送レートの通
信路はデジタル信号のビツトレートが通信路の最
大能力を越えないので、何らの処理も加えないま
まのデジタル信号を送信することができます。後
者の伝送レートの通信路は、経済的効果は明らか
ですが、ビツトレートが通信路の最大能力を越え
ないように符号化器の出力レートを下げなければ
なりません。

出力レートを下げるにあたつて、直交変換器に
より得た係数をしきい値を使つた符号化器によつ
て処理することは公知です。しきい値には好まし
くは適応しきい値を使います。その際、サンプル
した画像信号に実際上は２段の処理によりデジタ
ル化します。第１段の処理においては、画像信号
から抽出した点の群（“画像”マトリクス）に直
交変換を施こし、統計的に言えば互いに従属的な
点の群をむしろ独立な係数の群（“係数”マトリ
クス）に変換します。第２段の処理においては、
これら係数の群に、画像空間のかわりに変換後の
空間において、一定の規則による量子化を施こし
ます。この第２段階の処理において、量子化の規
則は視覚心理学的な性質を考えに入れてきめ、お
のおのの係数から得られる２進ビツトの数は、符
号化が主観的全体視覚に及ぼす誤差を減らすよう
にきめることができます。

直交変換は数学的にはマトリクスの二重積で与
えられます。画像マトリクスをＸ、係数マトリク
スをＹ、直交変換マトリクスをＨ、これの互換を
H^Tとすると、２次元の順変換は： Ｙ＝Ｈ・Ｘ・H^T となります。直交変換においては逆変換マトリク
スH^-1は： H^-1＝H^T ですから逆直交変換は： Ｘ＝H^T・Ｙ・Ｈ となります。

直交変換にもいろいろな変換があり、たとえば
アダマール（Hadamard）、ハール（Haar）、傾
斜アダマール、フーリエなどです。デジタルテレ
ビジヨン信号には、最初の三つが簡単に実現でき
計算時間も短いので、一般には有効です。たとえ
ばアダマール変換によれば、マトリクスＨにおけ
る係数は＋１と−１とだけですから、計算は足し
算と引き算とだけになります。計算の回数を減ら
すには、高速フーリエ変換のものと同様なアルゴ
リズムがあります。

変換によつて得た係数の群（一連の加減算の正
および負の結果）のエネルギーは原画像信号のエ
ネルギーに等しくなりますが、たいていの場合、
エネルギーのほとんどすべてが僅かの数の係数に
集ります。したがつて、それら係数とそれらがマ
トリクスに占める座標とだけを送信すれば、原画
像とほとんど変わらない画像を逆変換により復元
することができます。言いかえると、ほかの係数
からの画像の復元への寄与は無視することができ
ます。

重要なエネルギーを持つ係数は、しきい値との
比較によりきめます。簡単のため、しきい値を２
の整数乗に限ります。公知の装置においては、し
きい値を越す２進ビツトだけを量子化し、量子化
の規則としては、しきい値を量子化段のひとつと
する線形量子化を使います。

好ましくは適応しきい値を使い、このしきい値
を越す２進ビツトのビツトレートが一定の出力レ
ート（公称レート）以下になるようにし、毎秒34
メガビツトの通信路に送り出します。復号と逆変
換とにより復元した画像の質を良くするには、符
号化に好ましくは可変長符号化を使います。実際
上、しきい値よりも小さい２進ビツトで表わされ
る係数は統計的にはたくさんあります。こういう
係数までも符号化することは最小数の２進ビツト
を使うにしても問題です。二つの画像マトリクス
について計算したしきい値が同じであつても、符
号化規則に従つて送信される２進ビツトの数が等
しくなるとは限りません。

一方、符号化された画像マトリクスを一定の出
力レートで送信しなければなりません。それゆえ
実際の出力レートと一定の出力レートとの差を零
などの任意の情報で補います。このような任意の
情報は「スタフ２進ビツト」と呼ばれ、どの画像
マトリクスを処理したかにより数が変わります
が、一定の出力レートにくらべると無視できない
数になります。したがつて通信路の伝送能力が有
効には使われていないことになります。

それゆえ、この発明の目的は、このような欠点
を除き、適応しきい値を使う変換により出力のビ
ツトレートを下げる一方、通信路の伝送能力が有
効に使えるようにするデジタル通信装置を提供す
ることにあります。

この発明によれば、「スタフ２進ビツト」に使
われるタイムスロツトに「補い２進ビツト」を伝
送するデジタル通信装置が得られます。

この発明による補い２進ビツトにより次の効果
が達せられます。

(1) 復号し逆変換して復元された画像は、従来の
装置によるものよりも優れた画質を持つ。

(2) 通信路が有効に利用できる。のちにわかると
おり「補い符号化」によれば係数ひとつについ
て一つまたは二つの２進ビツトしかスタフビツ
トとしては伝送しないからである。

(3) 信号源の雑音が符号化に及ぼす影響が減る。
相次ぐ画像マトリクスが部分的に重畳され、信
号源の雑音が相次ぐ二つのしきい値に振動をも
たらすので明度エネルギーに過渡的な変化をひ
きおこす場合があるが、補い符号化はこの変化
の振幅を小さくするからである。

(4) 補い符号化の回路は甚だ簡単である。基本符
号化に使うしきい値計算回路で得られる結果を
補い符号化に利用できるからである。

この発明によるデジタル通信装置は、互いに隣
りあう信号部分に分けられたデジタル信号を直交
変換して得た係数を表わす２進ビツトのうち適応
しきい値2^S（ｓは自然数）以上の上位ビツトを符
号化する通信装置において、前記係数の時間的順
序に従い2^S-1の桁の２進ビツトと、上記上位ビツ
トは零であるが前記2^S-1の桁の２進ビツトが零で
はない係数については更にこの係数の正負の符号
ビツトとから成る補い２進ビツトを各々の信号部
分が通信路の最大能力を越えない数の２進ビツト
から成るまで前記上位ビツトにつけたすことを特
徴とします。

念のため言うならば、従来の符号化において
は、係数を表わす２進ビツトがしきい値よりも下
の桁にだけしかないときは、量子化にあたつては
零として出力され捨てられていました。

第１図を参照します。従来の基本符号化回路は
細い線で示し、この発明において使う補い符号化
回路は太い線で示してあります。

基本符号化回路のアダマール変換器（Ｔ）１０
の入力端子には、画素を表わすデジタル画像信号
が図示してない信号源から供給されているとしま
す。出力端子は論理回路（Ｑ）１１と遅延線
（LAR）１２とに接続されています。論理回路１
１は適応しきい値計算器として動作し、これの出
力は基本符号化器（COD）１３の制御入力端子
に接続され、遅延線１２の出力は符号化器１３の
データ入力端子に接続されています。符号化器１
３のデータ出力端子はマルチプレクサ（MUX）
１４のデータ入力端子に接続され、スタフ制御出
力端子はマルチプレクサ１４のスタフ制御入力端
子に接続されています。マルチプレクサの出力端
子は、図示してない送信用変調器に接続されてい
ます。基本符号化回路には以上のほかクロツク発
振器（BdT）１５が備えてあります。

デジタル画像信号の相隣る信号部分すなわち部
分画像のおのおのは４×４画素から成るとしま
す。このような信号部分の時系列を信号源から供
給され、アダマール変換器１０は前記２次元の順
変換を行ない変換係数列COEFFを出力します。
好ましくは、ひとつの変換係数を４回の順次操作
で得るアルゴリズムを使います。このようにする
と、変換器１０に供給されるデジタル画像信号は
８個の２進ビツトの信号に変換され、変換器１０
からの変換係数列は線形量子化規則により12個の
２進ビツトの信号となります。

論理回路１１はしきい値計算器であり、しきい
値2^Sを後述の式(1)により相次ぐ16個のサンプルご
とに計算し、しきい値信号2^S（同じ参照記号を使
つた）を16個のサンプルの最後の時刻に出力しま
す。

遅延線１２は、しきい値信号と変換係数列との
位相同期を保ちます。

基本符号化器１３は、しきい値信号と変換係数
列とから基本２進ビツト列TBSを作りマルチプ
レクサ１４に供給します。さらに、おのおのの信
号部分に対応する２進ビツト列ごとにスタフ制御
信号CMUXをマルチプレクサ１４に供給します。

マルチプレクサ１４は、スタフ２進ビツトをス
タフ制御信号により２進ビツト列に挿入して毎秒
34メガビツトの合成２進ビツト列TBSCを作りま
す。この２進ビツト列は送信変調器に送り出され
ます。

クロツク発振器１５は、信号部分をサンプリン
グするためのクロツク信号Ｈと画素を指定する同
期信号SYNCにより制御され、回路構成要素１０
ないし１４に必要な同期信号CLを出力します。

補い符号化回路の補い符号化器（COD
COMPL）１８の第１の入力端子には遅延線１２
から変換係数列が供給され、第２の入力端子には
論理回路１２からしきい値信号が供給され、第３
の入力端子には基本符号化器１３の対応する出力
端子からスタフ制御信号が供給されます。符号化
回路１８の出力端子からは後に詳述する補い２進
ビツト列CODCがマルチプレクサ１４の第３の入
力端子に供給されます。

このように基本符号化器１３と同様な入力信号
により、補い符号化器１８は内蔵するメモリ（後
述）に「補い符号化」による２進ビツトを格納し
ます。このメモリからスタフ制御信号で読みとつ
た信号が補い２進ビツトになります。マルチプレ
クサ１４は基本２進ビツト列のあとにつづけて補
い２進ビツト列の２進ビツトを優先権つきで並
べ、信号部分ごとの２進ビツトの数が所定の数に
足りないときだけスタフ２進ビツトを追加して合
成２進ビツト列を作ります。

第２図を参照して補い符号化器１８の構成を詳
述します。動作は記述が進むにつれてわかりま
す。符号化器１８において局部復号と論理演算と
を行なう複合回路（FPLA）２１は、好ましくは
シグネテイクス社の82S100のような“現場でプ
ログラム可能な論理列（フイールド・プログラマ
ブル・ロジツク・アレイ）”です。第１ないし第
３の入力端子を持ち、第１の入力端子には変換係
数列COEFFが、第２の入力端子にはしきい値信
号2^Sが、第３の入力端子にはクロツク発振器１５
の同期信号CLが供給されます。

符号化器１８において、先入れ先出しメモリ
（FiFo）２０の第１および第２の入力端子には複
合回路２１の第１および第２の出力端子から書き
込み信号ENRおよび入力情報信号INFOEがそれ
ぞれ供給されます。このメモリ２０の第３の入力
端子には基本符号化器１３からスタフ制御信号が
読みとり信号LECとして供給され、第４の入力
端子には初期化信号RAZがクロツク発振器１５
から供給されます。メモリ２０の出力端子からは
出力情報信号INFOSがマルチプレクサ１４に補
い２進ビツトとして供給されます。

先入れ先出しメモリ２０は少なくとも直列32個
の２進ビツトを格納するメモリ容量を持ち、変換
係数列がひとつのマトリクスから次のマトリクス
に移るごとに初期化信号により初期化されます。
そののち、入力情報信号が書き込み信号により書
き込まれ、出力情報信号がスタフ制御信号の制御
のもとに読みとり信号により読み出されます。

補い符号化による利点を見るため適応しきい値
による符号化について考えてみます。計算したし
きい値による量子化の結果を係数ごとに可変長符
号化によりデジタル化した２進ビツト列を次の二
つの部分に分けます。

前置部分：符号化された係数がｎ個の２進ビツト
から成るときは、ｎ個の“１”と１個の“０”
とで構成する。

情報語部分：係数の正負の符号を表わす１個の２
進ビツトS^*と、係数の絶対値を適応しきい値
により符号化して得た２進ビツト列のうち
“０”ではない最高位の２進ビツトを除いた
（ｎ−１）個の２進ビツトとで構成する。

第５図および第６図を参照すると、「モジユー
ル」はしきい値2^Sよりも上位の有効２進ビツトで
あり、そういう２進ビツトの数をｎで表わしてあ
ります。前置部分は“１”の数でモジユールの最
高位の２進ビツトが位置する桁を表わします。そ
れゆえモジユールのうち最高位の２進ビツトを送
信する必要はなく、係数の正負の符号を表わす２
進ビツトS^*で代替することができます。第５図
には、モジユールの２進ビツトの数ｎと、送信す
べき前置部分および情報語部分と、送信される２
進ビツトの数は係数ごとに（2n＋１）個である
こととを示します。第６図には、ある係数を符号
化した例を示し、しきい値におけるべきＳが４の
場合です。モジユールは２個の“１”とこれら
“１”の下の“０”との３個の２進ビツトから成
りますから、前置部分は“1110”となり、情報語
部分は正負の符号を示す“０”とモジユールの最
高位の“１”を除いた残りの“１”および“０”
とから成ります。合計７個の２進ビツトが送信さ
れます。

第１２図を参照し、信号部分は４×４画素から
成るものとします。しきい値2^Sをきめるために論
理回路１１（第１図）は次の２進ビツト数D_Sを
計算します。

D_S＝〔₄ 〓^i,j=o （2n（ｉ，ｊ）＋１）〕＋Ｋ (1) ここに、（2n（ｉ，ｊ）＋１）はマトリクスにおい
て位置（ｉ，ｊ）にある係数のモジユールの２進
ビツトの個数であり、Ｋは信号部分に使われる２
進ビツトの桁数で、第６図の例では４です。

しきい値2^Sを実際にきめるには次の操作を進め
ます。まづ、「Ｓ＝０」で示したとおり、式(1)の
Ｋを零に初期化します。次いで、「Ｓ＝Ｓ＋１」
で示したとおり、式(1)で計算した２進ビツト数
D_Sが公称レートに相等する公称値D_Mを越える手
前までＫをひとつづつふやします。

第７図および第８図は、４×４画素の信号部分
のひとつづつを従来の規則により前置部分と情報
語部分とに変換して送信する場合の情報語部分の
２進ビツト列の例を示します。第７図において
は、実際には送信しない２進ビツトを斜線を引い
て示し、破線よりも上の斜線を引いてない２進ビ
ツトに最高位の“１”を加えたものがモジユール
です。第８図に基本２進ビツト列のうち、変換係
数列COEFFについては前置部分の２進ビツトを
情報語部分のものとに分けて示します。この信号
部分については第７図に太い線で囲んだ２進ビツ
トだけでは公称値D_Mよりも少ない数の２進ビツ
トしか得られず、通信路の最大能力には２進ビツ
トの数で（D_M−D_S）個の余裕があります。第７
図および第８図においてはD_Mが64個、D_Sが56個
ですから、第８図の最下段に示した８個のスタフ
２進ビツトを送信します。

この発明においては、この余裕を利用して補い
情報を送り信号部分ごとの符号化を改善します。
送信する補い情報を余裕がなくなるようにきめる
には、第１図のアダマール変換器１０から出力さ
れる係数の時間的順序に従つて、係数ごとに2^S-1
の桁の２進ビツトと、モジユールの振幅Ａが： 2^S-1≦Ａ＜2^S であるときは正負の符号ビツトとを送信します。

第９図には、この発明によれば第７図に示した
係数列についての符号化がどう改善されるかを示
します。第１図のアダマール変換器１０から得ら
れる係数を時間的順序に従つて信号部分ひとつに
ついて左から右へ並べて示してあり、左から６番
目の係数までは量子化のしきい値は2^S-1で線形で
す。残りの10個の係数についてはしきい値は2^Sで
す。初めの６個の係数については２倍の数の２進
ビツトが使われ精密な符号化が行なわれているこ
とがわかります。

初めの６個の係数についてさらに述べると、改
善しないときはＳ個の２進ビツトを捨てています
が、（Ｓ−１）個しか捨てません。これら（Ｓ−
１）個しか捨てませんから、改善しないときは零
として送信されてしまうような係数（第９図の５
番目と６番目）にも２進ビツトが送信されます。
改善しないときは送信されなかつた係数について
も絶対値の部分の２進ビツトが送信されますか
ら、そのような係数については2^S-1の桁の２進ビ
ツトだけではなしに正負の符号ビツトをも送信し
ます。

第１０図は、第８図と同様に基本２進ビツト列
のうちの変換係数列COEFFについての２進ビツ
トを示すとともに、合成２進ビツト列に挿入され
る補い２進ビツトCOCDを変換係数列の部分にお
いて係数ごとにつけた番号に従つて示します。た
だし、正負の符号ビツトは、変換係数列の部分に
おいては情報語部分の最低位のビツトとして示
し、補い２進ビツトの部分については情報語部分
の下方に示します。また、2^S-1の桁の２進ビツト
は前置部分の下に示してあります。

第３図を参照すると、第１図の基本符号化回路
により送信された信号を復号する基本復号回路を
細い線で示してあります。この復号回路は復号論
理回路（DECOD）３１の入力端子には第１図の
回路から合成２進ビツト列TBSCが供給され第１
の出力端子はじかにアダマール逆変換器（T^-1）
３２に接続され、この回路３１は基本復号器とし
て動作します。図に示してあるオフ回路３５につ
いてはあとで述べますが、逆変換器３２は次々の
画素を表わす復号デジタル画像信号を出力しま
す。この復号回路にはクロツク発振器（BdT）
３３が備えてあります。

基本復号器３１は入力の２進ビツト列を復号し
て変換係数列COEFFを逆変換器３２に供給しま
す。太い線で描いてありますが、復号論理回路３
１には第２ないし第４の出力端子があります。第
２の出力端子にはスタフ２進ビツト列が出力され
ます。この発明のデジタル通信装置においては補
い２進ビツト列CODCが出力されるので第２の出
力端子の出力にはCODCという参照符号をつけて
あります。この補い２進ビツト列のためのしきい
値を表わすしきい値信号SEUILが第３の出力端
子に出力されます。信号部分が４×４画素である
とすると、16個の変換符号が出力されるたびに第
２の出力端子の補い２進ビツト列を有効にする書
き込み信号ENRが第４の出力端子に出力されま
す。

アダマール逆変換器３２はデジタル画像信号に
マトリクスの二重積による変換を行ない、４×４
個の係数のマトリクスを得て変換係数列を出力し
ます。クロツク発生器３３は、デジタル画像信号
から再生されたクロツク信号Ｈと同期信号SYNC
とから復号回路の回路部分に必要な同期信号CL
を作ります。

第３図には補い復号回路を太い線で示します。
この復号回路には補い復号器（DECOD
COMPL）３４と前述のオア回路３５とが備えて
あります。補い復号器３４は論理回路で、第１の
入力端子には変換係数列が、第２の入力端子には
補い２進ビツト列が、第３の入力端子にはしきい
値信号が、第４の入力端子には書き込み信号が供
給されます。補い符号化の逆の後に述べる補い復
号により得た補い復号信号COMPLが出力端子に
出力されます。オア回路は第１の入力端子に変換
係数列を第２の入力端子に補い復号信号を受け出
力を逆変換器３２に供給します。

第４図を参照すると、補い復号器３４は先入れ
先出しメモリ（FiFo）４０と論理回路（FPLA）
４１と零発生器（ZERO）４２と補助メモリ４３
とを備えます。補い２進ビツト列から次に述べる
ようにして補い復号信号を作ります。

先入れ先出しメモリ４０は少なくとも32個の２
進ビツトを直列に記憶する容量を持ち、第２図の
先入れ先出しメモリ２０と同様な作用をします。
先入れ先出しメモリ４０には基本復号器３１から
第１の入力端子には補い２進ビツト列が入力情報
信号INFOEとして供給され、第２の入力端子に
は書き込み信号ENRが供給されます。第３の入
力端子には後述の読みとり信号LECが供給され
ます。論理回路４１へと、出力情報信号INFOS
が第１の出力端子から、メモリ４０の内部状態に
よつて作られ記憶内容がすべて読み出されたかど
うかを表わすフラグ信号VIDEが出力されます。

論理回路４１は前記読みとり信号を先入れ先出
しメモリ４０に供給するほか、補い復号信号
COMPLを出力します。この回路４１は“現場で
プログラム可能な論理列”です。

補助メモリ４３の記憶容量は２進ビツト１個で
十分で、論理回路４１から出力される状態出力信
号ETATSを入力端子に受け、状態出力信号
ETATを論理回路４１に戻します。補助メモリ
４３に記憶された２進ビツトは論理回路４１の状
態の特質を表わし、先入れ先出しメモリ４０から
正負の符号を表わす２進ビツトだけを読み出せば
よいか、さらに2^S-1の桁の２進ビツトをも読み出
すべきかを示します。

零発生器４２の入力端子には基本復号器３１か
らの変換係数列が供給され、出力端子は論理回路
４１に接続されています。基本符号化のときに変
換係数列の値が零になると出力端子に零信号
ZEROが出力されます。

補い復号のため論理回路４１は次の信号を使い
ます。

零信号； 基本復号器３１から供給され基本符号化のしき
い値を表わすしきい値信号； 論理回路４１の内部状態を表わす状態出力信
号； 先入れ先出しメモリ４０からの出力情報信号な
らびにフラグ信号；および クロツク発生器３３からの同期信号CL₀この同
期信号は、第２図の符号化回路においても同様だ
が、変換係数列の周期を相等しい第１および第２
の半周期に分け先入れ先出しメモリ４０から２個
の２進ビツトを必要に応じて読みとれるようにす
る。

補い復号は次のように進みます。

(1) フラグ信号が先入れ先出しメモリ４０の内容
が零ではないことを示しているとき： 同期信号が第１の半周期を示す第１の状態にあ
るときは、読みとり信号が発生され先入れ先出し
メモリ４０から出力情報信号が出力され、2^S-1の
桁の２進ビツトが補い復号信号の１個の２進ビツ
トとして出力される。変換係数列の２進ビツトが
“０”のときは零信号は“１”となり、出力情報
信号が“１”のときは状態出力信号は“１”にな
つて先入れ先出しメモリ４０から第２の半周期に
正負の符号ビツトを読めるようにする。出力情報
信号が“０”のときは元の状態が保たれる。

同期信号が第２の半周期を示す第２の状態にあ
るときは、状態出力信号が“０”ならば読みとり
信号は“０”の状態であり、補い復号信号は第１
の半周期の値を保つ。状態出力信号が“１”なら
ば読みとり信号は“１”になつて先入れ先出しメ
モリ４０を改めて読みとる。読みとられて出力情
報信号として現われ２進ビツトは、補い復号信号
においては正負の符号ビツトと2^S-1の桁において
“１”を表わす２進ビツトとになる。

(2) 先入れ先出しメモリ４０が空のときはフラグ
信号は“１”となります。このとき補い復号信
号は零です。

オア回路３５は信号を足しあわせる回路で、変
換係数列に補い復号信号をつけたします。オア回
路３５は実際上は12個のオア回路部分から成り、
ひとつのオア回路部分には変換係数列と補い復号
信号との対応する桁の２進ビツトが供給されま
す。

第１１図を参照します。符号化の説明からわか
るように、符号化する前の係数の値と送信され面
像の復元に使われる係数の値とは、しきい値から
下のＳ個または（Ｓ−１）個の２進ビツトが後者
においては省略されています。この省略による誤
差を減らすため、省略された部分の最上位の桁の
２進ビツトは、係数が全く零ではない限り、強制
的に“１”にします。

この発明によるデジタル通信装置をテレビジヨ
ンのデジタル画像信号に使う場合の実施例につい
て述べてきましたが、この発明は、出力レートを
下げたいときには一般のデジタル信号に実施する
ことができます。ことに、音響信号の高忠実度送
受信に有用です。この場合、直交変換における信
号部分としては２進ビツト列からＭ個づつの信号
セグメントを次々にＭセグメントとりＭ×Ｍエレ
メントのマトリクスを作ります。

念のため言うならば実施例に使つた回路要素は
テレビジヨン信号を扱うことのできる速さで動作
します。マイクロプロセツサは今日では速さの遅
い信号しか扱えませんが、ビツトレートの小さい
デジタル信号のためであれば、この発明によるデ
ジタル通信装置に使うことができます。論理回路
にはプログラム可能な論理回路を使うことができ
ます。このデジタル通信装置の送信側と受信側と
のどちらも、集積回路で実現することもできま
す。

【図面の簡単な説明】

第１図はこの発明の実施例によるデジタル通信
装置の符号化回路のブロツク図、第２図はその符
号化回路における補い符号化器のブロツク図、第
３図は第１図に示した符号化回路と対になる復号
回路のブロツク図、第４図はその復号回路におけ
る補い復号器のブロツク図、第５図はいろいろな
係数について２進ビツトの配列を示す図、第６図
はひとつの係数における２進ビツトを説明するた
めの図、第７図は従来のデジタル通信装置におけ
る符号化回路により扱われる２進ビツトを示す
図、第８図は第７図に示した２進ビツトのうち送
信されるものとスタフ２進ビツトとを示す図、第
９図は第１図に示した符号化回路により扱われる
２進ビツトを示す図、第１０図は第９図に示した
２進ビツトのうち送信されるものと補い２進ビツ
トとを示す図、第１１図は第３図に示した復号回
路に復号された２進ビツトを示す図、第１２図は
第１図に示した符号化回路における論理回路によ
るしきい値の計算のフローチヤートです。 図面において、１０は直交変換器を示し、デジ
タル信号において互いに隣り合う信号部分から得
られる２進ビツトの一例をひとつの信号部分につ
いて第９図に示し、この例における補い２進ビツ
トを第９図にはその旨第１０図にはCODCという
ラベルをつけて示します。また、１１は適応しき
い値計算器、１３は基本符号化器、１４はマルチ
プレクサ、１８は補い符号化器、２０は先入れ先
出しメモリ、２１は現場でプログラム可能な論理
列、３１は基本復号器、３２は逆直交変換器、３
３はクロツク発生器、３４は補い復号器、３５は
オア回路を示します。

Claims (1)

【特許請求の範囲】
1. １ 各々が予め定めた数のデジタル信号要素から
   成る信号部分に分割されたデジタル信号の信号部
   分を直交変換して２進ビツトで表わされた係数を
   生ずる直交変換器と、それら係数から適応しきい
   値2^S（Ｓは自然数）を計算する適応しきい値計算
   手段と、前記２進ビツトのうち2^Sの桁以上の上位
   ビツトと該上位ビツトを有する係数の正負の符号
   ビツトとを基本ビツトに符号化する基本的符号化
   手段とを備えたデジタル通信装置において、前記
   係数が前記直交変換器から供給される時間的順序
   に従い、2^S-1の桁の２進ビツトとこの2^S-1の桁の
   ２進ビツトは零ではないが前記上位ビツトは零で
   ある係数についてはその係数の正負の符号ビツト
   とを補いビツトとして、これら補いビツトと前記
   基本ビツトとの和がデータ通進路の最大容量を越
   えない数になるまで前記基本ビツトに付加する付
   加手段を有することを特徴とするデジタル通信装
   置。