Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0318219B2 - - Google Patents
[go: Go Back, main page]

JPH0318219B2 - - Google Patents

Info

Publication number
JPH0318219B2
JPH0318219B2 JP59221507A JP22150784A JPH0318219B2 JP H0318219 B2 JPH0318219 B2 JP H0318219B2 JP 59221507 A JP59221507 A JP 59221507A JP 22150784 A JP22150784 A JP 22150784A JP H0318219 B2 JPH0318219 B2 JP H0318219B2
Authority
JP
Japan
Prior art keywords
interface
information
register
section
interface section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59221507A
Other languages
Japanese (ja)
Other versions
JPS61100850A (en
Inventor
Kazeo Sugyama
Kenichi Yokoyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59221507A priority Critical patent/JPS61100850A/en
Publication of JPS61100850A publication Critical patent/JPS61100850A/en
Publication of JPH0318219B2 publication Critical patent/JPH0318219B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電算機システム内の上位/下位装置
のインタフエース部を夫々所有する中間装置がイ
ンタフエース接続を切り離して装置独立に診断で
きるスタンドアロン診断の中のラツプ・アラウン
ドテスト(上位インタフエース部と下位インタフ
エース部同士を接続して下位装置へ送出すべき信
号を上位インタフエース部に戻してドライバ/レ
シーバ回路を含めたインタフエースが正常に動作
するか、または上記装置に送出すべき信号を下位
インタフエース部に戻してのテスト)において、
上位/下位のインタフエース信号の本数、信号レ
ベルが異なるような中間装置の診断方式に関す
る。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention is a stand-alone computer system in which an intermediate device that owns the interface section of upper and lower devices in a computer system can disconnect the interface connection and diagnose the device independently. Lap-around test in diagnosis (connects the upper interface section and lower interface section, returns signals that should be sent to the lower device to the upper interface section, and checks whether the interface including the driver/receiver circuit is working properly) (testing whether the device is working or by returning the signal to be sent to the lower interface section),
This invention relates to a diagnostic method for intermediate equipment in which the number and signal level of upper/lower interface signals are different.

電算機システムは第3図に示すようにCPUに
入出力のチヤネルCHが何個か付属していて、こ
のチヤネルCHに幾つかの入出力装置I/0が接
続される。例えば何個かのDISK、MT等が制御
装置1を介してCHに接続される。
As shown in FIG. 3, the computer system has several input/output channels CH attached to the CPU, and several input/output devices I/0 are connected to these channels CH. For example, several DISKs, MTs, etc. are connected to the CH via the control device 1.

第4図は上記制御装置を示し、該制御装置のス
タンドアロン診断(独立してテストする)の場
合、電算機システムの上位/下位装置に接続して
いるケーブルを外し(コネクタ2は上位装置との
接続、コネクタ3は下位装置との接続)、上位イ
ンタフエース部のコネクタ2と下位インタフエー
ス部のコネクタ3同士をケーブル4で結び、下位
装置に行く信号を上位インタフエース部のコネク
タ2に戻し恰も上位信号のように見せて動作さ
せ、ドライバ/レシーバ回路を含めたインタフエ
ース回路部5が正常に動作するか否かをテストす
る、または上位装置に送出すべき信号を下位イン
タフエース部に戻してテストをする所謂ラツプ・
アラウンドテストが行われる。
Figure 4 shows the above control device. In the case of standalone diagnosis (independent testing) of the control device, disconnect the cables connected to the upper/lower device of the computer system (connector 2 is connected to the upper device). Connector 3 is connected to the lower device), connect the connector 2 of the upper interface section and the connector 3 of the lower interface section with the cable 4, and return the signal going to the lower device to the connector 2 of the upper interface section. The interface circuit unit 5 including the driver/receiver circuit is operated by making it look like a higher-level signal, and tests whether the interface circuit unit 5 including the driver/receiver circuit operates normally, or the signal that should be sent to the higher-level device is returned to the lower-level interface unit. The so-called lap test
Around test will be conducted.

このラツプ・アラウンドテストは上位/下位の
インタフエース信号の本数、レベルが同じ場合に
行えるが、然し最近の制御装置の中には上位/下
位のインタフエース信号の本数、或いはレベルが
異なるものが多くなつている。
This wrap-around test can be performed when the number and level of upper and lower interface signals are the same, but in many recent control devices, the number and level of upper and lower interface signals are different. It's summery.

上記上位/下位のインタフエース信号の本数が
違う制御装置をラツプ・アラウンドテストする
為、上位/下位装置に接続しているケーブルを外
し第5図のようにケーブル4で上位インタフエー
ス部のコネクタ2と下位インタフエース部のコネ
クタ3をコネクタ同士で結んだ時、本数不足によ
り例えば下位装置に行く信号が上位インタフエー
ス部に入力されない為、ドライバ/レシーバ回路
を含めたインタフエース回路部5が動作せず、ラ
ツプ・アラウンドテストが行えない。
In order to perform a wrap-around test on a control device that has different numbers of upper/lower interface signals, remove the cables connected to the upper/lower equipment and connect cable 4 to connector 2 of the upper interface section as shown in Figure 5. When connecting the connectors 3 of the lower interface section and the connectors, the interface circuit section 5 including the driver/receiver circuit does not operate because, for example, a signal going to the lower order device is not input to the upper interface section due to the lack of number of connectors. I can't perform a wrap-around test.

従つて、そのような場合でもラツプ・アラウン
ドテストが行えるような診断方式が望まれてい
る。
Therefore, there is a need for a diagnostic method that can perform a wrap-around test even in such cases.

〔従来の技術〕[Conventional technology]

第6図は従来中間装置(制御装置)のスタンド
アロン診断のラツプ・アラウンドテストを説明す
る図である。
FIG. 6 is a diagram illustrating a wrap-around test for stand-alone diagnosis of a conventional intermediate device (control device).

図において、制御装置は上位側コネクタ2と下
位側コネクタ3が夫々2個あり、そのコネクタ
2,3に接続してDV/RV8,9を有する上位
インタフエース部6と下位インタフエース部7が
ある。両インタフエース部6,7に接続したレジ
スタ10,11と該レジスタ10,11をバンド
リングするマイクロプロセツサ12とデイスク等
の下位装置のリード/ライトデータを転送するた
めのデータ転送部13があり、マイクロプロセツ
サ12により上位/下位のインタフエース信号の
制御が行われる。
In the figure, the control device has two upper connectors 2 and two lower connectors 3, and a higher interface section 6 and a lower interface section 7 connected to the connectors 2 and 3 and having DV/RVs 8 and 9. . There are registers 10 and 11 connected to both interface sections 6 and 7, a microprocessor 12 that bundles the registers 10 and 11, and a data transfer section 13 that transfers read/write data from lower-order devices such as disks. , the microprocessor 12 controls upper/lower interface signals.

上記制御装置は下位のインタフエース信号の本
数、レベルが同じであるので、ラツプ・アラウン
ドテストの場合、第4図に示すように上位/下位
装置に接続しているケーブルを外し(コネクタ2
は上位装置との接続、コネクタ3は下位装置との
接続)、上位インタフエース部6のコネクタ2と
下位インタフエース部7のコネクタ3同士をケー
ブル4で結び、下位装置に行く信号を上位インタ
フエース部のコネクタ2に戻し恰も上位信号のよ
うに見せて動作させる。この時、ドライバ/レシ
ーバ回路(DV/RV)を含めた上位、下位イン
タフエース回路部6,7が正常に動作するか否か
をテストする。または上位装置に送出すべき信号
を下位インタフエース部に戻してテストする。
The above control devices have the same number and level of lower interface signals, so in the case of a wrap-around test, disconnect the cables connected to the upper and lower devices as shown in Figure 4 (connector 2).
Connector 2 of the upper interface section 6 and connector 3 of the lower interface section 7 are connected with the cable 4, and the signal going to the lower device is connected to the upper interface. It is returned to the connector 2 of the section and operated by making it look like a higher level signal. At this time, it is tested whether the upper and lower interface circuit sections 6 and 7 including the driver/receiver circuits (DV/RV) operate normally. Alternatively, the signal to be sent to the higher-level device is returned to the lower-level interface section for testing.

例えば、上記側コネクタ2より入つたIN線信
号をDV/RV8で受け、上位インタフエース部
6が動き、マイクロプロセツサ12はレジスタ1
0をハンドリングする。また下位側コネクタ3よ
り入つたIN線信号をDV/RV9で受け、下位イ
ンタフエース部7が動き、マイクロプロセツサ1
2はレジスタ11をハンドリングする。
For example, the DV/RV 8 receives an IN line signal input from the side connector 2, the upper interface unit 6 operates, and the microprocessor 12 inputs the register 1.
Handle 0. In addition, the IN line signal input from the lower connector 3 is received by the DV/RV 9, the lower interface part 7 moves, and the microprocessor 1
2 handles register 11.

上記のように上位インタフエースのDV/RV
素子と下位インタフエースのDV/RV素子が全
く同じであるので、単純に戻せばマツチングがと
れラツプ・アラウンドテストが行える。
DV/RV of the upper interface as above
Since the element and the DV/RV element of the lower interface are exactly the same, matching can be achieved by simply putting them back together and a wrap-around test can be performed.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

第6図に示す従来中間装置(制御装置)のラツ
プ・アラウンドテストは上位インタフエース部6
のコネクタ2と下位インタフエース部7のコネク
タ3同士をケーブル4で結び、下位装置に行く信
号をぐるりと回して恰も上位信号のように見せて
動作させ、ドライバ/レシーバ回路を含めた上
位、下位インタフエース回路部6,7が正常に動
作するか否かによつて行う。
The wrap-around test of the conventional intermediate device (control device) shown in FIG.
Connector 2 and connector 3 of lower interface unit 7 are connected with cable 4, and the signal going to the lower device is routed around to make it appear and operate as a higher-level signal. This is done depending on whether or not the interface circuit units 6 and 7 operate normally.

このラツプ・アラウンドテストは上位/下位の
インタフエース信号の本数、レベルが同じ場合に
行えるが、然し最近の制御装置の中には上位/下
位のインタフエース信号の本数、或いはレベルが
異なるものが多くなつている。
This wrap-around test can be performed when the number and level of upper and lower interface signals are the same, but in many recent control devices, the number and level of upper and lower interface signals are different. It's summery.

上記上位/下位のインタフエース信号の本数、
レベルの違う制御装置(第5図参照)の時は、ラ
ツプ・アラウンドテストする為上位/下位装置に
接続しているケーブル4を外し、ケーブル4で上
位インタフエース部のコネクタ2と下位インタフ
エース部のコネクタ3をコネクタ同士で結んだ
時、本数不足により例えば下位装置よりの信号が
上位インタフエース部に入力されないので、ドラ
イバ/レシーバ回路を含めたインタフエース回路
部5が動作しない。
Number of upper/lower interface signals mentioned above,
If the control device is at a different level (see Figure 5), remove the cable 4 connected to the upper/lower device for a wrap-around test, and connect the cable 4 between the connector 2 of the upper interface section and the lower interface section. When the connectors 3 of the connectors 3 are connected to each other, signals from, for example, a lower-level device are not input to the upper-level interface section due to an insufficient number of connectors, so the interface circuit section 5 including the driver/receiver circuit does not operate.

従つて下位インタフエースの信号の本数と上位
インタフエースの信号の本数、レベルが同じでな
いとDV/RV8,9の接続が出来い為、ラツ
プ・アラウンドテストが出来ないという問題点が
ある。
Therefore, there is a problem in that unless the number of signals of the lower interface and the number and level of signals of the upper interface are the same, the DV/RV 8 and 9 cannot be connected, and a wrap-around test cannot be performed.

〔問題点を解決するための手段〕[Means for solving problems]

上記問題点は、上位と下位のインタフエース部
の信号線の差に相当する情報がセツトされるレジ
スタと、前記レジスタの情報を上位/下位インタ
フエース部に送出し、または上位/下位インタフ
エース部の情報を前記レジスタに送出する論理イ
ンタフエースと、上位/下位インタフエース部か
ら送出される情報の信号レベルに変換するレベル
変換回路とを備え、信号線の少ないインタフエー
ス部から信号線の多いインタフエース部に情報を
送出する時は、前記処理部は信号線の不足に対応
する情報を前記レジスタにセツトし、前記論理イ
ンタフエースは前記インタフエース部から送出さ
れた情報に合わせるように前記レジスタにセツト
された情報を前記信号線の多いインタフエース部
に送出し、信号線の多いインタフエース部から信
号線の少ないインタフエース部に情報を送出する
時は、前記論理インタフエースは信号線の余りに
対応する情報を前記レジスタにセツトし、前記処
理部は信号線の少ないインタフエース部で受信し
た情報と前記レジスタにセツトされた情報とを受
信し、一方のインタフエース部から信号レベルの
異なる他方のインタフエース部に情報を送出する
時は、レベル変換回路は信号レベルを他方の信号
レベルに変換するように構成されたことを特徴と
する中間装置の診断方式により解決される。
The above problem is caused by a register in which information corresponding to the difference between the signal lines between the upper and lower interface sections is set, and a register in which the information in the register is sent to the upper/lower interface section, or when the upper/lower interface section A logic interface that sends out information to the register, and a level conversion circuit that converts the information sent from the upper/lower interface section to a signal level, and converts the interface section from the interface section with few signal lines to the interface section with many signal lines. When sending information to the ace section, the processing section sets information corresponding to the shortage of signal lines in the register, and the logical interface sets the information in the register to match the information sent from the interface section. When sending the set information to the interface section with many signal lines, and sending information from the interface section with many signal lines to the interface section with few signal lines, the logical interface corresponds to the remainder of the signal lines. The processing section receives the information received at the interface section with fewer signal lines and the information set in the register, and transfers the information from one interface section to the other interface section with a different signal level. The problem is solved by a diagnosis method of the intermediate device, characterized in that the level conversion circuit is configured to convert the signal level to the other signal level when sending the information to the ace part.

〔作用〕[Effect]

即ち、中間装置のラツプ・アラウンドテストに
おいて、信号本数及び信号レベルが相違する場
合、処理部が上位/下位のインタフエース信号を
制御できるレジスタを追加し、該レジスタの入
力/出力を操作することにより上位/下位のイン
タフエース信号の信号本数を論理部門インタフエ
ースを介して同数に合わせ、DV/RVの接続を
可能として上下インタフエース部路を動かしてい
る。
That is, in a wrap-around test of an intermediate device, if the number of signals and signal levels are different, the processing section can add a register that can control upper/lower interface signals and manipulate the input/output of the register. The number of upper/lower interface signals is made equal via the logical section interface, and the upper and lower interface sections are operated to enable DV/RV connection.

さらに上位/下位のインタフエース信号のレベ
ルを合わせる為のレベル変換回路を設け、下位イ
ンタフエース部の信号を該変換回路を経由して上
位インタフエース部へ戻すことにより信号レベル
を合わせ診断可能としている。
Furthermore, a level conversion circuit is provided to match the levels of the upper/lower interface signals, and by returning the signals from the lower interface section to the upper interface section via the conversion circuit, the signal levels are adjusted to enable diagnosis. .

〔実施例〕〔Example〕

第1図は本発明の一実施例のブロツク図を示
す。なお、全図を通し同一符号は同一対象物を示
す。
FIG. 1 shows a block diagram of one embodiment of the invention. Note that the same reference numerals indicate the same objects throughout the figures.

第1図は従来と同じようにマイクロプロセツサ
12がレジスタ10,11をハンドリングしなが
ら上位/下位のインタフエース信号の制御を行う
中間装置Aである。この装置Aは上位/下位のイ
ンタフエース信号の本数、レベルが異なつてい
る。(上位インタフエースのコネクタ2と下位イ
ンタフエースのコネクタ3の信号ピン数が異な
る。) この装置Aは従来のように単純にケーブル接続
のみでラツプ・アラウンドテストを行うわけには
いかない。そこで、マイクロプロセツサ12がハ
ンドリングできる新たなレジスタ14を追加し、
このレジスタ14の入力/出力を操作することに
より信号本数の合わせを行う。また、上位/下位
のインタフエース信号のレベルが異なつているの
で、レベル変換するレベル変換回路15と不足分
を補うレジスタの論理インタフエース16を設け
ている。なお17,18はレベル変換回路15と
下位及び上位インタフエースとを接続するコネク
タである。
FIG. 1 shows an intermediate device A in which a microprocessor 12 controls upper/lower interface signals while handling registers 10 and 11, as in the prior art. This device A has different numbers and levels of upper/lower interface signals. (The number of signal pins of the connector 2 of the upper interface and the connector 3 of the lower interface are different.) This device A cannot perform a wrap-around test simply by connecting a cable as in the past. Therefore, a new register 14 that can be handled by the microprocessor 12 is added,
By manipulating the input/output of this register 14, the number of signals is matched. Furthermore, since the levels of the upper and lower interface signals are different, a level conversion circuit 15 for level conversion and a logic interface 16 of a register to compensate for the deficiency are provided. Note that 17 and 18 are connectors that connect the level conversion circuit 15 and the lower and upper interfaces.

例えば、上位インタフエース部6のコネクタ2
にIN線20本、OUT線20本、下位インタフエース
部7のコネクタ3にOUT線12本、IN線12本の場
合について説明する。
For example, connector 2 of the upper interface section 6
A case will be explained in which 20 IN wires, 20 OUT wires, 12 OUT wires and 12 IN wires are connected to the connector 3 of the lower interface section 7.

最初に上位インタフエース部6から下位インタ
フエース部7に情報を送出する場合について説明
する。マイクロプロセツサ12は上位インタフエ
ース部6から送出すべき信号線20本分の情報をレ
ジスタ10にセツトする。上位インタフエース部
6はレジスタ10にセツトされた信号線20本分の
情報を矢印向きに送出する。その情報がレベル
変換回路15に入力されると、レベル変換回路1
5は受信した情報の信号レベルを下位インタフエ
ース部7の信号レベルに変換する。信号レベルが
変換された情報の内、信号線12本分の情報が下位
インタフエース部7に送出され、残りの信号線8
本分の情報が論理インタフエース16を介してレ
ジスタ14にセツトされる。下位インタフエース
部7は受信した信号線12本分の情報を矢印向き
に送出し、レジスタ11にセツトする。そして、
マイクロプロセツサ12はレジスタおよびレジス
タ14にセツトされた情報をチエツクすることに
より診断を行う。
First, the case where information is sent from the upper interface section 6 to the lower interface section 7 will be explained. The microprocessor 12 sets in the register 10 information for 20 signal lines to be sent from the upper interface section 6. The upper interface section 6 sends out information for 20 signal lines set in the register 10 in the direction of the arrow. When that information is input to the level conversion circuit 15, the level conversion circuit 1
5 converts the signal level of the received information to the signal level of the lower interface section 7. Of the information whose signal levels have been converted, information for 12 signal lines is sent to the lower interface section 7, and the remaining signal line 8
The main information is set in the register 14 via the logic interface 16. The lower interface section 7 sends out the received information for 12 signal lines in the direction of the arrow and sets it in the register 11. and,
Microprocessor 12 performs diagnosis by checking registers and information set in registers 14.

次に、下位インタフエース部7から上位インタ
フエース部6に情報を送出する場合について説明
する。上位インタフエース部6に信号線20本分の
情報を送出する必要があるが、下位インタフエー
ス部7の信号線は12本である。よつて、マイクロ
プロセツサ12は上位インタフエース部6に送出
すべき信号線20本分の情報の内、信号線12本分の
情報をレジスタ11にセツトし、残りの信号線8
本分の情報をレジスタ14にセツトする。下位イ
ンタフエース部7はレジスタ11にセツトされた
信号線12本分の情報を矢印向きに送出する。
その情報がレベル変換回路15に入力されると、
レベル変換回路15は入力された情報の信号レベ
ルを上位インタフエース部6の信号レベルに変換
し、上位インタフエース部6に送出する。同時
に、レジスタ14にセツトされた信号線8本分の
情報は、論理インタフエース16を介してレベル
変換回路15に入力され、上位インタフエース部
6の信号レベルに変換された後、下位インタフエ
ース部7から送出された信号線12本分の情報と共
に上位インタフエース部6に送出される。上位イ
ンタフエース部6は、受信した信号線20本分の情
報を矢印向きに送出し、レジスタ10にセツト
する。そして、マイクロプロセツサ12は、レジ
スタ10にセツトされた情報をチエツクすること
により診断を行うのである。
Next, the case where information is sent from the lower interface section 7 to the upper interface section 6 will be explained. Although it is necessary to send information for 20 signal lines to the upper interface section 6, the number of signal lines for the lower interface section 7 is 12. Therefore, the microprocessor 12 sets the information for 12 of the 20 signal lines to be sent to the upper interface section 6 in the register 11, and sets the information for the remaining signal lines 8 to the register 11.
The duty information is set in the register 14. The lower interface unit 7 sends out information set in the register 11 for 12 signal lines in the direction of the arrow.
When that information is input to the level conversion circuit 15,
The level conversion circuit 15 converts the signal level of the input information to the signal level of the upper interface section 6, and sends it to the upper interface section 6. At the same time, the information for eight signal lines set in the register 14 is input to the level conversion circuit 15 via the logic interface 16, converted to the signal level of the upper interface section 6, and then transferred to the lower interface section. It is sent to the upper interface section 6 together with information for 12 signal lines sent from 7. The upper interface section 6 sends out the received information of 20 signal lines in the direction of the arrow and sets it in the register 10. The microprocessor 12 then performs diagnosis by checking the information set in the register 10.

又、第2図に示すように別プロセツサ(RAS
プロセツサ)19を有する装置Bで有れば、その
プロセツサ19がマイクロプロセツサ12と同期
をとりながら(通信しながら)レジスタ14を操
作することにより、通信線の過不足を補うことが
出来る。
In addition, as shown in Figure 2, a separate processor (RAS
If device B has a processor 19, excess or deficiency in the communication line can be compensated for by the processor 19 operating the register 14 while synchronizing (communicating) with the microprocessor 12.

上位/下位のインタフエース信号の本数、レベ
ルが異つている装置でも上記のように構成するこ
とにより、CPUと接続することなく単純にケー
ブル接続のみで、ラツプ・アラウンドテストが行
える。従つて、CPUに接続する必要もないので
試験工数が節約になる。
Even if the device has different numbers and levels of upper/lower interface signals, by configuring it as described above, wrap-around testing can be performed simply by connecting a cable without connecting it to the CPU. Therefore, there is no need to connect it to the CPU, which saves testing man-hours.

なお、レジスタ14、論理インタフエース1
6、レベル変換回路15を含んだ本発明にかかる
回路は中間装置のそれぞれに設置して固定させて
おくだけでなく、別個に保有しておいて必要なと
きに所要の中間装置に取り付けて診断する方法を
採ることもできる。
In addition, register 14, logical interface 1
6. The circuit according to the present invention, including the level conversion circuit 15, can not only be installed and fixed in each intermediate device, but also kept separately and installed in a required intermediate device when necessary for diagnosis. You can also take the following method.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、論理部門
間インタフエースを追加して不足信号の補給を行
うと同時に信号レベル変換回路を追加することに
より上位/下位インタフエース信号の本数、レベ
ルが異なる装置のラツプ・アラウンドテストが実
現可能となる効果は大きい。
As explained above, according to the present invention, an inter-logical interface is added to supply insufficient signals, and at the same time a signal level conversion circuit is added, thereby providing a device with different numbers and levels of upper/lower interface signals. The effect of making wrap-around testing possible is significant.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のブロツク図、第2
図は本発明の実施例のブロツク図、第3図は電算
機システムを説明する図、第4図は制御装置のス
タンドアロン診断を説明する図、第5図は信号本
数の異なる装置を説明する図、第6図は従来の装
置のラツプ・アラウンドテストを説明する図であ
る。 図において、2は上位インタフエースのコネク
タ、3は下位インタフエースのコネクタ、4はケ
ーブル、6は上位インタフエース部、7は下位イ
ンタフエース部、8,9はDV/RV、10,1
1,14はレジスタ、12はマイクロプロセツ
サ、13はデータ転送、15はレベル変換回路、
16は論理インタフエース、17,18はコネク
タ、19はRASプロセツサを示す。
FIG. 1 is a block diagram of one embodiment of the present invention, and FIG.
Figure 3 is a block diagram of an embodiment of the present invention, Figure 3 is a diagram explaining a computer system, Figure 4 is a diagram explaining stand-alone diagnosis of a control device, and Figure 5 is a diagram explaining devices with different numbers of signals. , FIG. 6 is a diagram illustrating a wrap-around test of a conventional device. In the figure, 2 is the connector of the upper interface, 3 is the connector of the lower interface, 4 is the cable, 6 is the upper interface part, 7 is the lower interface part, 8 and 9 are DV/RV, 10, 1
1 and 14 are registers, 12 is a microprocessor, 13 is a data transfer circuit, 15 is a level conversion circuit,
16 is a logical interface, 17 and 18 are connectors, and 19 is a RAS processor.

Claims (1)

【特許請求の範囲】 1 電算機システム内の上位装置及び下位装置の
インタフエース部を夫々所有し、さらにデータ転
送部と内部回路を制御する処理部を持つた中間装
置の上位装置及び下位装置との接続を切断し、上
位インタフエース部と下位インタフエース部同士
を接続して下位装置へ送出すべき情報を上位イン
タフエース部に入力し、または上位装置に送出す
べき情報を下位インタフエース部に入力してドラ
イバ/レシーバ回路を含めたインタフエース部が
正常な動作を行うか否かを診断する中間装置の固
有診断方式において、 上位と下位のインタフエース部の信号線の差に
相当する情報がセツトされるレジスタと、 前記レジスタの情報を上位/下位インタフエー
ス部に送出し、または上位/下位インタフエース
部の情報を前記レジスタに送出する論理インタフ
エースと、 上位/下位インタフエース部から送出される情
報の信号レベルに変換するレベル変換回路とを備
え、 信号線の少ないインタフエース部から信号線の
多いインタフエース部に情報を送出する時は、前
記処理部は信号線の不足に対応する情報を前記レ
ジスタにセツトし、前記論理インタフエースは前
記インタフエース部から送出された情報に合わせ
るように前記レジスタにセツトされた情報を前記
信号線の多いインタフエース部に送出し、 信号線の多いインタフエース部から信号線の少
ないインタフエース部に情報を送出する時は、前
記論理インタフエースは信号線の余りに対応する
情報を前記レジスタにセツトし、前記処理部は信
号線の少ないインタフエース部で受信した情報と
前記レジスタにセツトされた情報とを受信し、 一方のインタフエース部から信号レベルの異な
る他方のインタフエース部に情報を送出する時
は、レベル変換回路は信号レベルを他方の信号レ
ベルに変換するように構成されたことを特徴とす
る中間装置の診断方式。
[Scope of Claims] 1. An intermediate device that has an interface section for the upper and lower devices in a computer system, and further has a data transfer section and a processing section that controls internal circuits. disconnect the connection between the upper and lower interface sections, input the information to be sent to the lower device into the upper interface section, or input the information to the lower device to the lower interface section. In the intermediate device's unique diagnosis method, which uses input data to diagnose whether or not the interface section including the driver/receiver circuit is operating normally, information corresponding to the difference between the signal lines of the upper and lower interface sections is used. a register to be set; a logical interface that sends the information of the register to the upper/lower interface section, or sends information of the upper/lower interface section to the register; and a logical interface that sends the information of the upper/lower interface section to the register; and a level conversion circuit that converts the signal level of information into a signal level of information corresponding to the lack of signal lines, and when transmitting information from an interface section with few signal lines to an interface section with many signal lines, the processing section converts the information corresponding to the lack of signal lines. is set in the register, and the logical interface sends the information set in the register to the interface part with many signal lines in accordance with the information sent out from the interface part, and the logical interface sends the information set in the register to the interface part with many signal lines. When sending information from the ace section to the interface section with few signal lines, the logical interface sets information corresponding to the remainder of the signal lines in the register, and the processing section receives the information in the interface section with few signal lines. When receiving the information set in the register and the information set in the register, and sending the information from one interface section to the other interface section with a different signal level, the level conversion circuit changes the signal level to the signal level of the other interface section. A diagnostic method for an intermediate device, characterized in that it is configured to convert.
JP59221507A 1984-10-22 1984-10-22 System for diagnosing intermediate device Granted JPS61100850A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59221507A JPS61100850A (en) 1984-10-22 1984-10-22 System for diagnosing intermediate device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59221507A JPS61100850A (en) 1984-10-22 1984-10-22 System for diagnosing intermediate device

Publications (2)

Publication Number Publication Date
JPS61100850A JPS61100850A (en) 1986-05-19
JPH0318219B2 true JPH0318219B2 (en) 1991-03-12

Family

ID=16767792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59221507A Granted JPS61100850A (en) 1984-10-22 1984-10-22 System for diagnosing intermediate device

Country Status (1)

Country Link
JP (1) JPS61100850A (en)

Also Published As

Publication number Publication date
JPS61100850A (en) 1986-05-19

Similar Documents

Publication Publication Date Title
JP3557625B2 (en) Information processing equipment
JPH0318219B2 (en)
US20060206626A1 (en) Instrument and communications controller for instrument
JP2564740Y2 (en) Terminal adapter
JP3299488B2 (en) Processing device for measurement data
JP2505032B2 (en) Semiconductor integrated circuit
JPS64730B2 (en)
JPS6347106Y2 (en)
JPS60147553A (en) Control apparatus having self-diagnosing function
JP3006030B2 (en) Parallel interface
JPS6055457A (en) Channel adapter diagnostic system
JPS6260860B2 (en)
JPH0191547A (en) Common bus system
JPS63215237A (en) Polling communication circuit
JP2612636B2 (en) Input/Output Terminal Unit
JPS62261970A (en) Diagnosis device
JPS63229550A (en) Diagnosing system for common interface control circuit
KR20020053381A (en) Serial communication device
JPS59174054A (en) Communication controller
JPH04339428A (en) Signal transmitting method and testing circuit
JPH01266649A (en) Sub-channel testing method
JPH0540516A (en) NC device communication system and NC device
JPS6360409B2 (en)
JPH0497642A (en) Communication controller
JPS61147345A (en) Diagnostic adaptor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees