JPH0318390B2 - - Google Patents
Info
- Publication number
- JPH0318390B2 JPH0318390B2 JP1138150A JP13815089A JPH0318390B2 JP H0318390 B2 JPH0318390 B2 JP H0318390B2 JP 1138150 A JP1138150 A JP 1138150A JP 13815089 A JP13815089 A JP 13815089A JP H0318390 B2 JPH0318390 B2 JP H0318390B2
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- vertical
- section
- shift register
- charges
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明はCCD(チヤージ・カプルド・デバイ
ス)形構成を有する固体撮像装置、特にインター
ライントランスフア方式による固体撮像装置に係
わる。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a solid-state imaging device having a CCD (Charge Coupled Device) configuration, and particularly to a solid-state imaging device using an interline transfer method.
通常のインターライントランスフア方式による
CCD形固体撮像装置は、共通の半導体基体、例
えばシリコン基体に第1図に示すように、夫々絵
素となる受光部、即ちセンサー部1が一方向(以
下水平方向という)とこれを直交する方向(以下
垂直方向という)に夫々複数個配列され、各垂直
方向の同一ライン上に配列されたセンサー部1の
一側にはCCD構成の垂直シフトレジスタ2が配
置され、各シフトレジスタ2の一旦には同様に
CCD構成の水平シフトレジスタ3が設けられる。
そして、例えばテレビジヨン映像においては、垂
直ブランキング期間において、センサー部1の受
光量に応じて生じた信号電荷を対応する垂直シフ
トレジスタ2に転送し、各水平ブランキング期間
において、順次各垂直シフトレジスタ2の各水平
ラインの信号電荷を水平シフトレジスタ3に転送
し、各水平映像期間において出力端子tより順次
読み出すようになされる。この場合、各センサー
部1よりの垂直シフトレジスタ2への電荷の転送
は、例えば、1つ置きの水平ライン毎において行
つて、奇数番目のフイールド区間で、1つ置きの
水平ライン上の各センサー部1の信号を読み出
し、偶数番目のフイールド区間で、他の1つ置き
の水平ライン上の各センサー部1の信号を読み出
すようにしていわゆる飛越し走査方式を採る。 By normal interline transfer method
As shown in FIG. 1, a CCD type solid-state imaging device has a common semiconductor substrate, for example, a silicon substrate, and a light-receiving section, that is, a sensor section, which serves as a picture element, is arranged in one direction (hereinafter referred to as the horizontal direction) and perpendicularly to this, as shown in FIG. A plurality of sensor units 1 are arranged in each direction (hereinafter referred to as the vertical direction), and a CCD-configured vertical shift register 2 is disposed on one side of the sensor unit 1 arranged on the same line in each vertical direction. similarly to
A horizontal shift register 3 having a CCD configuration is provided.
For example, in the case of television images, during the vertical blanking period, the signal charge generated according to the amount of light received by the sensor unit 1 is transferred to the corresponding vertical shift register 2, and during each horizontal blanking period, the signal charges are sequentially shifted to each vertical shift register 2. The signal charges of each horizontal line of the register 2 are transferred to the horizontal shift register 3, and are sequentially read out from the output terminal t in each horizontal video period. In this case, charge is transferred from each sensor unit 1 to the vertical shift register 2, for example, every other horizontal line, and each sensor on every other horizontal line is transferred in an odd-numbered field section. A so-called interlaced scanning method is adopted in which the signal of sensor unit 1 is read out, and the signals of each sensor unit 1 on every other horizontal line are read out in even-numbered field sections.
このような固体撮像装置においても、蓄積され
る電荷量を制御し、例えばガンマ補正が行なわれ
るようにすることが望まれる。このガンマ補正の
方法としては例えばブルーミツグ防止のためのオ
ーバーフロードレイン領域への電荷の移動を外部
の電気信号によつて行なうことが考えられるが1
垂直期間の任意のタイミングでこの制御を行うと
制御用の電気信号が撮像信号にもれこみ撮像信号
の質を劣化させる可能性である。 Even in such a solid-state imaging device, it is desirable to control the amount of accumulated charge and perform, for example, gamma correction. As a method for this gamma correction, for example, it is possible to use an external electric signal to move charges to the overflow drain region to prevent blooming.
If this control is performed at an arbitrary timing in the vertical period, the electric signal for control may leak into the imaging signal and deteriorate the quality of the imaging signal.
本発明は、このような欠点を招来することなく
オーバーフロードレイン領域への電荷のオーバー
フロー制御することによつて電荷量制御を確実に
行うことができるようにしたインターライントラ
ンスフア方式による固体撮像装置を提供せんとす
るものである。 The present invention provides a solid-state imaging device using an interline transfer method that can reliably control the amount of charge by controlling the overflow of charges to the overflow drain region without causing such drawbacks. This is what we intend to provide.
以下、本発明を詳細に説明するが、本発明にお
いても、第1図に説明したと同様に、共通の半導
体基体上に多数のセンサー部1即ち受光部が配列
形成されると共に、垂直シフトレジスタ2と水平
シフトレジスタ3とが設けられて成る。 The present invention will be described in detail below. In the present invention, as well, a large number of sensor sections 1, that is, light receiving sections are arranged and formed on a common semiconductor substrate, and a vertical shift register is provided. 2 and a horizontal shift register 3.
第1図ないし第4図を参照して本発明の一例を
説明するも、第2図は一部のセンサー部1と、こ
れに関連する部分の要部の上面図で、第3図はそ
の−線上の断面図、第4図は−線上の断
面図である。図中、4は半導体基体、例えばP型
の導電型を有するシリリコン基体で、これの表面
には絶縁層5、例えばSiO2層が被着形成される。
図示の例では、シフトレジスタ2が埋込チヤンネ
ル型の構成とした場合で、これがため、基体4と
は異る導電型のN型の領域6が、シフトレジスタ
2を構成する部分に垂直方向に沿つて帯状に、基
体4の一主面4aに臨んで形成される。7は基体
4と同導電型の高不純物濃度を有するチヤンネル
ストツパー領域で、第2図に斜線を付して示すよ
うに、各センサー部1間、これらセンサー部1と
シフトレジスタ2との間を夫々区分するように主
面4aに臨んで設けられる。そして、各センサー
部1に隣合うようにオーバーフロー制御部8を介
して、基体4と異る導電型のN型の高不純物濃度
領域より成るオーバーフロードレイン領域9が主
面4aに臨んで設けられる。 An example of the present invention will be described with reference to FIGS. 1 to 4. FIG. 2 is a top view of a part of the sensor section 1 and the main parts related to it, and FIG. 4 is a sectional view along the - line. FIG. 4 is a sectional view along the - line. In the figure, reference numeral 4 denotes a semiconductor substrate, for example a silicon substrate having a P-type conductivity, on the surface of which an insulating layer 5, for example a SiO 2 layer, is deposited.
In the illustrated example, the shift register 2 has a buried channel type structure, and therefore, the N-type region 6, which has a conductivity type different from that of the base 4, is perpendicular to the portion constituting the shift register 2. It is formed in a band-like shape along one main surface 4a of the base 4. Reference numeral 7 denotes a channel stopper region having the same conductivity type as the substrate 4 and having a high impurity concentration, which is located between each sensor section 1 and between these sensor sections 1 and the shift register 2, as indicated by diagonal lines in FIG. are provided facing the main surface 4a so as to separate them from each other. An overflow drain region 9 made of an N-type high impurity concentration region of a conductivity type different from that of the substrate 4 is provided adjacent to each sensor section 1 and facing the main surface 4a via the overflow control section 8.
また、各センサー部1と、之に対応するシフト
レジスタ2との間にはゲート部10が設けられ
る。 Furthermore, a gate section 10 is provided between each sensor section 1 and the corresponding shift register 2.
シフトレジスタ2は、対応する垂直ライン上の
各センサー部1に夫々対応して設けられた転送部
11が配列されて成る。図示の例ではシフトレジ
スタ2が2相クロツク型に構成された場合で、こ
の場合、各転送部11は、例えば相対的に薄い絶
縁層5Aを有する部分と厚い絶縁層5Bを有する
部分とより成り、これの上に夫々被着形成された
電極12A及び12Bが形成されて、いわゆるト
ランスフアゲート部13Aとストレージゲート部
13Bとが構成されて成る。各転送部11におけ
る電極12A及び12Bは、互いに電気的に接続
される。第4図の例では垂直シフトレジスターの
トランスフアゲート部とストレージゲート部にポ
テンシヤルの深さを異らしめるため電極12A,
12B下の絶縁層5A,5Bの厚さを異らしめた
ものであるが、酸化膜厚差を用いずに半導体の不
純物濃度差を用いてポテンシヤルの深さを異らし
めることもできる。この場合ストレージ電極12
Bおよびトランスフア電極12A下の絶縁層の厚
みは等しいが、かわりにトランスフア電極12A
の下にP型導電型の浅い領域が形成される。この
P型領域はたとえば選択的にイオン注入を行うこ
とによつて形成できる。 The shift register 2 is composed of an array of transfer sections 11 provided corresponding to each sensor section 1 on a corresponding vertical line. In the illustrated example, the shift register 2 is configured as a two-phase clock type, and in this case, each transfer section 11 is composed of, for example, a portion having a relatively thin insulating layer 5A and a portion having a thick insulating layer 5B. , on which electrodes 12A and 12B are formed, forming a so-called transfer gate section 13A and a storage gate section 13B. Electrodes 12A and 12B in each transfer section 11 are electrically connected to each other. In the example shown in FIG. 4, the electrode 12A,
Although the thicknesses of the insulating layers 5A and 5B under the insulating layer 12B are made different, the depth of the potential can also be made different using the difference in the impurity concentration of the semiconductor instead of using the difference in the oxide film thickness. In this case storage electrode 12
The thickness of the insulating layer under B and the transfer electrode 12A is the same, but the thickness of the insulating layer under the transfer electrode 12A is the same.
A shallow region of P-type conductivity is formed below. This P-type region can be formed, for example, by selectively implanting ions.
そして、各センサー部1と、こに対応するシフ
レジスタ2との間のゲート部10は、例えば、基
体4と同導電型を有するもこれに比し高い不純物
濃度を有する領域14が主面4aに臨んで形成さ
れ、これの上に絶縁層5、例えば絶縁層5Bが延
長して設けられ、これの上にゲート電極15が被
着されて成る。各センサー部1に対応するゲート
部10のゲート電極15と、シフトレジスタ2の
各転送部11の電極13A及び13Bは互に、第
2図に鎖線aで示すように、共通の電極によつて
構成するか、或いは互いに電気的に接続して共通
の電圧が与えられるようにするが、この場合、ゲ
ート部10と転送部11の各電極に同電圧が与え
られても各部のミニアムポテンシヤルが、常にゲ
ート部において浅くなるように各部10,11の
不純物濃度或いは絶縁層の厚さ等を選定するもの
とする。そして、1つ置きの転送部11が共通に
接続され、端子tr1及びtr2が導出される。 In the gate section 10 between each sensor section 1 and the corresponding shift register 2, a region 14 having the same conductivity type as the base body 4 but having a higher impurity concentration than the base body 4 is formed on the main surface 4a. An insulating layer 5, for example an insulating layer 5B, is extended and formed on the insulating layer 5, and a gate electrode 15 is deposited thereon. The gate electrode 15 of the gate section 10 corresponding to each sensor section 1 and the electrodes 13A and 13B of each transfer section 11 of the shift register 2 are connected to each other by a common electrode, as shown by the chain line a in FIG. In this case, even if the same voltage is applied to each electrode of the gate section 10 and transfer section 11, the minimum potential of each section is The impurity concentration or the thickness of the insulating layer of each portion 10, 11 shall be selected so that the depth is always shallow at the gate portion. Then, every other transfer section 11 is connected in common, and terminals t r1 and t r2 are led out.
また、オーバーフロー制御部8は、例えば、基
体4と同導型を有するもこれに比し高い不純物濃
度を有する領域16が主面4aに臨んで形成さ
れ、これの上に絶縁層5を介して制御電極17が
被着されて成る。 Further, the overflow control section 8 is formed such that, for example, a region 16 having the same conductivity type as the substrate 4 but having a higher impurity concentration than the main surface 4a is formed facing the main surface 4a, and a region 16 is formed on the main surface 4a with an insulating layer 5 interposed therebetween. A control electrode 17 is attached thereto.
センサー部1は、光透過性の絶縁層5を介して
これの上にセンサー電極18が被着されて構成さ
れる。このセンサー電極18と、これに対応する
オーバーフー制御部8の制御電極17は、連続し
た共通の透明電極によつて構成するか、電気的に
接続して共通の電圧を与る端子tsが導出される。 The sensor section 1 is constructed by depositing a sensor electrode 18 on a light-transmissive insulating layer 5 via an insulating layer 5. This sensor electrode 18 and the corresponding control electrode 17 of the overflow control section 8 may be formed by a continuous common transparent electrode, or may be electrically connected to a terminal ts that applies a common voltage. derived.
尚、各領域6,7,9,14,16は、夫々周
知の技術、例えば選択的拡散法,イオン法入法等
によつて形成し得る。又、電極15,12A及び
12Bは夫々不純物がドープされて低抵抗とされ
た多結晶シリコン層を順次化学的気相成長法によ
つてデポジツトすることによつて形成し得、これ
らの表面を酸化することによつて絶縁層を形成し
てこれら電極12A及び12B上を含んで、全面
的にセンサー電極18及びオーバーフロー制御電
極17を構成する透明電極を全面的に被着して形
成し得る。 Note that each region 6, 7, 9, 14, and 16 can be formed by a well-known technique, such as a selective diffusion method or an ion deposition method. Further, the electrodes 15, 12A and 12B can be formed by sequentially depositing polycrystalline silicon layers doped with impurities to have low resistance by chemical vapor deposition, and oxidizing their surfaces. By doing so, an insulating layer is formed, and a transparent electrode constituting the sensor electrode 18 and the overflow control electrode 17 can be entirely coated on the entire surface including on these electrodes 12A and 12B.
そして、センサー部1以外の部分上に、遮光層
19を被着する。この遮光層19は、例えばアル
ミニウム層によつて構成し得、このように遮光層
19を導電体によつて構成する場合は、各電極を
覆つて絶縁層5を形成し置き、これの上に遮光層
19を被着する。 Then, a light shielding layer 19 is deposited on the portion other than the sensor section 1. This light-shielding layer 19 may be composed of, for example, an aluminum layer, and when the light-shielding layer 19 is composed of a conductor in this way, an insulating layer 5 is formed covering each electrode, and then A light shielding layer 19 is applied.
上述したように本例装置においては、各センサ
ー部1のセンサー電極18と、之に対応するオー
バーフロー制御部8の制御電極17とを電気的に
共通とするものでるが、両電極18及び17に共
通の電圧が与えられた状態で、センサー部1とオ
ーバーフフロー制御部8とのミニマムポテンシヤ
ル(図示の例ではミニユムポテンシヤルが表面に
生ずるようにした場合で、この場合ミニマムポテ
ンシヤルは表面ポテンシヤルに相当する)に差が
生ずるようになすと共に、印加電圧によつてこの
ポテンシヤルの差が変化するようになす。上述の
例ではセンサー部1の表面濃度を基体4の濃度に
選定し、オーバーフロー制御部8の表面濃度をセ
ンサー部1のそれより大にした場合で、この場合
において、センサー部1とオーバーフロー制御部
8の各絶縁層5の厚さを3000Åとし、センサー部
1の表面濃度を5×1014cm-3とし、制御部8のそ
れを5×1015cm-3としたときの、センサー電極1
8及び制御電極17への共通の印加電圧、即ち端
子tsへの印加電圧φsに対するセンサー部1と制御
部8における夫々の表面ポテンシヤルψs及びψc
は夫々第5図中曲線20及び21に示すように、
印加電圧φsが大になるにつれて両者の差は大と
なる。尚、上述した例では、センサー部1と制御
部8の表面ポテンシヤルに差が生ずるように両者
の表面濃度を選定した場合であるが、或る場合は
センサー部1と制御部8との表面濃度は一定にし
て、或いはこれらを異らしめると共に、各部1及
び8の電極18及び17下の絶縁層の厚さを互い
に異ならしめ、センサー部1における絶縁層の厚
さを制御部8におけるそれより小に選定するよう
になすこともできる。このような構成としたこと
によつて、後に詳細するように、端子tsへの印加
電圧φsの大小によつて制御部8とセンサー部1
の表面ポテンシヤルの差(ψs−ψc)に大小の変
化が生ずるように、即ち制御部8によるセンサー
部1とオーバーフロードレイン領域9との間のバ
リアの高さを変化させてセンサー部1よりのキヤ
リアのオーバーフロー量を制御する。 As described above, in the device of this example, the sensor electrode 18 of each sensor section 1 and the control electrode 17 of the corresponding overflow control section 8 are electrically common; When a common voltage is applied, the minimum potential of the sensor section 1 and the overflow control section 8 (in the illustrated example, the minimum potential is generated on the surface, and in this case, the minimum potential corresponds to the surface potential. The difference in potential is made such that a difference occurs between the two potentials, and the difference in potential changes depending on the applied voltage. In the above example, the surface concentration of the sensor section 1 is selected to be the concentration of the substrate 4, and the surface concentration of the overflow control section 8 is made higher than that of the sensor section 1. In this case, the sensor section 1 and the overflow control section The sensor electrode 1 when the thickness of each insulating layer 5 of 8 is 3000 Å, the surface concentration of the sensor part 1 is 5 x 10 14 cm -3 , and that of the control part 8 is 5 x 10 15 cm -3 .
The surface potentials ψs and ψc of the sensor section 1 and the control section 8, respectively, with respect to the common applied voltage to the terminal ts and the control electrode 17, that is, the voltage φs applied to the terminal ts.
As shown in curves 20 and 21 in FIG. 5, respectively,
The difference between the two becomes larger as the applied voltage φs becomes larger. In the above example, the surface concentrations of the sensor section 1 and the control section 8 are selected so that the surface potentials of the sensor section 1 and the control section 8 differ. are kept constant or are made different, and the thickness of the insulating layer under the electrodes 18 and 17 of each part 1 and 8 is made different from each other, so that the thickness of the insulating layer in the sensor part 1 is made greater than that in the control part 8. It is also possible to select a smaller value. With this configuration, as will be detailed later, the control section 8 and the sensor section 1 are controlled depending on the magnitude of the voltage φs applied to the terminal ts .
In other words, the control unit 8 changes the height of the barrier between the sensor unit 1 and the overflow drain region 9 so that the difference in surface potential (ψs−ψc) of control the amount of overflow.
尚、後の説明の便宜上、第2図に示すように各
水平ライン上のセンサー部1を順次S1,S2,S3…
…と、夫々対応するシフトレジスタ2の転送部1
1をT1,T2,T3……とし、1つ置きの転送部
T1,T3,T5…の電極が端子t1に、他の1つ置き
の転送部T2,T4,T6……の電極が端子t2に接続
されるものとする。 For convenience of later explanation, the sensor units 1 on each horizontal line are sequentially arranged as S 1 , S 2 , S 3 . . . as shown in FIG.
...and the corresponding transfer section 1 of the shift register 2
1 as T 1 , T 2 , T 3 ..., and every other transfer section
It is assumed that the electrodes of T 1 , T 3 , T 5 . . . are connected to the terminal t 1 and the electrodes of every other transfer section T 2 , T 4 , T 6 . . . are connected to the terminal t 2 .
次に、本例装置の動作を説明するに、この場合
においても垂直ブランキング期間において、セン
サー部1の受光量に応じた信号電荷を垂直シフト
レジスタ2の対応する転送部11に転送(以下読
み出しという。)し、シフトレジスタ2の端子tr1
及びtr2に第6図A及びBに示すように、2相ク
ロツクφv1及びφv2を与えて水平ブランキング期間
において、この信号電荷を順次隣合う一方向の転
送部へと転送し、第1図に示した水平シフトレジ
スタ3へと1水平ライン毎の信号を転送し、水平
映像期間中で水平ライン毎の信号を端子tより読
み出して行くものである。第7図ないし第9図
は、第3図に示す断面における各部のミニマムポ
テンシヤル図で、オーバーフロードレイン領域
9,オーバーフロー制御部8,センサー部1、ゲ
ート部10,ストレージゲート部13Bの各ミニ
マムポテンシヤルをψd,ψc,ψs,ψg,ψbで表
わし、各印加電圧状態におけるポテンシヤルにサ
フイツクスを付して示したものである。第7図は
受光・蓄積モードを示し、この受光・蓄積状態で
は端子tsに、センサー部1に深いポテンシヤルの
井戸を形成する電圧、即ち正の大なる電圧φsを
与える。そして、奇数番目のフイールド期間の頭
初に対応する垂直ブランキング期間の時点tpで、
第6図A及びBに示すように、シフトレジスタ2
の端子tr1及びtr2へ印加電圧φv1及びφv1及びφv2と
して正の所要の電圧を与えた状態で、端子tsに与
える電圧φsを第6図Cに示すように、低めて第
8図にそのミニマムポテンシヤル図を示すよう
に、センサー部1のポテンシヤルの井戸を十分浅
くするポテンシヤルψsとし、このセンサー部1に
対応する転送部11のストレージ部におけるポテ
ンシヤルの井戸を十分深めるポテンシヤルψb2に
する。このようにすると、各センサー部S1,S2,
S3……に受光量に応じて発生蓄積されていた信号
電荷(キヤリア)は、各転送部T1M,T2,T3…
…のストレージ部へと第8図に矢印bで示すよう
に転送、即ち読み出される。次に、この垂直ブラ
ンキング期間内において、第6図A及びBに示す
ように、例えば端子t2の電圧φv2を上記正の所要
の電圧に保持した状態で、端子t1の電圧φv1を例
えば0Vに低める。このようにすると、1つ置き
の転送部T1,T3,T5……の各電荷が、他の1つ
置きの転送部T2,T4,T6……へと転送されて2
つの転送部の電荷が加えられる。即ち、センサー
部S1,S3,S5……の各信号電荷が夫々隣合うセン
サー部S2,S4,S6……と重畳される。この電荷は
水平シフトレジスタへと垂直及び水平ブランキン
グ期間におて通常のように転送させるが、本例に
おいては、適当な回数の選ばれた水平ブランキン
グ期間において、ガンマ補正の操作を行う。即
ち、水平ブランキング期間の端子tr1及びtr2への
印加電圧が、共に例えば低い電圧の0Vの状態で、
各転送部T1,T2,T3……と各センサー部S1,
S2,S3……間のゲート部のポテンシヤルバリア
ψgが第9図にψg1として示すように比較的高い状
態で、水平ブランキング期間内の各時点t1,t2,
t3……で、端子tsに第6図Cで示すように漸次高
い電圧φs1,φs2,φs3……すなわち、φs1<φs2<
φs3……を与え、第9図に示すように、センサー
部S1,S2,S3……ポテンシヤルψs1,ψs2,ψs3…
…を浅くすると共に、オーバーフロー制御部8の
ポテンシヤルをψc1,ψc2,ψc3とする。この場合、
第5図で説明したように、印加電圧を高めるにつ
れて、センサー部とオーバーフロー制御部とのポ
テンシヤルの差即ちポテンシヤルバリアは高めら
れるので、オーバーフローの量が減少する。この
動作をたとえばI4の強さの光が入射する場合につ
いて、第9図,第10図を参照しながら詳細に説
明する。すなわちI4の強さの光が入射した場合、
まず端子tsにφs4が与えられた時のセンサー部の
ポテンシヤルφs4およびオーバーフロー制御部の
ポテンシヤルψc4の差で決められる電荷量q4以上
の電荷はオーバーフロードレインへと捨てられ、
センサー部に蓄積される電荷量はq4で飽和する。
次に定められたある水平ブランキング期間中の一
時点t1において、端子t1Aには比較的低い電位φs1
が与えられることによりセンサー部のポテンンシ
ヤルφs1とオーバーフロー制御部のポテンシヤル
φc1で決る蓄積量q1以上の電荷はオーバーフロー
ドレインへと排除される。次いで端子tsに与えら
れる電位は再びφs4になされるため入射光の強さ
I4にもとずいて再び電荷はセンサー部のポテンシ
ヤルφs4とオーバーフロー制御部のポテンシヤル
差で決められたセンサー部に蓄積され、電荷量q4
以上の余剰電荷はオーバーフロードレインに捨て
られる。次に定められた別の水平ブランキング期
間中の一時点t2において端子tsに先きのφs1よりも
高い電位φs2Bが与えられることによりセンサー
部のポテンシヤルφs2とオーバーフロー制御部の
ポテンシヤルφc2とによつて決められる蓄積量
q2B以上の電荷がオーバーフロードレインへと排
除される。その後再び端子tsには電位φs4が与え
られて電荷は蓄積され第3の選ばれた水平ブラン
キング期間中の一時点t3にてφs2よりも高い電位
φs3Cが与えれることにより蓄積量q3以上の電荷
は排除される。その後再び端子tsには電位φs4が
与えられるため入射光に応じて電荷は蓄積された
後、垂直ブランキング期間中の一時点t4において
読み出される。したがつて今、光の強度IがI0<
I1<I3<I4の関係を有する光を受光した場合の、
時点t0〜t4におけるセンサー部1に蓄積される電
荷量qをみると、第10図に示すように各時点
t1,t2,t3,t4での夫々のψs−ψcの値で決るセン
サー部1の電荷q1〜q4D以上の電荷はオーバーフ
ローされて除去されるので、光の強度Iに対する
電荷量は、第11図に示すようにべき乗関数曲
線、即ちガンマ補正がなされる。すなわち第10
図および第11図において強さIpM以下の光I0が入
射した時、センサーに蓄積される電荷量は直線l1
で示され、I0MとI1M間の強さの光I1が入射した時、
センサーに蓄積される電荷量は直線l2で示される
以下同様である。 Next, to explain the operation of this example device, in this case as well, during the vertical blanking period, signal charges corresponding to the amount of light received by the sensor section 1 are transferred to the corresponding transfer section 11 of the vertical shift register 2 (hereinafter referred to as readout). ) and the terminal t r1 of shift register 2
As shown in FIGS. 6A and 6B , two-phase clocks φ v1 and φ v2 are applied to t r2 and t r2, and during the horizontal blanking period, this signal charge is sequentially transferred to the adjacent transfer section in one direction. The signal for each horizontal line is transferred to the horizontal shift register 3 shown in FIG. 1, and the signal for each horizontal line is read out from the terminal t during the horizontal video period. FIGS. 7 to 9 are minimum potential diagrams of each part in the cross section shown in FIG. It is expressed as ψd, ψc, ψs, ψg, and ψb, and the potential at each applied voltage state is shown with a suffix. FIG. 7 shows the light reception/storage mode. In this light reception/storage mode, a voltage that forms a deep potential well in the sensor section 1, that is, a large positive voltage φs is applied to the terminal ts . Then, at the time point t p of the vertical blanking period corresponding to the beginning of the odd-numbered field period,
As shown in FIG. 6A and B, the shift register 2
With the required positive voltages applied to the terminals t r1 and t r2 as voltages φ v1 and φ v1 and φ v2 , the voltage φs applied to the terminal t s is lowered as shown in FIG. As shown in the minimum potential diagram in Fig. 8, a potential ψ s is set to make the potential well of the sensor section 1 sufficiently shallow, and a potential ψ s is set to make the potential well of the storage section of the transfer section 11 corresponding to this sensor section 1 sufficiently deep. Make it b2 . In this way, each sensor section S 1 , S 2 ,
The signal charge (carrier) generated and accumulated in S 3 ... according to the amount of light received is transferred to each transfer section T 1 M, T 2 , T 3 ...
... is transferred, that is, read out, as shown by arrow b in FIG. 8, to the storage unit. Next, during this vertical blanking period, as shown in FIGS. 6A and 6B, for example, while the voltage φ v2 of the terminal t 2 is maintained at the above-mentioned positive required voltage, the voltage φ v1 of the terminal t 1 is For example, lower it to 0V. In this way, each electric charge of every other transfer section T 1 , T 3 , T 5 . . . is transferred to every other transfer section T 2 , T 4 , T 6 .
The charges of two transfer sections are added. That is, each signal charge of the sensor sections S 1 , S 3 , S 5 . . . is superimposed on the adjacent sensor sections S 2 , S 4 , S 6 . This charge is transferred to the horizontal shift register in the normal manner during vertical and horizontal blanking periods, but in this example a gamma correction operation is performed during an appropriate number of selected horizontal blanking periods. That is, when the voltages applied to the terminals t r1 and t r2 during the horizontal blanking period are both a low voltage of 0V, for example,
Each transfer section T 1 , T 2 , T 3 ... and each sensor section S 1 ,
When the potential barrier ψg of the gate portion between S 2 , S 3 ... is relatively high as shown as ψ g1 in FIG. 9, at each time point t 1 , t 2 ,
At t 3 ..., the voltages φ s1 , φ s2 , φ s3 gradually increase at the terminal t s as shown in FIG. 6C, that is, φ s1 <φ s2 <
As shown in FIG . 9 , sensor parts S 1 , S 2 , S 3 ... potentials ψ s1 , ψ s2 , ψ s3 ...
... is made shallow, and the potentials of the overflow control section 8 are set to ψ c1 , ψ c2 , and ψ c3 . in this case,
As explained in FIG. 5, as the applied voltage is increased, the difference in potential between the sensor section and the overflow control section, that is, the potential barrier, is increased, so the amount of overflow is reduced. This operation will be explained in detail with reference to FIGS. 9 and 10 for the case where, for example, light having an intensity of I 4 is incident. In other words, when light with an intensity of I 4 is incident,
First, when φ s4 is applied to the terminal t s , the charge amount q 4 or more determined by the difference between the potential φ s4 of the sensor section and the potential ψc 4 of the overflow control section is discarded to the overflow drain.
The amount of charge accumulated in the sensor section is saturated at q 4 .
Next, at a point in time t 1 during a certain horizontal blanking period, a relatively low potential φs 1 is applied to the terminal t 1 A.
As a result, charges exceeding the accumulated amount q 1 determined by the potential φs 1 of the sensor section and the potential φc 1 of the overflow control section are removed to the overflow drain. Then, the potential applied to the terminal t s is again set to φs 4 , so the intensity of the incident light
Based on I 4 , charge is again accumulated in the sensor section determined by the difference between the potential φs 4 of the sensor section and the potential of the overflow control section, and the amount of charge q 4
The excess charge is discarded to the overflow drain. Next , at a point in time t 2 during another predetermined horizontal blanking period, a potential φs 2 B higher than the previous φs 1 is applied to the terminal t s , thereby increasing the potential φs 2 of the sensor section and the overflow control section. The storage amount determined by the potential φc 2
Charges above q 2 B are rejected to the overflow drain. Thereafter, the potential φs 4 is applied to the terminal t s again to accumulate charges, and at a certain point t 3 during the third selected horizontal blanking period, a potential φs 3 C higher than φs 2 is applied. Charges with an accumulated amount q 3 or more are eliminated. Thereafter, the potential φs 4 is applied to the terminal t s again, so that charges are accumulated in accordance with the incident light and then read out at a point in time t 4 during the vertical blanking period. Therefore, now the intensity I of light is I 0 <
When receiving light with the relationship I 1 < I 3 < I 4 ,
Looking at the amount of charge q accumulated in the sensor unit 1 at time points t0 to t4 , as shown in FIG.
The charge of the sensor unit 1 determined by the value of ψs−ψc at t 1 , t 2 , t 3 , and t 4 q 1 to q 4 D or more is overflowed and removed. The charge amount is subjected to a power function curve, that is, gamma correction, as shown in FIG. That is, the 10th
In the figure and Fig. 11, when light I 0 of intensity I pM or less is incident, the amount of charge accumulated in the sensor is expressed by a straight line l 1
When light I 1 with an intensity between I 0M and I 1M is incident,
The amount of charge accumulated in the sensor is shown by the straight line l 2 and so on.
そして、次の偶数番目のフイールドにおいて
も、同様の操作をすることによつてガンマ補正を
行うことができるが、この偶数番目のフイールド
においては、第6図に示すように、その頭初に対
応する垂直ブランキング期間における各センサー
部S1,S2,S3……からシフトレジスタ2の転送部
T1,T2,T3……への読み出し後前述の奇数番目
のフイールドの場合とは逆に、端子t1の電圧を正
の所定電圧に保持した状態で、端子t2を例えば
0Vとしてセンサー部S2,S3,S4……の電荷を、
夫々奇数フイールドにおける組合せとは異る他の
隣合うセンサー部S1,S2,S3……と加え合せられ
るようにする。即ち、偶数フイールドにおいて
は、S1とS2,S3とS4,S5とS6……の組合せによつ
て夫々1つの絵素信号を構成し、奇数フイールド
においては他の組合せのS2とS3,S4とS5,S6とS7
……の組合せによつて夫々1つの絵素信号を形成
する。 Then, gamma correction can be performed on the next even-numbered field by performing the same operation, but in this even-numbered field, as shown in Figure 6, it corresponds to the beginning of the field. The transfer section of the shift register 2 from each sensor section S 1 , S 2 , S 3 ... during the vertical blanking period
After reading to T 1 , T 2 , T 3 . . . Contrary to the case of the odd-numbered fields described above, while the voltage of terminal t 1 is held at a positive predetermined voltage, the voltage of terminal t 2 is
Assuming 0V, the charges of sensor parts S 2 , S 3 , S 4 ...
They are added to other adjacent sensor sections S 1 , S 2 , S 3 . . . which are different from the combination in the odd field. That is, in an even field, one pixel signal is formed by each combination of S 1 and S 2 , S 3 and S 4 , S 5 and S 6 , and in an odd field, another combination of S 2 and S 3 , S 4 and S 5 , S 6 and S 7
Each combination of... forms one picture element signal.
このようにして2フイールドで1画面(1フレ
ーム)を形成し、飛越し走査と同様の効果を得
る。 In this way, one screen (one frame) is formed by two fields, and an effect similar to interlaced scanning is obtained.
尚、上述の構成において、感度調整を行うに
は、オーバーフロー制御部8の幅を十分小となし
置き、第12図に示すようにオーバーフロードレ
イン領域9のバイアスを深めこれのポテンシヤル
が制御部8に影響し、このバリアを低めてセンサ
ー部1のキヤリアを領域9へと逃がしめるように
することによつて行い得る。すなわち、オーバー
フロードレインに大なるバイアスを加えた時はセ
ンサー領域に生成される信号電荷はオーバーフロ
ードレインに流れこみ蓄積されない。従つて受光
量に応じて受光蓄積期間を短かすることができ
る。 In the above configuration, in order to adjust the sensitivity, the width of the overflow control section 8 is kept sufficiently small, and the bias of the overflow drain region 9 is deepened as shown in FIG. This can be done by lowering this barrier and allowing the carriers of the sensor part 1 to escape into the region 9. That is, when a large bias is applied to the overflow drain, signal charges generated in the sensor region flow into the overflow drain and are not accumulated. Therefore, the light reception accumulation period can be shortened depending on the amount of light received.
上述したように、本例によれば、オーバーフロ
ー制御部に電気的に独立の電極をもけることなく
ガンマ補正が行うことができるので電極構造が複
雑化することによる製造の繁雑さ、信頼性の低
下,歩留りの低下等の招来を回避でき、実用に供
してその利益は大である。 As described above, according to this example, gamma correction can be performed without providing an electrically independent electrode in the overflow control section, which reduces the complexity of manufacturing and reliability due to the complicated electrode structure. It is possible to avoid problems such as deterioration and yield deterioration, and the benefits are great in practical use.
また、上述の構成によるときは、各フイールド
の頭初において、全センサー部S1,S2,S3……よ
りの電荷を読み出すので、残像の問題を解消でき
る。即ち、従来のように各フイールドで1つ置き
のセンサー部の電荷を読み出す場合は、各センサ
ー部において、互に他の1つ置きのセンサー部の
読み出しがなされるフイールド区間中においても
受光がなされていることから夫々2フイールドの
受光がなされるので、、残像の問題が生ずるが、
上述の本例装置によれば、この問題が解消され
る。 Furthermore, with the above configuration, the charge from all the sensor sections S 1 , S 2 , S 3 . . . is read out at the beginning of each field, so the problem of afterimages can be solved. In other words, when reading out the charge of every other sensor section in each field as in the past, light is received in each sensor section even during the field section where every other sensor section is read out. Since two fields of light are received each, the problem of afterimages occurs.
According to the device of this example described above, this problem is solved.
尚、上述の例においては、センサー電極を共通
として各フイールドで各センサー部の信号電荷を
読み出すようにした場合であるが、或る場合はセ
ンサー電極を1つ置きの水平ライン上のセンサー
部S1,S3,S5……,S2,S4,S6……を組として分
割し、各フイールドで1つ置きのセンサー部に関
して読み出しを行うようにすることもできる。 In the above example, the signal charge of each sensor part is read out in each field using a common sensor electrode, but in some cases, the sensor part S on every other horizontal line is connected to a sensor electrode. 1 , S 3 , S 5 . . . , S 2 , S 4 , S 6 .
第1図はインターライントランスフア方式の固
体撮像装置の構成図、第2図は本発明装置の要部
の上面図、第3図及び第4図は夫々その−線
上及び−線上の断面図、第5図はセンサー部
とオーバーフロー制御部の印加電圧に対するミニ
マムポテンシヤルの関係を示す曲線図、第6図は
動作の説明に供する電圧タイミング図、第7図な
いし第9図は夫々本発明装置の各モードを示すポ
テンシヤル図、第10図は光強度を変化させた場
合の各時点におけるセンサー部の蓄積電荷を示す
図、第11図はガンマ補正曲線図、第12図は自
動感度調整モードのミニマムポテンシヤル図であ
る。
1,S1,S2,S3……はセンサー部、2は垂直シ
フトレジスタ、3は水平シフトレジスタ、4は半
導体基体、5は絶縁層、7はチヤンネルストツパ
ー領域、8はオーーフロー制御部、9はオーバー
フロードレイン領域、10はゲート部、11,
T1,T2,T3……はシフトレジスタ2の転送部、
13A及び13Bは転送電極、15はゲート電
極、17はオーバーフロー制御電極、18はセン
サー電極である。
FIG. 1 is a configuration diagram of an interline transfer type solid-state imaging device, FIG. 2 is a top view of the main parts of the device of the present invention, and FIGS. 3 and 4 are cross-sectional views on the - line and - line, respectively. FIG. 5 is a curve diagram showing the relationship between the minimum potential and the applied voltage of the sensor section and the overflow control section, FIG. 6 is a voltage timing diagram for explaining the operation, and FIGS. Figure 10 is a potential diagram showing the mode, Figure 10 is a diagram showing the accumulated charge in the sensor section at each point in time when the light intensity is changed, Figure 11 is a gamma correction curve diagram, and Figure 12 is the minimum potential of automatic sensitivity adjustment mode. It is a diagram. 1, S 1 , S 2 , S 3 ... are sensor sections, 2 is a vertical shift register, 3 is a horizontal shift register, 4 is a semiconductor substrate, 5 is an insulating layer, 7 is a channel stopper region, 8 is an overflow control section , 9 is an overflow drain region, 10 is a gate portion, 11,
T 1 , T 2 , T 3 ... are transfer parts of shift register 2,
13A and 13B are transfer electrodes, 15 is a gate electrode, 17 is an overflow control electrode, and 18 is a sensor electrode.
Claims (1)
複数のセンサと、該センサに蓄積された電荷をテ
レビジヨン信号の1垂直周期毎に読み出して垂直
方向に転送する複数の垂直シフトレジスタと、該
垂直シフトレジスタによつて転送された電荷をう
け、該電荷を水平方向に転送する水平シフトレジ
スタと、上記センサで発生した電荷のうち所定量
以上の電荷を吸収するオーバーフロードレイン部
であつて、上記の所定量を電気信号によつて制御
し得るようになされたオーバーフロードレイン部
とを有するインターライントランスフア方式の固
体撮像装置において、 連続する二つの垂直周期のうちの一方において
は、垂直方向に配されたセンサのうち、第1の組
合せに従つて、垂直方向に隣接する二つのセンサ
の電荷を合成し、上記垂直シフトレジスタによつ
て転送するようになし、上記連続する二つの垂直
周期のうちの他方においては、垂直方向に配され
たセンサのうち、上記第1の組合せとは異なる第
2の組合せに従つて垂直方向に隣接する二つのセ
ンサの電荷を合成し上記垂直シフトレジスタによ
つて転送するようになし、各垂直周期において、
所定の水平ブランキング期間に上記所定量を制御
する電気信号を供給し、上記センサに蓄積された
電荷量を制御するようにしたことを特徴とする固
体撮像装置。[Claims] 1. A plurality of sensors arranged in a matrix in the horizontal and vertical directions, and a plurality of vertical sensors that read out the charges accumulated in the sensors for each vertical period of a television signal and transfer the charges in the vertical direction. a shift register; a horizontal shift register that receives the charge transferred by the vertical shift register and transfers the charge in the horizontal direction; and an overflow drain section that absorbs a predetermined amount or more of the charge generated by the sensor. In an interline transfer type solid-state imaging device having an overflow drain section configured to control the above-mentioned predetermined amount by an electric signal, in one of two consecutive vertical periods, , among the vertically arranged sensors, charges of two vertically adjacent sensors are combined according to the first combination and transferred by the vertical shift register; In the other of the two vertical periods, the charges of two vertically adjacent sensors are combined according to a second combination different from the first combination among the sensors arranged in the vertical direction, and the charges of the two vertically adjacent sensors are combined. The data is transferred by a shift register, and in each vertical period,
A solid-state imaging device characterized in that an electric signal for controlling the predetermined amount is supplied during a predetermined horizontal blanking period to control the amount of charge accumulated in the sensor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1138150A JPH02243073A (en) | 1989-05-31 | 1989-05-31 | Solid-state image pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1138150A JPH02243073A (en) | 1989-05-31 | 1989-05-31 | Solid-state image pickup device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12688577A Division JPS5451318A (en) | 1977-09-29 | 1977-09-29 | Solid pickup unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02243073A JPH02243073A (en) | 1990-09-27 |
| JPH0318390B2 true JPH0318390B2 (en) | 1991-03-12 |
Family
ID=15215185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1138150A Granted JPH02243073A (en) | 1989-05-31 | 1989-05-31 | Solid-state image pickup device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02243073A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5375141B2 (en) | 2009-02-05 | 2013-12-25 | ソニー株式会社 | Solid-state imaging device, method for manufacturing solid-state imaging device, driving method for solid-state imaging device, and electronic apparatus |
-
1989
- 1989-05-31 JP JP1138150A patent/JPH02243073A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02243073A (en) | 1990-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4485315A (en) | Blooming suppression in a CCD imaging device | |
| US4697200A (en) | Field storage drive in interline transfer CCD image sensor | |
| CA1125421A (en) | Solid state image sensor | |
| US5757427A (en) | Image pick-up apparatus having a charge coupled device with multiple electrodes, a buffer layer located below some of the electrodes | |
| US6215521B1 (en) | Solid state image sensor having an unnecessary electric charge exhausting section formed adjacent to a horizontal electric charge transfer section, and a method for manufacturing the same | |
| JPH0319711B2 (en) | ||
| US8183657B2 (en) | Solid state imaging device comprising charge retention region and buried layer below gate | |
| JPH08181300A (en) | Imaging device | |
| US6760073B1 (en) | Solid-state image sensor | |
| EP0238343B1 (en) | Solid state image pick-up device | |
| JPH0318390B2 (en) | ||
| US6891243B2 (en) | Solid-state image pick-up device | |
| JPS6240910B2 (en) | ||
| JP3028823B2 (en) | Charge coupled device and solid-state imaging device using the same | |
| JP2006210680A (en) | Solid-state image sensor | |
| JP2853779B2 (en) | Solid-state imaging device | |
| JP3263476B2 (en) | Solid-state imaging device | |
| KR950002194B1 (en) | Frame transfer style ccd image sensor | |
| JP2739601B2 (en) | Imaging device | |
| JPS5818368Y2 (en) | solid-state imaging device | |
| JPH06268924A (en) | Solid-state imaging device and driving method thereof | |
| JPH06268923A (en) | Drive method for solid-state image pickup device | |
| JPH06311434A (en) | Ccd solid-state image pickup device | |
| JPS60254888A (en) | Solid-state image pickup device and its driving method | |
| JPH09181292A (en) | Solid state image pickup element and its drive method |