【発明の詳細な説明】[Detailed description of the invention]
〔概要〕
本発明は、半導体装置の製造方法に於いて、
−族化合物半導体層の表面をプラズマ・イオン
で衝撃し、その衝撃された部分のみをフツ酸系の
溶液で除去するようにし、その除去される−
族化合物半導体層の厚さを高精度で制御できるよ
うにしたものである。
〔産業上の利用分野〕
本発明は、−族化合物半導体層を微細且つ
高精度で加工することが必要な半導体装置の製造
に適用して好結果が得られる方法に関する。
〔従来の技術〕
近年、半導体装置の高集積化、高密度化に伴つ
て、半導体をエツチングして微細パターンを高精
度で形成する技術が希求されている。
一般に、半導体プロセスに於けるエツチングと
呼ばれる工程は被エツチング物の酸化（活性化）
及び還元（腐食）が同時に進行し、そのエツチン
グ深さの制御はエツチング時間の制御に依り実現
されている。
〔発明が解決しようとする問題点〕
前記したように、半導体をエツチングして微細
パターンを高精度で形成することは、その要求の
程度が極めて高くなつてきているので、次第に困
難になりつつある。
例えば、数十〔Å〕程度の極薄の半導体層をエ
ツチングする場合には、エツチング開始時と定常
状態とではエツチング速度が相違するなどの問題
がある為、その制御は容易でない。
因に、半導体表面を酸化性の液により酸化し、
続いて、これを還元性の液で除去することも考え
られようが、半導体の種類と酸化剤の組み合わせ
は非常に限られたものであり、また、酸化される
半導体の厚さは極めて小さく、高々、10〔Å〕程
度であつて、制御性もなく、実用上からは問題が
ある。
本発明は、極薄の−族化合物半導体層を高
精度で且つ再現性良く容易にエツチングできるよ
うにしようとする。
〔問題点を解決するための手段〕
本発明に依る半導体装置の製造方法に於いて
は、−族化合物半導体層の表面（例えば
GaAs基板１の表面）をプラズマ・イオン（例え
ば酸素イオン）で衝撃してから該−族化合物
半導体層をフツ酸系の溶液（例えばHF：H2O＝
１：30の溶液）に浸漬し前記プラズマ・イオンで
衝撃された部分（例えば×印）のみを除去する工
程が含まれている。
〔作用〕
前記手段に依ると、ごく薄い半導体層を高精度
で且つ再現性良くエツチングすることが可能であ
り、また、この効果を利用して、２層構造の半導
体層に於いて、プラズマ・イオン衝撃の効果が大
きい半導体層を上層とすることに依り、下層を損
傷することなく、上層のみを選択的にエツチング
することが可能である。
〔実施例〕
第１図Ａ乃至Ｄは本発明一実施例を解説する為
の工程要所に於ける半導体ウエハの要部切断側面
図を表し、以下、これ等の図を参照しつつ説明す
る。
第１図Ａ参照
(1) 通常のフオト・リソグラフイ技術に於けるレ
ジスト・プロセスを適用することに依り、
GaAs基板１上に開口２Ａを有するフオト・レ
ジスト膜２を形成した試料を作成する。
第１図Ｂ参照
(2) 前記試料を通常の平行平板型リアクテイブ・
イオン・エツチング（reactive ion etching：
RIE）装置内にセツトし、印加する高周波の周
波数を13.5〔ＭHz〕として酸素ガス放電を行い、
プラズマを発生させる。
この酸素プラズマ・イオンの衝撃に依り、フ
オト・レジスト膜２に於ける開口２Ａ内に露出
されているGaAs基板１の表面は酸化されると
共にプラズマに依るダメージを受け、従つて、
ストイキオメトリがくずれて活性化される。そ
して、この活性化される深さはプラズマの条件
に依り、任意に設定することができる。尚、図
の×印は活性化されたことを表示している。
この活性化に関する主なデータを例示すると
次の通りである。
酸素圧力：５〔Pa〕
セルフ・バイアス電圧：200〔Ｖ〕
第１図Ｃ参照
(3) フオト・レジスト膜２を除去してから、試料
をHF：H2O＝１：30なる溶液中に浸漬し、前
記工程(2)で活性化した層を除去する。
通常、GaAsが単に酸化して表面にGa2O3が
生成されている場合には、前記溶液では除去で
きないが、プラズマでダメージを与えて活性化
してあれば、その活性化されている部分のみは
除去することができる。
このエツチングに於いては、活性化された層
のみが反応して除去されるのであるから、試料
を溶液に浸漬する時間に対する依存性は極めて
少なく、通常、約10〜30〔秒〕程度と然程の厳
密性は要求されない。
第１図Ｄ参照
(4) 溶液から取り出して水洗した状態が図示され
ている。尚、記号１Ａはエツチングされた領域
を指示している。
本実施例に依ると、エツチング領域１Ａの深
さは約30〔Å〕であつた。
前記説明した工程に依ると、半導体を極めて
薄く且つ再現性良くエツチングできることが理
解される。
ところで、前記のようにプラズマで半導体に
活性化層を形成する場合、半導体の種類に依
り、その活性化の程度が相違する。この現象を
利用すると、異なる半導体間の選択エツチング
が可能となる。即ち、２層構造の半導体層に於
いて、プラズマ・イオン衝撃で活性化され易い
半導体の薄層を上層に配置し、条件を前記上層
の半導体薄層のみが影響を受けるように設定し
てプラズマ・イオン衝撃を実施し、ウエツト・
エツチングすると、前記上層の半導体層薄層の
みを選択的に除去することができる。次に、こ
の応用に関して、図を参照しながら詳細に説明
する。
第２図Ａ乃至ＦはＥ／Ｄモードの高電子移動
度トランジスタ（high electron mobility
transistor：HEMT）を形成し得る構成のエピ
タキシヤル成長半導体層にＥモードの半導体装
置を形成する場合に本発明を適用した実施例を
解説する為の工程要所に於ける半導体装置の要
部切断側面図を表し、以下、これ等の図を参照
しつつ説明する。尚、ここで対象としているの
は、ゲート電極を形成する場合であつて、ソー
ス電極並びにドレイン電極が製造されるまでは
従来技術をそのまま適用して良く、従つて、こ
こでは、その後の段階から説明することとす
る。
第２図Ａ参照
(1) 図に於いて、１１は半絶縁性であるGaAs基
板、１２はアン・ドープGaAsチヤネル層、１
３はｎ型AlGaAs電子供給層、１４はキヤツプ
層を構成するｎ型GaAs層、１５はキヤツプ層
を構成するｎ型AlGaAs層、１６はキヤツプ層
を構成するｎ型GaAs層、１７はSiO2からなる
絶縁膜、１８はソース電極、１９はドレイン電
極、２０は２次元電子ガス層をそれぞれ示して
いる。尚、GaAs層１４、AlGaAs層１５、
GaAs層１６のそれぞれでキヤツプ層が構成さ
れ、また、該キヤツプ層のなかのAlGaAs層１
５はエツチング停止層の役目を果たすものであ
る。
図示された半導体装置は、オーミツク・コン
タクトのソース電極１８とドレイン電極１９が
形成され、また、メサ・エツチングに依り、絶
縁分離（図示せず）が行われた状態にある。
この半導体装置に於ける主要部分のデータを
例示すると次の通りである。
電子供給層１３について
厚さ：400〔Å〕
GaAs層１４について
厚さ：150〔Å〕
AlGaAs層１５について
厚さ：60〔Å〕
ｘ値：0.2
GaAs層１６について
厚さ：1000〔Å〕
絶縁膜１７について
厚さ：3000〔Å〕
ソース電極１８及びドレイン電極１９
材料：Au・Ge／Au
厚さ：200〔Å〕／2800〔Å〕
合金化熱処理温度：400〔℃〕
合金化熱処理時間：２〔分〕
形成方法：リフト・オフ法
２次元電子ガス層２０
電子濃度：１×1012〔cm-2〕
第２図Ｂ参照
(2) フオト・リソグラフイ技術に於けるレジス
ト・プロセスを適用することに依り、ゲート電
極形成予定部分に対応する開口２１Ａを有する
フオト・レジスト膜２１を形成する。
第２図Ｃ参照
(3) エツチヤントをHFとするウエツト・エツチ
ング法を適用することに依り、フオト・レジス
ト膜２１をマスクとしてSiO2膜１７のエツチ
ングを行い、開口１７Ａを形成する。
このウエツト・エツチングはGaAs層１６の
表面で自動的に停止することは勿論である。
(4) エツチング・ガスをCCl2F2とするRIE法を適
用することに依り、GaAs層１６のエツチング
を行い、開口１７Ａを深くする。
このドライ・エツチングはエツチング停止層
であるAlGaAs層１５の表面で自動的に停止す
る。尚、この状態で、ゲート電極を形成すれば
Ｄモードの半導体装置が得られる。
第２図Ｄ参照
(5) 前記工程(4)に引き続き、RIE装置内に酸素プ
ラズマを発生させ、AlGaAs層１５にダメージ
を与えて活性化する。
この場合の条件としては、セルフ・バイアス
電圧が100〔Ｖ〕、時間が20〔秒〕である。
(6) HFをH2Oで100倍に希釈した溶液に試料を
浸漬してAlGaAs層１５をエツチングして除去
する。
第１図に関して説明した実施例から明らかな
ように、プラズマで活性化する層の厚さは、プ
ラズマの条件を適宜に選択することに依り、正
確に制御することができるから、AlGaAs層１
５のみを確実に除去し且つその下地である厚さ
150〔Å〕のGaAs層１４をそのまま残すことは
容易である。
因に、前記(5)の工程を介在させることなく、
前記(6)の工程に入つてAlGaAs層１５を除去す
ることもできるが、それには、前記(4)の工程に
於いて、RIEのセルフ・バイアスを120〔Ｖ〕以
上にした場合に有効である。
第２図Ｅ参照
(7) CCl2F2をエツチング・ガスとしてRIE法を適
用することに依り、GaAs層１４のエツチング
を行い、開口１７Ａを更に深くし、電子供給層
１３の表面を露出させる。尚、このエツチング
は、AlGaAsで構成された電子供給層１３の表
面で自動的に停止され、該表面は損傷されるこ
とがないのは云うまでもない。
第２図Ｆ参照
(8) 蒸着法を適用することに依り、Al膜を厚さ
約4000〔Å〕程度に形成してから、フオト・レ
ジスト膜２１を溶解させ、リフト・オフ法に依
るパターニングを行い、ゲート電極２２を形成
する。
このようにして得られたＥモードの半導体装
置の特性が良好であることは云うまでもない。
ところで、この選択エツチングの場合、本発
明に依らなくても、AlxGa1-xAsの方がGaAsよ
りもHFに依るエツチング速度は２倍ほど大で
ある（但し、ｘ＝0.3のとき）。
然しながら、本発明に依ると、これを10倍以
上に大きくすることができ、且つ、より希釈さ
れたHF（H2O：HF＝100：１以下）でAlGaAs
をエツチングすることができる。
前記実施例に於けるようにAlGaAsのエツチ
ングを行う場合、酸素プラズマを発生させる為
のRIE装置内に於ける酸素圧力を５〔Pa〕、RIE
のセルフ・バイアス電圧を200〔Ｖ〕、放電時間
30〔秒〕の条件の下でプラズマ・イオン衝撃を
実施し、H2Oで100倍に希釈したHF液でウエ
ツト・エツチングすると150〔Å〕の厚さの層を
除去することができる。
前記と同様な選択エツチングは、
GaAs（／Ge）
AlAs（／GaAs）
AlInAs（／GaAs）
AlInAs（／GaInAs）
AlGaP（／GaP）
InGaP（／GaAs）
InGaP（／InP）
AlGaAsP（／GaAs）
AlGaAsP（／InP）
の場合に於いても可能である。
〔発明の効果〕
本発明に依る半導体装置の製造方法では、−
族化合物半導体表面をプラズマ・イオンで衝撃
してから該半導体を溶液に浸漬し前記プラズマ・
イオンで衝撃された部分のみを除去するようにし
ている。
この構成に依り、極薄の半導体層を高精度で且
つ再現性良くエツチングすることができ、しか
も、その厚さはプラズマ・イオンで衝撃する条件
を変えることで容易に選択及び制御することがで
き、また、最終工程は溶液に依るエツチングから
水洗になるので、エツチング後の半導体表面は清
浄に保たれ、更にまた、プラズマに依る半導体の
活性化の度合が相違することに基づき異なる半導
体間の選択エツチングを行うことが可能である。
[Summary] The present invention provides a method for manufacturing a semiconductor device.
The surface of the − group compound semiconductor layer is bombarded with plasma ions, and only the bombarded portion is removed using a hydrofluoric acid solution.
The thickness of the group compound semiconductor layer can be controlled with high precision. [Industrial Field of Application] The present invention relates to a method that can be applied to the manufacture of semiconductor devices that require fine processing of a -group compound semiconductor layer with high precision and can produce good results. [Prior Art] In recent years, as semiconductor devices have become more highly integrated and densely packed, there has been a demand for a technique for etching semiconductors to form fine patterns with high precision. Generally, the process called etching in semiconductor processing involves oxidation (activation) of the material to be etched.
and reduction (corrosion) proceed simultaneously, and the etching depth is controlled by controlling the etching time. [Problems to be solved by the invention] As mentioned above, it is becoming increasingly difficult to form fine patterns with high precision by etching semiconductors, as the requirements for this are becoming extremely high. . For example, when etching an extremely thin semiconductor layer of several tens of angstroms, there is a problem that the etching rate differs between the start of etching and the steady state, so it is not easy to control. Incidentally, the semiconductor surface is oxidized with an oxidizing liquid,
Next, it may be possible to remove this with a reducing liquid, but the combinations of semiconductor types and oxidizing agents are very limited, and the thickness of the semiconductor to be oxidized is extremely small. The thickness is about 10 [Å] at most, and there is no controllability, which is problematic from a practical point of view. The present invention aims to make it possible to easily etch an extremely thin - group compound semiconductor layer with high precision and good reproducibility. [Means for Solving the Problems] In the method for manufacturing a semiconductor device according to the present invention, the surface of the − group compound semiconductor layer (for example,
After bombarding the surface of the GaAs substrate 1 with plasma ions (e.g. oxygen ions), the - group compound semiconductor layer is bombarded with a hydrofluoric acid solution (e.g. HF:H 2 O=
The method includes a step of immersing the substrate in a 1:30 solution (1:30 solution) and removing only the portion bombarded by the plasma ions (for example, marked with an x). [Function] According to the above method, it is possible to etch an extremely thin semiconductor layer with high precision and good reproducibility, and by utilizing this effect, it is possible to etch a semiconductor layer with a two-layer structure by plasma etching. By using a semiconductor layer that is highly effective in ion bombardment as the upper layer, it is possible to selectively etch only the upper layer without damaging the lower layer. [Example] Figures 1A to 1D represent cutaway side views of essential parts of a semiconductor wafer at key points in the process for explaining an embodiment of the present invention, and the following description will be made with reference to these figures. . See Figure 1A (1) By applying the resist process in normal photolithography technology,
A sample is prepared in which a photoresist film 2 having an opening 2A is formed on a GaAs substrate 1. See Figure 1B (2) The sample was placed in a normal parallel plate reactive tube.
reactive ion etching:
RIE) is set in the device, and the applied high frequency is set to 13.5 [MHz] to generate oxygen gas discharge.
Generate plasma. Due to the bombardment of this oxygen plasma ion, the surface of the GaAs substrate 1 exposed within the opening 2A in the photoresist film 2 is oxidized and damaged by the plasma.
Stoichiometry is disrupted and activated. The activation depth can be arbitrarily set depending on the plasma conditions. Note that the x mark in the figure indicates activation. Examples of main data regarding this activation are as follows. Oxygen pressure: 5 [Pa] Self-bias voltage: 200 [V] See Figure 1C (3) After removing the photoresist film 2, the sample was placed in a solution of HF:H 2 O = 1:30. The layer activated in step (2) is removed. Normally, if GaAs is simply oxidized and Ga 2 O 3 is generated on the surface, it cannot be removed with the above solution, but if it is activated by damaging it with plasma, only the activated part will be removed. can be removed. In this etching, only the activated layer is reacted and removed, so there is very little dependence on the time the sample is immersed in the solution, usually about 10 to 30 seconds. No degree of rigor is required. See Figure 1D (4) The state is shown after it has been taken out of the solution and washed with water. Note that the symbol 1A indicates an etched area. According to this example, the depth of the etching region 1A was approximately 30 Å. It is understood that according to the process described above, a semiconductor can be etched extremely thinly and with good reproducibility. By the way, when an activation layer is formed on a semiconductor using plasma as described above, the degree of activation differs depending on the type of semiconductor. By utilizing this phenomenon, selective etching between different semiconductors becomes possible. That is, in a two-layer semiconductor layer, a thin semiconductor layer that is easily activated by plasma ion bombardment is placed in the upper layer, and conditions are set so that only the upper semiconductor thin layer is affected.・Ion bombardment is carried out to remove wet ・
By etching, only the upper semiconductor thin layer can be selectively removed. Next, this application will be explained in detail with reference to the drawings. Figure 2 A to F are E/D mode high electron mobility transistors.
Cutting of essential parts of a semiconductor device at important points in the process to explain an embodiment in which the present invention is applied when an E-mode semiconductor device is formed in an epitaxially grown semiconductor layer having a structure that can form a HEMT (transistor: HEMT) It shows a side view and will be described below with reference to these figures. Note that the subject here is the case of forming the gate electrode, and conventional techniques can be applied as they are until the source and drain electrodes are manufactured. Let me explain. See Figure 2A (1) In the figure, 11 is a semi-insulating GaAs substrate, 12 is an undoped GaAs channel layer, 1
3 is an n-type AlGaAs electron supply layer, 14 is an n-type GaAs layer constituting the cap layer, 15 is an n-type AlGaAs layer constituting the cap layer, 16 is an n-type GaAs layer constituting the cap layer, and 17 is made of SiO 2 18 is a source electrode, 19 is a drain electrode, and 20 is a two-dimensional electron gas layer. Note that the GaAs layer 14, the AlGaAs layer 15,
Each of the GaAs layers 16 constitutes a cap layer, and the AlGaAs layer 1 in the cap layer
5 serves as an etching stop layer. In the illustrated semiconductor device, an ohmic contact source electrode 18 and a drain electrode 19 are formed, and insulation isolation (not shown) is performed by mesa etching. Examples of data on the main parts of this semiconductor device are as follows. About the electron supply layer 13 Thickness: 400 [Å] About the GaAs layer 14 Thickness: 150 [Å] About the AlGaAs layer 15 Thickness: 60 [Å] x value: 0.2 About the GaAs layer 16 Thickness: 1000 [Å] Insulation About the film 17 Thickness: 3000 [Å] Source electrode 18 and drain electrode 19 Material: Au・Ge/Au Thickness: 200 [Å]/2800 [Å] Alloying heat treatment temperature: 400 [℃] Alloying heat treatment time: 2 [minutes] Formation method: Lift-off method Two-dimensional electron gas layer 20 Electron concentration: 1×10 12 [cm -2 ] See Figure 2 B (2) Applying resist process in photolithography technology By doing this, a photoresist film 21 having an opening 21A corresponding to a portion where a gate electrode is to be formed is formed. Refer to FIG. 2C (3) By applying a wet etching method using HF as an etchant, the SiO 2 film 17 is etched using the photoresist film 21 as a mask to form an opening 17A. Of course, this wet etching automatically stops at the surface of the GaAs layer 16. (4) By applying the RIE method using CCl 2 F 2 as the etching gas, the GaAs layer 16 is etched to deepen the opening 17A. This dry etching automatically stops at the surface of the AlGaAs layer 15, which is an etching stop layer. Note that if a gate electrode is formed in this state, a D-mode semiconductor device can be obtained. See FIG. 2D (5) Following the step (4), oxygen plasma is generated in the RIE apparatus to damage and activate the AlGaAs layer 15. The conditions in this case are that the self-bias voltage is 100 [V] and the time is 20 [seconds]. (6) Etch and remove the AlGaAs layer 15 by immersing the sample in a solution of HF diluted 100 times with H 2 O. As is clear from the embodiment described with reference to FIG. 1, the thickness of the layer activated by plasma can be precisely controlled by appropriately selecting the plasma conditions.
Reliably removes only 5 and the underlying thickness
It is easy to leave the 150 Å thick GaAs layer 14 as it is. Incidentally, without intervening the step (5) above,
It is also possible to remove the AlGaAs layer 15 by entering the step (6) above, but this is effective if the RIE self-bias is set to 120 [V] or more in the step (4) above. be. See Figure 2E (7) By applying the RIE method using CCl 2 F 2 as an etching gas, the GaAs layer 14 is etched to further deepen the opening 17A and expose the surface of the electron supply layer 13. . It goes without saying that this etching is automatically stopped at the surface of the electron supply layer 13 made of AlGaAs, and the surface is not damaged. See Figure 2F (8) After forming an Al film to a thickness of about 4000 Å by applying the vapor deposition method, the photoresist film 21 is dissolved and patterned by the lift-off method. Then, the gate electrode 22 is formed. It goes without saying that the E-mode semiconductor device thus obtained has good characteristics. By the way, in the case of this selective etching, even without relying on the present invention, the etching speed of Al x Ga 1-x As due to HF is about twice as high as that of GaAs (however, when x = 0.3) . However, according to the present invention, this can be increased by more than 10 times, and AlGaAs can be grown using more diluted HF ( H2O :HF=100:1 or less).
can be etched. When etching AlGaAs as in the above example, the oxygen pressure in the RIE apparatus for generating oxygen plasma was set at 5 [Pa], and the RIE
Self-bias voltage of 200 [V], discharge time
A layer with a thickness of 150 Å can be removed by performing plasma ion bombardment for 30 seconds and wet etching with an HF solution diluted 100 times with H 2 O. Selective etching similar to the above is performed using GaAs(/Ge) AlAs(/GaAs) AlInAs(/GaAs) AlInAs(/GaInAs) AlGaP(/GaP) InGaP(/GaAs) InGaP(/InP) AlGaAsP(/GaAs) AlGaAsP( /InP) is also possible. [Effects of the Invention] In the method for manufacturing a semiconductor device according to the present invention, -
After bombarding the surface of a group compound semiconductor with plasma ions, the semiconductor is immersed in a solution and exposed to the plasma.
Only the areas bombarded with ions are removed. With this configuration, ultrathin semiconductor layers can be etched with high precision and good reproducibility, and the thickness can be easily selected and controlled by changing the bombardment conditions with plasma ions. In addition, since the final step is from etching using a solution to washing with water, the semiconductor surface after etching is kept clean, and furthermore, it is difficult to select between different semiconductors based on the difference in the degree of activation of the semiconductor by plasma. It is possible to perform etching.
【図面の簡単な説明】[Brief explanation of the drawing]
第１図Ａ乃至Ｄは本発明一実施例を説明する為
の工程要所に於ける半導体の要部切断側面図、第
２図Ａ乃至Ｆは本発明一実施例を説明する為の工
程要所に於ける半導体装置の要部切断側面図をそ
れぞれ表している。
図に於いて、１はGaAs基板、１Ａはエツチン
グ領域、２はフオト・レジスト膜、２Ａは開口、
３は溶液、O+は酸素のプラズマ・イオンをそれ
ぞれ示している。
1A to 1D are cross-sectional side views of essential parts of a semiconductor at important process points for explaining an embodiment of the present invention, and FIGS. 2A to 2F are process diagrams for explaining an embodiment of the present invention. 2A and 2B each represent a cutaway side view of a main part of a semiconductor device at a certain location. In the figure, 1 is a GaAs substrate, 1A is an etching region, 2 is a photoresist film, 2A is an opening,
3 indicates a solution, and O + indicates an oxygen plasma ion.