Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0319699B2 - - Google Patents
[go: Go Back, main page]

JPH0319699B2 - - Google Patents

Info

Publication number
JPH0319699B2
JPH0319699B2 JP57200515A JP20051582A JPH0319699B2 JP H0319699 B2 JPH0319699 B2 JP H0319699B2 JP 57200515 A JP57200515 A JP 57200515A JP 20051582 A JP20051582 A JP 20051582A JP H0319699 B2 JPH0319699 B2 JP H0319699B2
Authority
JP
Japan
Prior art keywords
temperature
oxygen
wafer
precipitate
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57200515A
Other languages
English (en)
Other versions
JPS58171826A (ja
Inventor
Kaato Bishofu Baanaado
Jon Patoritsuku Uiriamu
Haido Sutoradoitsuku Toomasu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS58171826A publication Critical patent/JPS58171826A/ja
Publication of JPH0319699B2 publication Critical patent/JPH0319699B2/ja
Granted legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/20—Intrinsic gettering, i.e. thermally inducing defects by using oxygen present in the silicon body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/024—Defect control-gettering and annealing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【発明の詳細な説明】 本発明の分野 本発明は、チヨクラルスキ・シリコン・ウエハ
中の酸素析出物粒子の密度及び分布を調整するた
めの２工程のアニーリング方法に係る。酸素の析
出は、素子の処理の収率と出発シリコン基板との
間の相互関係について述べる場合に１つの重要な
パラメータとなつている。
従来技術 チヨクラルスキ・シリコン・ウエハは、高温で
の処理中に析出して微小欠陥を形成し得る格子間
酸素を含むことが従来知られている。その様な微
小欠陥は、素子の性能に有利にも有害にもなり得
る。
有利な結果を得るためには、ウエハ表面に隣接
して微小欠陥のない領域が残される様に、酸素の
析出及びそれに関連する欠陥がウエハのバルクに
限定されねばならない。シリコン・ウエハのバル
ク中に形成された酸素析出物は内部的ゲツタリン
グ中心として働くことが知られている。
Fe、Ni、Cu及びAuの如き有害な汚染元素を内
部的にゲツタリングする概念については、IBM
Technical Disclosure Bulletin、第19巻、第４
号、1976年９月、第1295頁に於けるE.
Biedermannによる“Producing Silicon
Semiconductor Wafers With Ａ High−
Internal Getter Density and Ａ Surface
Layer Free From Lattice Defects”と題する
論文に記載されている。この論文は、適切に制御
された高温によるアニーリングによつてシリコ
ン・ウエハ中の欠陥が内方に拡散され、これはウ
エハのバルク中に有用なゲツタリング効果を維持
して、欠陥のない表面層を得ることを可能にする
ことを報告している。それらの欠陥が表面層に又
はその近傍に配置された場合には、それらはパイ
プ現象又は漏洩電流を生ぜしめることが知られて
いる。
“Semiconductor Silicon”Electro−
Chemical Society発行、1981年、第304頁乃至第
312頁に於けるR.W.Series等による“Influence
of Precipitate Size and Capillarity Effects
on the Surface Denuded Zone In Thermally
Processed Cz−Silicon Waters”と題する論文
は、バルクにイントリンシツク・ゲツタリング中
心を有する制御された無欠陥（denuded）領域が
始めに高温（例えば、1150℃）そして次に低温
（例えば、750℃）の熱処理を含む２段階の方法に
よつて形成され得ることを報告している。しかし
ながら、一定温度の750℃によるアニーリングが
用いられた場合には、時間が余りにもかかり、粒
子数も少ない。
“Semiconductor Silicon”Electro−
Chemical Society発行、1981年、第294頁乃至第
303頁に於けるK.Kugimiya等による“Denuded
Zone and Microdefect Formation in
Czochralsky−Growth Silicon Wafers by
Thermal Annealing”と題する論文は、表面に
無欠陥領域を形成しそしてその層の下に略1010／
cm3の析出物粒子密度を得るための２工程のアニー
リングについて報告している。示されている高温
サイクルは、1100乃至1200℃により４時間の間行
われ、続いて、650乃至800℃による核発生アニー
リングが70時間の間行われ、それから析出物を成
長させるために1000乃至1100℃によるアニーリン
グが６時間の間行われる。観察された粒子密度は
低すぎ、又その方法は時間が掛かりすぎる。
“Semiconductor Silicon”Electro−
Chemical Society発行、1981年、第273頁乃至第
281頁に於けるH.F.Schaake等による“The
Nucleation and Growth of Oxide
Precipitates in Silicon”と題する論文は、既に
存在している核を分解させるために1000℃で30分
間処理することを報告している。次に、新しい析
出物を核発生させるために450℃に於て48時間の
間アニーリングが行われ、それからそれらを成長
させるために、750℃に於て120時間の間アニーリ
ングが行われる。観察された析出物粒子密度は
1012／cm3であつた。この方法は、余りに時間が掛
かりすぎ、実用的な製造には不適当である。
米国特許第4220483号の明細書は、酸素析出物
をクラスタの形で発生させるために、半導体基体
バルク中のゲツタリング効果が、素子を処理する
前に上記基体を750乃至900℃の温度の１乃至８時
間の間加熱することによつて増加されることを開
示している。しかしながら、本発明者によるこの
温度範囲での実験では、その粒子密度が低すぎ
て、ウエハを効果的に強化し得ないことが示され
た。
IBM Technical Disclosure Bulletin、第19
巻、第12号、1977年５月、第4618頁乃至4619頁に
於けるS.M.Hu等による“Gettering By Oxygen
Precipitation”と題する論文は、乾燥した酸素
又は不活性雰囲気中に於て約1000℃の温度で４乃
至６時間の間半導体ウエハを加熱することによつ
て、半導体表面から酸素が外方拡散され、その結
果欠陥のない表面層が形成されることを報告して
いる。
シリコン・ウエハのアニーリングにより酸素の
析出を制御することは、従来に於て広範囲に研究
されている。しかしながら、既に存在している酸
素クラスタを除き、ウエハ表面から酸素を外分拡
散させ、析出物により誘起された欠陥によつて不
純物がゲツタリングされ得る様に上記表面層の下
に均一で密な析出を生ぜしめる、実用的なシーク
エンスのアニーリング・サイクルは、未だ見出さ
れていない。
本発明の概要 本発明の目的は、半導体基体の表面に析出物の
ない幅の広い領域を形成するとともにその下に高
密度の析出物粒子を生ぜしめる方法を提供するこ
とである。
本発明の他の目的は、高密度の析出物粒子及び
析出物のない幅の広い領域を比較的短時間で生ぜ
しめる方法を提供することである。
本発明の方法に従つて、始めに高温サイクルそ
して次に低温サイクルを含む２工程のアニーリン
グ方法によつて、析出物のない幅の広い領域が半
導体基体の表面に形成され、それと同時に高密度
の析出物粒子が上記析出物のない幅の広い領域の
表面層の下に生じる。
高温サイクルの目的は２つあり、即ち既に存在
している酸素クラスタの数を分解によつて減少さ
せること及び析出物のない領域の形成に於ける第
１工程として酸素を外方拡散させることである。
その高温サイクルは、1000℃以上の任意の温度で
行われ、その上限は約1415℃のシリコンの融点に
よつて設定される。実際に於ては、この温度は、
ウエハの塑性変形を生ぜしめない可能な限り高い
温度に選択されるべきである。これは、82.5mmの
ウエハについては1100℃前後で達成され得ること
が実験によつて見出された。もう１つの考慮すべ
き点は、約1150℃以上に於てSiO2ガラス製品が
軟化することである。ウエハが迅速に、即ち毎分
10℃以上の速度で、高温迄加熱されることが重要
である。好ましくは、ウエハは、既に1100℃にさ
れている炉の管中に迅速に挿入されることによつ
てその高温にされる。それらのウエハは約４時間
の間その高温に保たれ、800℃の如きより低温迄
徐々に戻され、炉から取出される。析出物のない
領域の幅は、この高温による外方拡散工程中に形
成された酸素プロフイルに依存する。15μｍ以上
の幅の析出物のない領域を得るためには、1100℃
に於て４時間が適当であることが解つた。
既に存在している析出物即ちクラスタの分解
は、毎分10℃以上の速度で迅速に加熱されること
によつて確実に達成される。より遅い加熱速度が
用いられた場合には、酸素が析出しだし、これは
高温サイクルの第１目的、即ち既に存在している
酸素クラスタの数を分解によつて減少させる目的
に有害である。
次に、本発明の方法に於て、低温サイクルが用
いられる。本発明のこの部分の目的は、酸素を析
出させて、高密度の極めて小さい析出物粒子を形
成することである。しかしながら、それらの小さ
い粒子は、最初の素子の熱処理に充分耐え得る大
きさでなければならない。低温に於て析出物を核
発生させ、それから925℃で２時間の間アニーリ
ングされる。酸化工程の如き後の熱処理に耐え得
る様な大きさにそれらを成長させることが重要で
ある。ウエハが、400乃至500℃の範囲、好ましく
は450℃、の低温で約４時間の間アニーリングさ
れる。このアニーリングは、約１×1015のドナ
ー・クラスタを生じる。クラスタは、その大きさ
に応じて、安定である温度範囲が異なる。そし
て、その温度範囲を超えると、クラスタは分解す
る。
低温によるアニーリングの後、ウエハは、毎分
２℃以下の遅い速度で極めてゆつくりと、750乃
至1000℃の範囲の第２高温迄加熱される。より速
い速度が用いられた場合には、ずつと低い密度の
析出物粒子が生じる。それらのウエハは、上記低
温アニーリング中に核発生された析出物粒子が、
後の素子の処理に耐え得る大きさに成長する様
に、上記第２高温に於てアニーリングされる。そ
の粒子の成長は、拡散制御メカニズムによるもの
であり、その成長温度は酸素原子に適当な移動度
を与えるに充分な高さを有していなければならな
い。それらのウエハは極めてゆつくりと加熱され
ねばならないので、実際的にはウエハを極めて遅
い速度で750乃至850℃の範囲の温度迄加熱し、そ
の温度を維持した後に、粒子が後の処理に於て分
解しない様にするために、素子の製造ラインに於
ける最初の熱処理の温度である、900乃至1000℃
の温度迄、より速い速度で加熱され得る。
本発明の好実施例 直径82.5mmの半導体ウエハが、既に1100℃にさ
れている炉の管中に迅速に挿入されることによつ
て、1100℃迄迅速に加熱される。上記炉の温度
は、ウエハの挿入後、２分以内に回復される。直
径100mmのウエハの場合には、周辺部及び中心部
の両方に滑りを生ぜしめる塑性変形の問題を除く
為に、それらを1000℃の炉中に迅速に挿入して加
熱し、それから直ちに毎分10℃の速度で1100℃迄
徐々に加熱することが好ましい。
それらのウエハは、酸素を外方拡散させるため
に1100℃に４時間の間保たれ、毎分５℃の速度で
800℃迄徐々に戻され、炉から取出される。第１
図はこの高温サイクルを示している。
次に低温サイクルが用いられる。ウエハは、
450℃で４時間の間アニーリングされた後、毎分
0.84℃の速度で800℃迄ゆつくりと加熱され、そ
の温度に２時間の間保たれる。析出物粒子が後の
素子の処理に耐え得る様に、ウエハが、素子の製
造ラインに於ける最初の熱処理の温度である925
℃に於て２時間の間アニーリングされる。それか
ら、徐々に800℃迄戻されて、ウエハが炉から取
り出される。
この低温サイクルは第２図に示されている。低
温サイクルの全サイクル時間は16時間である。試
料片がウエハから劈開され、そしてシリコン・ウ
エハを研磨する為に広く用いられているシリカゲ
ルの研磨スラリを用いてすりガラスのプレー上で
５℃の角度で面取りされた。それらの面取りされ
た試料が、酸素析出物を露出させるために、２分
間食刻された。光学的顕微鏡検査によつて、16μ
ｍ以上の幅を有する析出物のない領域が形成さ
れ、その析出物粒子密度は1012／cm3よりも高いこ
とが発見された。そのウエハの縦断面を示す顕微
鏡写真図が第３図に示されている。これに対し
て、従来の半導体素子製造方法を用いて処理され
たウエハの面取りされた縦断面を示す同様な顕微
鏡写真図が第４図に示されている。そのウエハの
表面に於ける析出物のない領域は浅く、酸素析出
物が上記表面層に近接して配置されており、これ
はパイプ現象又は洩漏電流を生ぜしめて、LSI回
路素子の収率を低下させ得る。
【図面の簡単な説明】
第１図は、本発明の一実施例に於ける高度サイ
クルの温度−時間図、第２図は、本発明の一実施
例に於ける低温サイクルの温度−時間図、第３図
は、本発明の方法で処理されたウエハの結晶構造
の縦断面を示す顕微鏡写真図、第４図は、従来の
方法で処理されたウエハの結晶構造の縦断面を示
す顕微鏡写真図である。

Claims (1)

  1. 【特許請求の範囲】 １ (a) チヨクラルスキ法で成長されたシリコ
    ン・ウエハを毎分10℃以上の速い速度で1000℃
    ないし1400℃の第１の高い温度まで加熱し、 (b) 酸素を十分に外方拡散させ得る時間の間、上
    記ウエハを上記第１の高い温度に保ち、 (c) 上記ウエハを、析出した酸素を核発生させる
    に十分な、400℃ないし500℃の低い温度でアニ
    ーリングし、 (d) 上記ウエハを、毎分２℃以下の遅い速度で、
    上記核発生した酸素を、後の処理に耐えて残る
    ことを保証するサイズまで成長させるに十分
    な、750℃ないし1000℃の第２の高い温度まで
    加熱する段階を有する、 酸素析出物粒子の密度及び分布の調整方法。
JP57200515A 1982-03-26 1982-11-17 酸素析出物粒子の密度及び分布の調整方法 Granted JPS58171826A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US362448 1982-03-26
US06/362,448 US4437922A (en) 1982-03-26 1982-03-26 Method for tailoring oxygen precipitate particle density and distribution silicon wafers

Publications (2)

Publication Number Publication Date
JPS58171826A JPS58171826A (ja) 1983-10-08
JPH0319699B2 true JPH0319699B2 (ja) 1991-03-15

Family

ID=23426164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57200515A Granted JPS58171826A (ja) 1982-03-26 1982-11-17 酸素析出物粒子の密度及び分布の調整方法

Country Status (4)

Country Link
US (1) US4437922A (ja)
EP (1) EP0090320B1 (ja)
JP (1) JPS58171826A (ja)
DE (1) DE3370663D1 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597804A (en) * 1981-03-11 1986-07-01 Fujitsu Limited Methods of forming denuded zone in wafer by intrinsic gettering and forming bipolar transistor therein
JPS59124136A (ja) * 1982-12-28 1984-07-18 Toshiba Corp 半導体ウエハの処理方法
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) * 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
DE3473971D1 (en) * 1984-06-20 1988-10-13 Ibm Method of standardization and stabilization of semiconductor wafers
JPS6310573A (ja) * 1986-07-02 1988-01-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4849033A (en) * 1988-04-21 1989-07-18 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Annealing Group III-V compound doped silicon-germanium alloy for improved thermo-electric conversion efficiency
JPH02263792A (ja) * 1989-03-31 1990-10-26 Shin Etsu Handotai Co Ltd シリコンの熱処理方法
US5096839A (en) * 1989-09-20 1992-03-17 Kabushiki Kaisha Toshiba Silicon wafer with defined interstitial oxygen concentration
JPH03185831A (ja) * 1989-12-15 1991-08-13 Komatsu Denshi Kinzoku Kk 半導体装置の製造方法
US5066359A (en) * 1990-09-04 1991-11-19 Motorola, Inc. Method for producing semiconductor devices having bulk defects therein
EP0502471A3 (en) * 1991-03-05 1995-10-11 Fujitsu Ltd Intrinsic gettering of a silicon substrate
JPH05102167A (ja) * 1991-10-07 1993-04-23 Shin Etsu Handotai Co Ltd シリコンの熱処理方法
JP2978341B2 (ja) * 1992-09-09 1999-11-15 三菱マテリアル株式会社 シリコンウェーハのｉｇ熱処理方法
JP2572512B2 (ja) * 1992-09-24 1997-01-16 信越半導体株式会社 拡散型シリコン素子基板の製造方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
US5611855A (en) * 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
MY135749A (en) * 1997-04-09 2008-06-30 Memc Electronic Materials Process for producing low defect density, ideal oxygen precipitating silicon
US5882989A (en) * 1997-09-22 1999-03-16 Memc Electronic Materials, Inc. Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
US6828690B1 (en) * 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
KR100581305B1 (ko) 1998-09-02 2006-05-22 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 저결함 밀도 단결정 실리콘으로부터의 ｓｏｉ 구조체
DE69941196D1 (de) 1998-09-02 2009-09-10 Memc Electronic Materials Wärmebehandelte Siliziumscheiben mit verbesserter Eigengetterung
DE69933777T2 (de) 1998-09-02 2007-09-13 Memc Electronic Materials, Inc. Verfahren zur herstellung von einem silizium wafer mit idealem sauerstoffausfällungsverhalten
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
US6416836B1 (en) 1998-10-14 2002-07-09 Memc Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
JP2000154070A (ja) * 1998-11-16 2000-06-06 Suminoe Textile Co Ltd セラミックス三次元構造体及びその製造方法
TW505710B (en) * 1998-11-20 2002-10-11 Komatsu Denshi Kinzoku Kk Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
EP1295324A1 (en) * 2000-06-30 2003-03-26 MEMC Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
JP2004537161A (ja) * 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
US20020179006A1 (en) * 2001-04-20 2002-12-05 Memc Electronic Materials, Inc. Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
JP4473571B2 (ja) * 2001-07-10 2010-06-02 信越半導体株式会社 シリコンウェーハの製造方法
JP4566478B2 (ja) * 2001-08-09 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP4699675B2 (ja) * 2002-10-08 2011-06-15 信越半導体株式会社 アニールウェーハの製造方法
KR100481476B1 (ko) * 2002-11-19 2005-04-07 주식회사 실트론 어닐 웨이퍼 및 그 제조 방법
FR2856194B1 (fr) * 2003-06-10 2005-08-26 Soitec Silicon On Insulator Procede perfectionne de recuit de stabilisation
US20040259321A1 (en) * 2003-06-19 2004-12-23 Mehran Aminzadeh Reducing processing induced stress
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
CN100565820C (zh) * 2005-07-27 2009-12-02 胜高股份有限公司 硅晶片及其制造方法
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
EP1928016B1 (en) * 2006-12-01 2010-01-06 Siltronic AG Silicon wafer and method for manufacturing the same
US8236579B2 (en) * 2007-03-14 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and systems for lithography alignment
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
EP2112254A3 (en) * 2008-03-05 2011-06-01 Sumco Corporation Silicon substrate and manufacturing method thereof
JP5537802B2 (ja) * 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
FR2977974B1 (fr) 2011-07-13 2014-03-07 Soitec Silicon On Insulator Procede de mesure de defauts dans un substrat de silicium
WO2014078847A1 (en) * 2012-11-19 2014-05-22 Sunedison, Inc. Production of high precipitate density wafers by activation of inactive oxygen precipitate nuclei by heat treatment

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615873A (en) 1969-06-03 1971-10-26 Sprague Electric Co Method of stabilizing mos devices
US3723053A (en) 1971-10-26 1973-03-27 Myers Platter S Heat treating process for semiconductor fabrication
CH38273A4 (de) 1973-01-11 1976-01-30 Lasag Sa Verfahren zur Verringerung der Bruchgefahr von unter hoher Materialbeanspruchung bearbeiteten Uhrlagersteinen aus metalloxydischen Kristallen
JPS583374B2 (ja) 1977-06-15 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶の処理方法
US4144099A (en) 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
FR2460479A1 (fr) 1979-06-29 1981-01-23 Ibm France Procede de caracterisation de la teneur en oxygene des barreaux de silicium tires selon la methode czochralski
GB2080780B (en) 1980-07-18 1983-06-29 Secr Defence Heat treatment of silicon slices
DD155569A1 (de) 1980-12-22 1982-06-16 Kirscht Fritz Guenter Verfahren zur ausbeuteerhoehung elektronischer bauelemente auf sauerstoffreichen si-substratscheiben
JPS57167636A (en) * 1981-03-11 1982-10-15 Fujitsu Ltd Manufacture of semiconductor device
JPS5887833A (ja) * 1981-11-20 1983-05-25 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
DE3370663D1 (en) 1987-05-07
US4437922A (en) 1984-03-20
EP0090320B1 (en) 1987-04-01
JPS58171826A (ja) 1983-10-08
EP0090320A1 (en) 1983-10-05

Similar Documents

Publication Publication Date Title
JPH0319699B2 (ja)
JP2874834B2 (ja) シリコンウェーハのイントリンシックゲッタリング処理法
US6537655B2 (en) Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
KR100378184B1 (ko) 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
DE10131249A1 (de) Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
TWI863037B (zh) 消除間隙型缺陷B-swirl的方法、矽片及電子器件
GB2080780A (en) Heat treatment of silicon slices
JPS58501927A (ja) シリコン・ウエハ中の酸素析出を減少させるための方法
CN100400721C (zh) 晶圆的制造方法
JPS60247935A (ja) 半導体ウエハの製造方法
JPS59124136A (ja) 半導体ウエハの処理方法
JPH06252154A (ja) シリコンウェーハ
JPH03185831A (ja) 半導体装置の製造方法
CN100430531C (zh) 丘克拉斯基提拉器
JPH10144698A (ja) シリコンウエーハ及びその製造方法
US20050032337A1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
JPH06310517A (ja) 半導体基板及びその製造方法
JPS5887833A (ja) 半導体装置の製造方法
JPS63198334A (ja) 半導体シリコンウエ−ハの製造方法
JP4647732B2 (ja) Ｐ／ｐ−エピタキシャルウェーハの製造方法
JP2004056132A (ja) 半導体ウェーハの製造方法
JP2602857B2 (ja) 半導体結晶基板の改善方法
JPH023539B2 (ja)
JPH04171827A (ja) 半導体装置の製造方法
JP2017157812A (ja) ウェハの熱処理方法