JPH032312B2 - - Google Patents
Info
- Publication number
- JPH032312B2 JPH032312B2 JP59121058A JP12105884A JPH032312B2 JP H032312 B2 JPH032312 B2 JP H032312B2 JP 59121058 A JP59121058 A JP 59121058A JP 12105884 A JP12105884 A JP 12105884A JP H032312 B2 JPH032312 B2 JP H032312B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- video data
- input
- video signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、モノクロ用CRTデイスプレイ装置
に係り、複数ビツトのビデオデータを入力し、階
調を有するビデオ信号を出力するビデオ信号処理
回路に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a monochrome CRT display device, and relates to a video signal processing circuit that inputs multi-bit video data and outputs a video signal having gradations. .
(ロ) 従来技術
特公昭58−1786号公報には、カラー画像をモノ
クロデイスプレイモニタで表示する際、所定の色
に対応する部分の輝度を変化させて、色の変化を
輝度の変化として表示する方法が開示されてい
る。しかしながら、この従来例においては、所定
の色信号を検出して輝度変調をかけるだけの構成
であり、輝度レベルは白及び黒と中間レベルの3
レベルしかなく、従つて、色の変化を十分には表
現できない。(b) Prior Art Japanese Patent Publication No. 58-1786 discloses that when displaying a color image on a monochrome display monitor, the brightness of a portion corresponding to a predetermined color is changed, and the change in color is displayed as a change in brightness. A method is disclosed. However, in this conventional example, the configuration is simply to detect a predetermined color signal and apply brightness modulation, and there are three brightness levels: white, black, and an intermediate level.
There are only levels, and therefore, color changes cannot be fully expressed.
モノクロ画像を表示する場合には、一般に、表
示画面の1画素に対して1ビツトのビデオデータ
しか割に当てられないが、カラー画像を表示する
場合には、通常、R,G,Bの各原色毎にドツト
パターンを記憶するグラフイツクビデオRAMを
備えていたり、あるいは、カラー制御コードを記
憶するアトリビユートメモリを有し、キヤラクタ
ジエネレータの出力と合成することにより、表示
画面の1画素に対して複数ビツトのビデオデータ
が割り当てられている。 When displaying a monochrome image, generally only one bit of video data is allocated to one pixel of the display screen, but when displaying a color image, each of R, G, and B is usually allocated. It is equipped with a graphic video RAM that stores dot patterns for each primary color, or has an attribute memory that stores color control codes, and by combining it with the output of a character generator, one pixel on the display screen can be Multiple bits of video data are assigned to.
そこで、第1図に示すように、パソコン等の情
報処理機器1から出力されるこれらの複数ビツト
の並列ビデオデータをビデオ信号処理回路2に入
力し、DA変換器3でこのビデオデータをDA変
換すれば、第2図イに示すような、ビデオデータ
に応じた階調を有するビデオ信号Sを得ることが
でき、このビデオ信号をバツア回路4を介して、
モノクロデイスプレイモニタ5のビデオ出力回路
6に入力すれば、ブラウン管7では、色の変化を
輝度の変化として忠実に表示することが可能とな
る。 Therefore, as shown in FIG. 1, these multi-bit parallel video data output from an information processing device 1 such as a personal computer are input to a video signal processing circuit 2 , and this video data is subjected to DA conversion by a DA converter 3 . By doing so, it is possible to obtain a video signal S having a gradation according to the video data as shown in FIG.
When input to the video output circuit 6 of the monochrome display monitor 5 , the cathode ray tube 7 can faithfully display changes in color as changes in brightness.
ところが、この種の構成では、第2図イからも
明らかなように、ブランキング期間Bのビデオ信
号SのレベルBL(以下、ブランキングレベルと呼
ぶ)は、DA変換器3により定まら、階調の黒方
向の最低レベルMLと一致し、更に、通常モノク
ロデイスプレイモニタではアンダースキヤンが行
なわれるので、ブランキング期間に、ノイズや帰
線が表示されてしまうという問題があつた。ビデ
オデータが1ビツトである従来のCRTデイスプ
レイ装置では、ビデオ信号が白及び黒の2つのレ
ベルしかないので、ブライトボリユーム8を調整
して、黒レベルKを白方向に上げれば、ノイズや
帰線は目立たなくなるが、ビデオ信号が階調を有
する場合には、黒レベルKを第1図のK′で示す
ように白方向に上げると、黒方向の低レベルのビ
デオ信号SKが黒レベルK′以下となつてしまうた
め、これらの部分は一様に黒く表示されてしまい
階調を表示できない。又、ある程度階調表示を妥
協して、ノイズが表示されないぎりぎりのレベ
ル、例えば、第1図の黒レベルK″で示すような
レベルに設定したとしても、温度変化等によりブ
ランキングレベルが変動すると、やはりノイズが
表示されてしまうという欠点があつた。 However, in this type of configuration, as is clear from FIG. Furthermore, since underscanning is normally performed on monochrome display monitors, there is a problem in that noise and retrace lines are displayed during the blanking period. In conventional CRT display devices where the video data is 1 bit, the video signal has only two levels, white and black, so if you adjust the bright volume 8 and raise the black level K toward white, you can eliminate noise and retrace lines. However, if the video signal has gradation, if the black level K is raised toward white as shown by K' in Figure 1, the low level video signal SK in the black direction will increase to the black level K'. As a result, these parts are displayed uniformly in black and gradation cannot be displayed. Also, even if you compromise the gradation display to some extent and set it to the lowest level at which no noise is displayed, for example, the black level K'' in Figure 1, the blanking level will fluctuate due to temperature changes, etc. However, it still had the drawback of displaying noise.
(ハ) 発明の目的
本発明は、モノクロデイスプレイモニタで階調
を表示可能とすると共に、ブランキング期間での
ノイズや帰線の表示を防止することを目的とする
ものであり、更には、温度変化等によるレベル変
動に起因するノイズ表示を抑えることを目的とし
たものである。(C) Purpose of the Invention The present invention aims to make it possible to display gradations on a monochrome display monitor, and to prevent the display of noise and retrace lines during the blanking period. The purpose is to suppress noise display caused by level fluctuations due to changes, etc.
(ニ) 発明の構成
本発明は、表示画面の1画素に対して割り当て
られた複数ビツトのビデオデータを入力する複数
の入力端子と、該複数の入力端子に接続され前記
ビデオデータをDA変換した階調を有するビデオ
信号を出力するDA変換器とを備えたビデオ信号
処理回路において、前記ビデオ信号の階調の黒方
向の最低レベルに対応するビデオデータが入力さ
れたことを検出する検出回路と、該検出回路の検
出信号に応じて、前記ビデオ信号のレベルを前記
DA変換器で定まる黒方向の最低レベルよりも低
いレベルに設定するレベル設定回路とを設けて構
成したものである。(d) Structure of the Invention The present invention provides a plurality of input terminals for inputting multi-bit video data assigned to one pixel of a display screen, and a device connected to the plurality of input terminals for DA converting the video data. A detection circuit that detects input of video data corresponding to the lowest level of the gray level of the video signal in the black direction; , the level of the video signal is adjusted according to the detection signal of the detection circuit.
This configuration includes a level setting circuit that sets the level to a level lower than the lowest level in the black direction determined by the DA converter.
(ホ) 実施例
第3図は、本発明の一実施例を示す回路図であ
つて、91〜94はインテンシテイーIと赤,
緑,青の3原色に対応するデータR,G,Bより
成る4ビツトの並列ビデオデータを入力する入力
端子であり、DA変換器3は、各入力端子91〜
94に接続された電子スイツチ101〜104と
各電子スイツチの出力端子が各々の入力端子に接
続されたR−2Rラダー抵抗回路網11とを含ん
で構成され、抵抗回路網11の各入力端子は、基
準電圧を供給するための一端が電源電位+Bに接
続された抵抗111〜114と、各々接続されて
おり、抵抗回路網11の出力端子はバイアス用抵
抗12と接続されている。又、バツフア4は、コ
レクタが電源電位+Bに接続されたエミツタホロ
ワのトランジスタ13及びエミツタ抵抗14より
成り、DA変換器3の出力は、トランジスタ13
のベースに接続され、バツフア回路4の出力端子
15は、第1図の従来例と同様、モノクロデイス
プレイモニタ5のビデオ出力回路6に接続されて
いる。(E) Embodiment FIG. 3 is a circuit diagram showing an embodiment of the present invention, in which 91 to 94 indicate intensity I, red,
This is an input terminal for inputting 4-bit parallel video data consisting of data R, G, and B corresponding to the three primary colors of green and blue.
94, and an R-2R ladder resistance network 11 in which the output terminal of each electronic switch is connected to each input terminal, and each input terminal of the resistance network 11 is , are connected to resistors 111 to 114 whose ends for supplying a reference voltage are connected to power supply potential +B, respectively, and an output terminal of the resistor network 11 is connected to a bias resistor 12. The buffer 4 is composed of an emitter follower transistor 13 whose collector is connected to the power supply potential +B and an emitter resistor 14, and the output of the DA converter 3 is connected to the transistor 13.
The output terminal 15 of the buffer circuit 4 is connected to the video output circuit 6 of a monochrome display monitor 5 , as in the conventional example shown in FIG.
更に、電子スイツチ101〜104の各出力を
入力するORゲート16は、入力ビデオデータ
I,R,G,Bがオール「0」であることを検出
する検出回路であり、17はDA変換器3の出力
側からORゲート16の出力側に向けて順方向に
接続したスイツチング素子としてのダイオード1
8とこのダイオードに直列に接続されたレベル設
定用抵抗19とより成るレベル設定回路である。
そして、電イスイツチ101〜104は、例え
ば、第4図に示すようなコレクタが接地された
PNPトランジスタ20で構成されており、ベー
スを入力端子としエミツタを出力端子として使用
することにより、ビデオデータが「0」のときは
接地電位を、そして「1」のときは基準電位を、
抵抗回路網11の入力端子に入力するように切換
動作を行なう。 Further, an OR gate 16 which inputs each output of the electronic switches 101 to 104 is a detection circuit that detects that the input video data I, R, G, B are all "0", and 17 is a DA converter 3. A diode 1 as a switching element connected in the forward direction from the output side of the OR gate 16 to the output side of the OR gate 16.
8 and a level setting resistor 19 connected in series with this diode.
The electric switches 101 to 104 have their collectors grounded, for example, as shown in FIG.
It is composed of a PNP transistor 20, and by using the base as an input terminal and the emitter as an output terminal, when the video data is "0", it is connected to the ground potential, and when it is "1", it is connected to the reference potential.
A switching operation is performed so that the signal is input to the input terminal of the resistor network 11.
次に、本実施例の動作を説明する。 Next, the operation of this embodiment will be explained.
先ず、4ビツトのビデオデータI,R,G,B
が入力端子91〜94に入力されると、電子スイ
ツチ101〜104の各々は、入力されたビデオ
データに応じてオン又はオンし、抵抗回路網11
の各入力端子に接地電位あるいは基準電位を入力
する。このため、抵抗回路網11は、入力された
ビデオデータに応じて階調レベルのアナログビデ
オ信号Sを出力し、バツフア回路4でインピーダ
ンス変換され、出力端子15に導出される。例え
ば、ビデオデータ(I,R,G,B)が(0,
0,0,1)→(0,0,1,0)→(0,0,
1,1)→……→(1,1,1,1)と順に変化
していつたとすると、階調レベルが黒方向から白
方向へ等間隔に上昇して行く階段波状のビデオ信
号が出力される。この場合、ORゲート16の出
力は、常に「1」であつて、ダイオード18は遮
断状態にあり、レベル設定回路17は働かない。 First, 4-bit video data I, R, G, B
is input to the input terminals 91 to 94, each of the electronic switches 101 to 104 turns on or off according to the input video data, and the resistor network 11
Input the ground potential or reference potential to each input terminal. Therefore, the resistor network 11 outputs an analog video signal S of gradation levels according to the input video data, which is impedance-converted by the buffer circuit 4 and output to the output terminal 15. For example, video data (I, R, G, B) is (0,
0,0,1)→(0,0,1,0)→(0,0,
If it changes in the order of 1, 1) → ... → (1, 1, 1, 1), a step-wave video signal is output in which the gradation level increases from black to white at equal intervals. be done. In this case, the output of the OR gate 16 is always "1", the diode 18 is in a cutoff state, and the level setting circuit 17 does not work.
ところが、ブランキング期間Bでは、ビデオデ
ータはオール「0」となるので、この場合、OR
ゲート16の出力は「0」となり、ダイオード1
8が導通して、レベル設定用抵抗19が抵抗回路
網11の出力端子と接地間に挿入されることとな
る。このため、抵抗回路網11の合成抵抗に、並
列にレベル設定用抵抗19が接続され、ブランキ
ングレベルBLは、第2図ロに示すように、抵抗
回路網11の合成抵抗とバイアス用抵抗12で定
まる階調の黒方向の最低レベルMLより低いレベ
ルに設定される。従つて、ブライトボリユーム8
を調整して黒レベルをDA変換器3で定まる最低
レベルMLに設定すれば、階調の表示が確実に行
なえ、且つ、ブランキングレベルBLが黒レベル
より低くなるので、ブランキング期間に発生する
ノイズや帰線は、表示には現われなくなる。更
に、レベル設定用抵抗19の抵抗値を適当に選
び、ブランキングレベルBLと最低レベルMLと
の差をある程度大きく設定しておけば、温度変化
等によりレベル変動が起きても、ノイズは黒レベ
ル以下となり表示されることはない。 However, in blanking period B, the video data is all "0", so in this case, OR
The output of gate 16 becomes "0", and diode 1
8 becomes conductive, and the level setting resistor 19 is inserted between the output terminal of the resistor network 11 and ground. Therefore, a level setting resistor 19 is connected in parallel to the combined resistance of the resistor network 11, and the blanking level BL is determined by the combined resistance of the resistor network 11 and the bias resistor 12, as shown in FIG. It is set to a level lower than the lowest level ML in the black direction of the gradation determined by . Therefore, bright volume 8
If the black level is set to the lowest level ML determined by the DA converter 3 by adjusting the Noise and retrace lines no longer appear on the display. Furthermore, if the resistance value of the level setting resistor 19 is appropriately selected and the difference between the blanking level BL and the lowest level ML is set to a certain degree large, even if level fluctuations occur due to temperature changes, the noise will remain at the black level. The following will not be displayed.
第5図は、本発明の他の実施例を示す回路図で
あり、ORゲート16の入力を電子スイツチ10
1〜104の入力側から取つている点と、ダイオ
ード18の代わりに電子スイツチ21を用いた点
が、第3図の実施例と異なるだけであり、動作的
には同一となる。 FIG. 5 is a circuit diagram showing another embodiment of the present invention, in which the input of the OR gate 16 is connected to the electronic switch 10.
The only difference from the embodiment shown in FIG. 3 is that the input terminals 1 to 104 are taken from the input side and that an electronic switch 21 is used instead of the diode 18, and the operation is the same.
又、第3図及び第5図の実施例では、DA変換
器3として電圧加算型のものを用いたが、第6図
に示すように電流加算型のものを用いてもよい。
即ち、第6図の実施例では、電子スイツチ101
〜104の出力側に、基準電圧を供給するための
抵抗111〜114が接続されておらず、このた
め、ビデオデータ「0」のときは、前例と同様
に、抵抗回路網11の入力端子は接地電位に接続
されるが、ビデオデータが「1」のときは、抵抗
回路網11の入力端子は開放状態となる。従つ
て、この場合は、電子スイツチ101〜104の
オンオフに応じて、電流値が変化してDA変換が
行なわれ、動作的には同一となる。 Further, in the embodiments shown in FIGS. 3 and 5, a voltage addition type is used as the DA converter 3 , but a current addition type may be used as shown in FIG.
That is, in the embodiment of FIG.
Resistors 111 to 114 for supplying the reference voltage are not connected to the output side of 104, and therefore, when the video data is "0", the input terminal of the resistor network 11 is Although it is connected to ground potential, when the video data is "1", the input terminal of the resistor network 11 is in an open state. Therefore, in this case, the current value changes and DA conversion is performed depending on whether the electronic switches 101 to 104 are turned on or off, and the operation remains the same.
尚、レベル設定回路17によつて、ブランキン
グレベルが変化する際、ノイズが発生する場合
は、第3図破線で示すようにコンデンサ22を挿
入すると効果的である。 Incidentally, if noise is generated when the blanking level is changed by the level setting circuit 17 , it is effective to insert a capacitor 22 as shown by the broken line in FIG.
ところで、上述の実施例では、入力端子91〜
94に印加されるビデオデータを、カラー画像用
のビデオデータとしたため、モノクロデイスプレ
イモニタでは色の変化を忠実に輝度の変化として
表示できるが、ビデオデータとしては、必ずしも
カラー画像用のデータを入力する必要はなく、表
示画面の1画素に対して複数ビツトが割り当てら
れた輝度の階調レベルを示すビデオデータであれ
ばよい。 By the way, in the above-mentioned embodiment, the input terminals 91 to
Since the video data applied to 94 is video data for color images, color changes can be faithfully displayed as changes in brightness on a monochrome display monitor, but the input video data is not necessarily for color images. It is not necessary, and any video data that indicates a luminance gradation level in which a plurality of bits are assigned to one pixel on the display screen may be used.
(ヘ) 発明の効果
本発明のビデオ信号処理回路は、ビデオ信号の
階調の黒方向の最低レベルに対応するビデオデー
タが入力されたことを検出し、そのときのビデオ
信号のレベルを、DA変換器で定まる黒方向の最
低レベルよりも低いレベルに設定するようにした
ので、モノクロデイスプレイモニタで全ての階調
を確実に表示すると共に、ブランキング期間での
ノイズや帰線の表示を防止できる。更に、温度変
化によりレベル変動が起きても、ノイズ表示を防
止することが可能となる。(f) Effects of the Invention The video signal processing circuit of the present invention detects that video data corresponding to the lowest level of the gradation of the video signal in the black direction is input, and converts the level of the video signal at that time into the DA. Since the level is set lower than the lowest black level determined by the converter, it is possible to ensure that all gradations are displayed on a monochrome display monitor, and to prevent the display of noise and retrace lines during the blanking period. . Furthermore, even if level fluctuations occur due to temperature changes, it is possible to prevent noise display.
第1図は従来のCRTデイスプレイ装置全体の
構成を示すブロツク図、第2図イ,ロはビデオ信
号の波形図、第3図は本発明の一実施例を示す回
路図、第4図は電子スイツチの具体的構成を示す
回路図、第5図及び第6図は本発明の他の実施例
を示す回路図である。
主な図番の説明、2……ビデオ信号処理回路、
3……DA変換器、4……バツフア回路、5……
モノクロデイスプレイモニタ、、6……ビデオ出
力回路、8……ブライトボリユーム、11……R
−2Rラダー抵抗回路網、16……ORゲート、1
7……レベル設定回路、18……ダイオード、1
9……レベル設定用抵抗、101〜104,21
……電子スイツチ。
Fig. 1 is a block diagram showing the overall configuration of a conventional CRT display device, Fig. 2 A and B are waveform diagrams of video signals, Fig. 3 is a circuit diagram showing an embodiment of the present invention, and Fig. 4 is an electronic FIGS. 5 and 6 are circuit diagrams showing a specific configuration of the switch, and FIGS. 5 and 6 are circuit diagrams showing other embodiments of the present invention. Explanation of main drawing numbers, 2 ...Video signal processing circuit,
3...DA converter, 4 ...Buffer circuit, 5 ...
Monochrome display monitor, 6...Video output circuit, 8...Bright volume, 11...R
−2R ladder resistance network, 16...OR gate, 1
7... Level setting circuit, 18... Diode, 1
9...Resistance for level setting, 101 to 104, 21
...Electronic switch.
Claims (1)
数ビツトのビデオデータを入力する複数の入力端
子と、該複数の入力端子に接続された前記ビデオ
データをDA変換して階調を有するビデオ信号を
出力するDA変換器とを備えたビデオ信号処理回
路において、前記ビデオ信号の階調の黒方向の最
低レベルに対応するビデオデータが入力されたこ
とを検出する検出回路と、該検出回路の検出信号
に応じて、前記ビデオ信号のレベルを前記DA変
換器で定まる黒方向の最低レベルよりも低いレベ
ルに設定するレベル設定回路とを設けたことを特
徴とするビデオ信号処理回路。1 A plurality of input terminals for inputting video data of a plurality of bits assigned to one pixel of a display screen, and DA converting the video data connected to the plurality of input terminals to generate a video signal having gradations. a detection circuit for detecting input of video data corresponding to the lowest level in the black direction of the gradation of the video signal; and a detection signal of the detection circuit. and a level setting circuit for setting the level of the video signal to a level lower than the lowest level in the black direction determined by the DA converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59121058A JPS60263191A (en) | 1984-06-12 | 1984-06-12 | Video signal processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59121058A JPS60263191A (en) | 1984-06-12 | 1984-06-12 | Video signal processing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60263191A JPS60263191A (en) | 1985-12-26 |
| JPH032312B2 true JPH032312B2 (en) | 1991-01-14 |
Family
ID=14801793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59121058A Granted JPS60263191A (en) | 1984-06-12 | 1984-06-12 | Video signal processing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60263191A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6194892U (en) * | 1984-11-29 | 1986-06-18 |
-
1984
- 1984-06-12 JP JP59121058A patent/JPS60263191A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60263191A (en) | 1985-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5398075A (en) | Analog chroma keying on color data | |
| CA1208818A (en) | Digital shade control for color crt background and cursors | |
| KR100426628B1 (en) | Column electrode driving circuit for use with image display device and image display device incorporating the same | |
| KR920022912A (en) | Multi-screen display device | |
| KR19980025801A (en) | How to reduce perceptual contouring in display systems | |
| IT8224305A1 (en) | SWITCHING CIRCUIT FOR DISPLAYS ON THE SCREEN OF A TELEVISION RECEIVER | |
| US6078309A (en) | System and method for visually measuring color characteristics of a display | |
| JP2000276091A (en) | Flat panel display device and control method of flat panel display device | |
| US20010026250A1 (en) | Display control apparatus | |
| JPS5848583A (en) | Method and circuit for reducing flip in interlace video display | |
| US4388639A (en) | Color control circuit for teletext-type decoder | |
| WO1986003614A1 (en) | Circuit means for converting digital signals representing color information into analog voltage level signals | |
| KR910006300B1 (en) | Progressive scanning converting circuit | |
| US4626835A (en) | RGBI digital video control system having intensity level control and overall image strength control | |
| JPH11305734A (en) | Liquid crystal display device | |
| JPH032312B2 (en) | ||
| JPS59121379A (en) | Display unit | |
| US5334998A (en) | Method and apparatus for utilizing blanking on both zero setup and pedestal setup display monitors with a conventional computer system | |
| US4604555A (en) | Intensity modulation circuit for cathode-ray tubes | |
| US4450439A (en) | Color video data display apparatus | |
| JP3106560B2 (en) | Video signal level display | |
| JPH0238313Y2 (en) | ||
| KR910002841Y1 (en) | Luminance signal level translating circuit for tv set/monitor | |
| JPH0738778A (en) | Gamma correction circuit | |
| KR920000105Y1 (en) | Blanking circuit |