JPH0324107B2 - - Google Patents
Info
- Publication number
- JPH0324107B2 JPH0324107B2 JP53137204A JP13720478A JPH0324107B2 JP H0324107 B2 JPH0324107 B2 JP H0324107B2 JP 53137204 A JP53137204 A JP 53137204A JP 13720478 A JP13720478 A JP 13720478A JP H0324107 B2 JPH0324107 B2 JP H0324107B2
- Authority
- JP
- Japan
- Prior art keywords
- receiver
- transmitter
- plain text
- input
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/12—Transmitting and receiving encryption devices synchronised or initially set up in a particular manner
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0637—Modes of operation, e.g. cipher block chaining [CBC], electronic codebook [ECB] or Galois/counter mode [GCM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
- Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Optical Communication System (AREA)
Description
発明の背景
この発明は一般に暗号法の技術に関するもので
ありかつより特定的には、データ通信の保全ない
しは元のままの状態（以下、単に「インテグリテ
イ」と称す）を確認するためのハードウエアおよ
び技術に関するものである。 データ処理システム間、端末および遠隔デー
タ・バンク間、並びに同じコンピユータまたは異
なるコンピユータへ接続された端末間でデータを
転送すべき遠隔通信ラインの使用が発達するに従
つて、転送されているデータ・インテグリテイを
確認すべき必要性が高まつてきている。銀行業界
においては、電子フアンドの正しい伝送を確実に
すべき必要性が生じている。同じような必要性は
商取引にも存在しかつ政府部署にも存在する。デ
ータ通信のインテグリテイを確認すべきこの必要
性は、遠隔場所間でデータを転送すべき通信ライ
ンの使用が増えるに従つて成長する傾向にある。 発明の目的 この発明の一般的な目的は、現存するハードウ
エアまたはソフトウエア形態に対する変更なし
で、２地点間回線または分岐回線における通信リ
ンクのための通信のインテグリテイを確認すべき
暗号システムを提供することである。 この発明の他の目的は、データ・セツトと端末
または中央処理装置との間に挿入するための暗号
スシテム（これは、受信されたメツセージが正確
に送られることを確認する）を提供することであ
る。 この発明のもう１つの目的は、証明フイールド
を、通信リンクに亘つて伝送されているメツセー
ジ・テキストへ追加することによつてメツセージ
のインテグリテイを確認するための暗号システム
を提供することである。 この発明のさらに他の目的は、メツセージのイ
ンテグリテイを確認しかつ、暗号システムにスト
アされたキーに依存しかつ暗号システムによつて
前に受信されたデータに依存する、三暗号システ
ムを提供することである。 この発明のこれらの目的および他の目的、特徴
並びに利点は以下の添付図面とともに行なうこの
発明の好ましい実施例の説明からよに一層明らか
となろう。 発明の概要 この発明の前述の目的は、通信ラインの一端で
受信されたメツセージが他端で伝送されたそれぞ
れのメツセージと正確に等価であるということを
確認するため、現存する通信ラインに挿入するた
めの装置を提供することによつて達成される。 その装置は送信および受信能力の両方を有しか
つ全デユプレツクス環境において機能することが
できる。第１の方向から受信された平易なテキス
ト入力データが正確に受信される通信ライン上へ
送信される。平易なテキスト・データが受信され
るとき、それはまた受信された平易なテキスト・
データとアルゴリズムの出力とを組合せることに
よつて暗号化される。そのアルゴリズム出力は前
に受信されたデータおよびユーザによつてその装
置に入れられた独特なキーに依存する。この暗号
化されたデータは、暗号フイードバツク・レジス
タへ給送され、そのレジスタは、その装置で続い
て受信された平易なテキスト・データを暗号化す
る際に用いるためのアルゴリズムへ入力データを
与える。発生された暗号化データがその装置から
出力データとして送られない。むしろ、平易なテ
キスト・データ・メツセージの終りを検出すると
きに、この内部処理が終了しかつアルゴリズムに
ある暗号化データ・ビツトの16個が４個の16進キ
ヤラクタの形式で証明フイールドとして出力メツ
セージへ追加される。 アルゴリズムは暗号化モードにおいてのみ作動
しかつ送信および受信装置は同じ態様でデータに
影響を及ぼす。送信装置および受信装置の両方向
への入力が同じ平易なテキストであるので、内部
で発生された暗号化テキストは同一である。受信
装置は平易なテキストメツセージの終りを検出す
るとき、受信された平易なテキスト・メツセージ
へ追加された16ビツト証明フイールドは、受信装
置のアルゴリズムに存在する対応の16個の暗号化
データ・ビツトと比較される。正確な比較はメツ
セージのインテグリテイを示す。すなわち、受信
されたメツセージは送信されたメツセージと同一
である。 受信されたメツセージのインテグリテイを決定
した後、受信装置は受信された平易なテキスト・
メツセージを通信ラインへ送信し、その送信から
証明フイールドを奪う。証明フイールドの代り
に、受信装置は平易なテキスト・メツセージに対
して、受信されたデータのインテグリテイを示
す。すなわち、受信されたメツセージが送信され
たメツセージと同一であるかどうかを示す状態キ
ヤラクタを追加する。追加される証明フイールド
のない平易なテキスト・メツセージの場合には、
受信装置は、受信されたメツセージが証明フイー
ルドを含まなかつたことを示す状態キヤラクタを
平易なテキスト・メツセージへ追加する。送信さ
れた状態キヤラクタは、受信装置からの送信を受
信する端末によつて用いられてそれを進めるデー
タ・メツセージのインテグリテイを決定する。 好ましい実施例の詳細な説明 この説明を通じてかつ添付の図面において、以
下の用語および表現は以下の定義に従つて用いら
れる。 アルゴリズム：有限数のステツプで問題を解決
するための所定の組のよく規定されたルールまた
はプロセス。 証明：暗号システムによつて平易なテキスト・
メツセージへ暗号チエツク・デイジツトを付け加
えるプロセスであつて、その暗号チエツク・デイ
ジツトは全体の平易なテキスト・メツセージの暗
号化によつて発生される。 暗号フイードバツク：発生されたキーが先行す
る暗号の関数である技術。 暗号テキスト：暗号システムによつて平易なテ
キストの暗号化から生じる難解な形式の情報。 暗号システム：ユニツトとして用いられ、かつ
暗号化の単一の手段を提供する文書、デバイスま
たは装置の関連の項目。（この明細書において用
いられる用語「暗号化」は逆の機能、すなわち
「暗号解読」の能力を暗に含む。） 暗号ユニツト：実際の暗号化および暗号解読が
生じるときの暗号システムの部分。 暗号解読
（デコード化）：暗号システムによつて、暗号化さ
れたテキストをその等価な平易なテキストへ変換
するプロセス。 暗号化（エンコード化）：平易なテキストを暗
号システムによつて難解な形式へ変換するプロセ
ス。 端末相互の選択的暗号化／証明：データ通信ラ
イン上でかつ散在されたメツセージ・スイツチま
たは集信装置内でデータの保護を与えるため２地
点間又は分岐回線における証明の暗号化。 ガーブル：暗号ビツトに対する修正によつて生
じた難解な情報。 キー：キー変数の制御のもとに暗号ユニツトに
よつて発生されたビツトであり、これらのビツト
は論理的に平易なテキストと組合せられて難解な
情報、すなわち暗号テキストを形成し、または逆
に、論理的に暗号テキストと組合せられてもとの
平易なテキストを作りだす。 キー変数：符号、または一連の符号（または符
号の電気的または機械的相関）であり、暗号化お
よび暗号解続（たとえば、有限長ビツト・パター
ン）のオペレーシヨンを制御する。 リンク暗号化：データ通信ライン上でデータの
検出を与えるため２地点間または分岐回路線にお
ける暗号化であつてデータ通信ライン上でデータ
の検出を与える。 メツセージ・インテグリテイ：創作者によつて
正確に送られた正しい行先でデータが受信され
る、すなわち何の変化も不正な変更も加えずにデ
ータが受信されるメツセージ。 メツセージ秘密：データが正しい行先に到達す
るまでデータがソースを出発する時間からどの観
察者または聴取者にもデータが理解し難いもので
あるメツセージ。 平易なテキスト：意味を有しかつ何の暗号解読
する必要なしに読出されまたは作用されることが
できるわかりやすテキストまたは信号。 選択的暗号化：選択されたキヤラクタによつて
描かれた平易なテキストの部分を暗号システムに
よつて難解な形式に変換するプロセス。 可変フイル：初期設定の間に送信および受信暗
号ユニツトの両方のアルゴリズムへの入力として
与えられたランダム・ビツト・パターン。 データ暗号化基準：データ暗号化基準（DES）
は、1977年１月15日のNational Bureau of
Standards in the Federal Information
Processing Standards Publication（FIPS Pub）
の46頁で発表されたアルゴリズムであり、かつ産
業基準として用いるために意図されている。それ
は64−ビツト・ブロツク・データ・オペレーシヨ
ンのために設計されていた。キー変数は長さが56
ビツトでありかつ暗号化／暗号解読プロセスが開
始される前にアルゴリズムへロードされる。暗号
化モードではアルゴリズムは入力平易テキストの
64ビツト毎に暗号テキストの64ビツトを発生す
る。逆に、暗号解読モードでは、暗号テキストの
これらの64ビツトが入力として与えられれば、ア
ルゴリズムは入力平易テキストの元の64ビツトを
発生する。データ暗号化基準はこの明細書におい
て参照することによつて援用される。データ暗号
化基準の付加的な説明もまた、それぞれに1974年
３月12日および1974年３月19日に発行されたアメ
リカ合衆国特許番号第3796830号および第3798359
号に提示される。 第１図はデータ暗号化基準のブロツク・ダイヤ
グラムである。図示のよに、データ入力およびデ
ータ出力の構成は８−ビツト・バイトで与えられ
る。キー入力は８−ビツト・バイトに入れられ
る。この８−ビツト・バイトは７ビツトとパリテ
イとである。パリテイはキー記憶レジスタにスト
アされない。 24個のクロツク期間がデータ入力をロードする
ために必要とされる。データ出力が同時にこの期
間の間に利用可能である。１回の繰返し当りに２
個のクロツク期間でアルゴリズムを16回繰返すこ
とによつて、付加的な32個のクロツク期間が必要
とされ、完全なアルゴリズム・ロードおよび実行
サイクルのために必要とされる総数56個のクロツ
ク期間を与える。1.2288MHzのシステム・クロ
ツクでは、アルゴリズムは45.6μ秒でサイクルさ
れる。 第２図は選択的暗号化／証明装置（SE／AD）
に用いられる暗号技術の機能的図である。アルゴ
リズム・ユニツト（DES）２−２の動作は上述
し、かつ所要の相互接続を示すためにのみ指命さ
れている。この議論においては、アルゴリズムは
暗号化モードで作動されるのみでありかつキー発
生器として利用されている。この技術は、「キー」
で排他的OR処理された「平易なテキスト」が暗
号を発生し、かつ逆に「キー」で排他的OR処理
された「暗号」が元の平易なテキストを発生する
という原理に影響を及ぼす。 アルゴリズムは64−ビツト・ブロツクの入力デ
ータに作用するように設計されたが、しかしなが
らそれはこの最大64ビツトまでの任意の数の入力
ビツトに作用されることができる（すなわち、所
要の16回の繰り返しを通じてサイクルされる）。
第２図に示されるように、アルゴリズム２−２は
各データ入力ビツト毎に１度循環される。データ
入力ビツトが64−ビツト入力レジスタ２−４へ転
送されるたび毎に、このレジスタ２−４の全体の
内容がアルゴリズム２−２へ転送される。64個の
キー・ビツトがサイクル毎に発生されかつその出
力で利用できるけれども、１個のキー・ビツトの
みが利用され他の63個のキー・ビツトは無視され
る。８−ビツト出力レジスタ２−６もまた第２図
において点線内に示される。もしもアルゴリズム
への入力が１個のキヤラクタとして与えられれ
ば、また８−ビツト−バイトとして与えられれば
かつそれから循環されれば、８−ビツト・バイト
のキー・ビツトは出力として与えられることがで
きる。固定されたキー変数では、64個のアルゴリ
ズム入力ビツトの与えられたパターンに対して64
出力の与えられたパターン、またはキー・ビツト
が常に発生されるということを注目するのが重要
である。 暗号フイードバツク・レジスタ２−４と呼ばれ
る64−ビツト・シフト・レジスタが第２図の上に
示される。送信モードでは、各入力平易テキス
ト・ビツトが排他的ORゲート２−８によつてキ
ー・ビツトとともに排他的OR処理されるので、
結果的に生じた暗号ビツトは出力ビツトとして送
られかつ同時に暗号フイードバツク・レジスタ２
−４へ入れられる。このようにキー・ビツトを発
生するアルゴリズム・ユニツト２−２への入力
は、出力暗号ビツト流れの最後の64ビツトであ
る。 受信モードでは、システムが同様な態様で作動
する。この場合、ユニツトへの入力は送信器出力
で発生された同じ暗号ビツト流れである。この情
報は解読されなければならないので、暗号ビツト
流れは図示のように暗号フイードバツク・レジス
タ２−４へ直接に入れられる。したがつて、アル
ゴリズム２−２への入力は最後の64個の入力暗号
ビツトである。 送信器において発生されたように同一のキー・
ビツトとともに暗号ビツトを排他的OR処理する
逆の動作を行なうことによつて、元の平易なテキ
ストが受信器出力として与えられる。 エラー、またはガーブルなしに進行するように
暗号化／暗号解読プロセスの目的のため、送信器
および受信器の両方の暗号フイードバツク・レジ
スタ２−４のビツト・パターンが、 送信器において入来する平易なテキスト・ビツ
トから暗号ビツトを作り出すため、かつ 受信器において入来する暗号テキストから元の
平易なテキスト・ビツトを作り出すために、 キー・ビツトを発生するとき、同一でなければな
らない。 送信器および受信器が同期するのを確実にする
方法は、ランダムに送信器の暗号フイードバツ
ク・レジスタ２−４をあるビツト・パターンにプ
リセツトしかつこれらの64個のプリセツト・ビツ
トとともに出力暗号テキスト・メツセージを先行
させることである。受信器は、入来するデータと
ともに処理される同じキー・ビツトを発生するた
めにアルゴリズムを実行する前に、初期プリセツ
トとして第１の64個の受信されたビツトをその暗
号フイードバツク・レジスタ２−４へ置く。この
初期設定技術は可変フイルと呼ばれる。 可変フイルはビツト・パターン、またはフイル
を示し、送信器および受信器暗号フイードバツ
ク・レジスタ２−４は送信器の入力平易テキスト
および受信器の暗号テキストを処理する前にセツ
トされる。 送信モードでないときは、送信器の暗号フイー
ドバツク・レジスタ２−４が、第３図に示される
反復X8＝X41X56によつて駆動される49−ビツ
ト・シフト・コード・カウンタとして駆動され
る。シフト・コード・カウンタに対するプリセツ
トは最後の送信から残つている暗号剰余である。
これは、カウンタに対するプリセツトもまた本質
的にランダムであるということを保証する。 可変フイルムが要求されるときはいつでも、送
信器の暗号フイードバツク・レジスタ２−４はそ
の正常な動作へ戻される：シフト・コードカウン
トが禁止され、アルゴリズム・ユニツト２−２が
再度能動化され、かつレジスタ２−４が選択され
た入力データ速さで作動される。入力平易テキス
ト・データ・ラインがマーク状態に保持されかつ
キー・ビツトとともに排他的OR処理され、その
キー・ビツトは暗号記憶レジスタ２−４に含まれ
るランダム・ビツト・パターンの結果として発生
されている。スペースが出力データ・ライン上に
置かれ、かつ動作が予め定められる数のビツト時
間、上述のように進み、すなわち、暗号テキスト
が送信器出力と同じ可変フイルムとして発生され
かつ送られ、かつ同時に暗号フイードバツク・レ
ジスタ２−４への入力としてフイードバツクされ
る。選択された後のビツトが送信された後、暗号
フイードバツク・レジスタ２−４の残りのビツト
位置がゼロにリセツトされ、かつユニツトが前に
説明されたように入来する平易なテキスト・デー
タを処理し始める。 受信ユニツトの動作はマークからスペースへの
切換えの検出によつてトリガされる。この切換え
に続いて、入来するデータが前述のように処理さ
れる。しかしながら、出力データが禁止される。
入来する可変フイルは予め定められる数のビツト
のため暗号フイードバツク・レジスタ２−４へ入
れられ、かつ完了すると、暗号フイードバツク・
レジスタ２−４の残りのものがゼロにリセツトさ
れる。 この点で、受信器の暗号フイードバツク・レジ
スタ２−４は入来する平易なテキスト・データを
処理し始めたとき送信器の暗号フイードバツク・
レジスタ２−４に含まれるものと同じビツト・パ
ターンを含む。したがつて、受信器はこの点でつ
いに、入来する暗号テキスト・データを処理し始
めてその出力として元の平易なテキスト・データ
を作り出す。 前に説明したように、与えられたキー変数のた
めアルゴリズム２−２は常に与えられた64個の入
力ビツトのための同一の64個の出力キー・ビツト
を発生する。ちようど説明した動作において、同
じ暗号ビツト流れが送信器および受信器ユニツト
の両方において入力をアルゴリズム２−２へ与え
るので、それらが同期している限り送信器の入力
平易テキストは受信器の出力として忠実に再生さ
れる。また、ある理由のため暗号フイードバツ
ク・レジスタ２−４のビツト流れが同一でなけれ
ば、受信器出力がガーブルされる。しかしなが
ら、これが過渡状態であれば、暗号フイードバツ
ク・レジスタ２−４への入力が同じ機能的な点か
ら取出されるのでそのガーブルは最大64ビツト・
タイムで生産する。このように、この動作の暗号
フイードバツク方法を用いることによつて、正常
なオペレーテイング状態の下に送信器および受信
器を自動的に再同期する手段が提示される。 この点までの説明は暗号化ユニツトとして選択
的暗号化／証明装置を考慮したにすぎない。送信
器においては、入力平易テキスト・ビツトまたは
バイトはアルゴリズム２−２からのキー・ビツト
とともに排他的OR処理された暗号テキスト出力
を作る。メツセージ秘密が重要でない点または平
易なテキストが動作の理由のために必要とされる
あるシステムにおいては、メツセージ・インテグ
リテイを確実にする方法（これが証明と呼ばれ
る）が用いられることができる。 証明は、平易なテキスト・データがクリアで送
られ、しかし暗号チエツク・デイジツトの形式で
証明フイールドを付け加えるプロセスである。こ
れらの暗号チエツク・デイジツト、すなわち４個
の16進デイジツトが、４バイトとして符号化され
かつ送信されるときになされたと同じ態様で全体
の平易なテキスト・メツセージを処理することに
よつて発生される。 第２図の右下には、スイツチ２−１０が外部制
御装置２−１２とともに示される。証明のために
用いるれるとき、送信および受信暗号化／暗号解
読装置が送信モードで作動される。入力平易テキ
ストが、暗号化のときになされたと同じアルゴリ
ズム計算の手段によつて処理されるが、しかしな
がら、発生された暗号テキストは出力として送ら
れない。外部制御２−１２の下に、スイツチ２−
１０がセツトされて入来する平易なテキストを送
信し、他方、この同じ平易なテキストは同時に暗
号フイードバツク・レジスタ２−４を介してアル
ゴリズム２−２へ与えられる。平易なテキスト・
メツセージが終るとき、スイツチ２−１０は上方
位置へ付勢されかつ剰余（キー・ビツト）がメツ
セージへ付け加えられる。 平易なテキスト入力の同じ処理が受信行先で生
じる。平易なテキスト・メツセージが終るとき、
受信装置はアルゴリズム・ユニツト２−２に残さ
れた剰余と受信された暗号チエツク・デイジツト
とを比較する。正確な比較によつて、受信された
メツセージが創作者によつて送られたメツセージ
と同一であるということが示される。 したがつて第２図に示されるように、送信して
いるデータ保護装置の出力が外部制御２−１２の
下にスイツチ２−１０によつて、入力平易テキス
ト、またはこの入力平易テキストによつてそのユ
ニツト内で発生された暗号テキスト間で切換えら
れることができる。アルゴリズム・ユニツト２−
２の動作はいずれかの場合に固定される。なぜな
らばそれは外部制御スイツチ２−１０から独立し
ているからである。 ちようど説明した証明技術に嬉えて、送信され
た出力として平易および暗号テキストの混合を許
容すべきスイツチ制御２−１２の拡張によつてデ
ータ保護装置が選択的暗号化装置になることが可
能となる。アルゴリズム計算が入来する平易なテ
キストに基いて連続的に行われるが、外部制御２
−１２に基いて平易テキストと暗号テキストとの
間で出力が前後に切換えられる。 選択的暗号化／証明装置は２個の基本的モード
で作動されることができ、作動モードの選択は内
部接続によつて決定される。リンク暗号化モード
で利用されるときは、装置はビツト毎に作動しか
つキヤラクタ・コードおよび通信取決めに対して
透過である。任意の端末相互モードにおいては、
装置は通信取り決めおよびキヤラクタ・コードに
対して敏感である。端末相互モード内では、選択
的暗号化、証明、またか証明動作を伴う選択的暗
号化において選択が装置を用いるためになされる
ことができる。 選択的暗号化／証明装置は２地点間回線または
分岐回線においてリンク暗号化モードで作動して
データ通信ラインでデータの保護を与える。第４
図はリンク暗号化モードにおいて装置を利用する
典型的な２地点間および分岐回線を示す。 リンク暗号化モードにおいて、選択的暗号化／
証明装置がリンクの各端部に設られかつ用いられ
たデータ通信手続に対して透過である。装置はビ
ツト毎にデータが暗号化しかつ暗号解続する。暗
号化されたデータは常にリンクの元の点および行
先点間の通信ライン上に送られしたがつてメツセ
ージ・インテグリテイおよびメツセージ保護の両
方を確実にする。なぜならばこのデータは権限の
ない聴取者には難解でありかつ検出することなく
変更されることができないからである。 好ましい実施例では、選択自在な接続が以下の
ように同期または非同期動作に対して与えられ
る： ２−線式または４−線式通信ライン 19.2Kbpsハーフ・デユプレツクスまで 9.6Kbpsフル９デユプレツクスまで データ端末装置（DTE）に対するインターフ
エイスが常にEIA STD RS−232−Ｃ／
CCITTV.24およびV.28である。EIA STD RS−
232−Ｃの国際的な均等物はCCITT V.24（機能的
条件）およびV.28（電気信号特性）である。デー
タ通信装置（DCE）に対する３個の出力インタ
ーフエイスの１個が好ましい実施例において選択
されることができる： EIT STD RS−232−Ｃ／CCITT V.24および
V.28 Ａ−BDI.バロース・ダイレクト・インターフ
エイス MIL−STD−188C 動作のリンク暗号化モードのより詳細な説明が
以下のリンク暗号化動作の議論において行われ
る。 選択的暗号化／証明装置は、２地点間または分
岐回線における端末相互モードの任意のものにお
いて作動してデータ通信ライン上のデータ、およ
びメツセージ・スイツチ、または集信装置内のデ
ータの保護を与える。この動作モードにおいて
は、データ・メツセージが始まりの点で暗号化さ
れ、または証明され、かつメツセージがその最終
的な行先点に到達するまで暗号解読されない。メ
ツセージ・インテグリテイ（かつこの場合応用可
能なメツセージ保護）がデータが回路網を横切る
とき、維持される。この技術は端末相互暗号化、
または証明と呼ばれ、かつ、ルーチング、優先
権、および他の回路網情報を含むメツセージ見出
しが暗号化されないことを必要とする。したがつ
て、このモードでは保護装置は回路のデータ通信
取り決めに敏感でなければならない。 好ましい実施例では、選択的暗号化／証明装置
は、基本的通信手続、バロース・コーポレーシヨ
ン仕様1284 9006、および２進同期通信手続、バ
ロース・コーポレーシヨン仕様1284 9002と両立
することができる。これらの手続内の動作が次に
説明される。これらの手続はキヤラクタ配向され
るので、装置は８−ビツト・バイト配向されかつ
キヤラクタ流れ暗号化／暗号解読ユニツトと考え
られることができる。オペレーテイング技術は、
データが入力および出力の両方に基いて８−ビツ
ト・バイト、またはキヤラクタでアキユムレート
されるということを除いてリンク暗号化モードと
同じである。装置内のアルゴリズム・ユニツト２
−２の動作がキヤラクタに基いて行われ、したが
つて装置はビツト毎に作動するリンク暗号化モー
ドにおけるよりも端末相互モードにおいてより高
速動作が可能である。 第５図は、多接続点を有する典型的な通信網形
態および端末およびプロセサの混合を含む多様な
リンクを示す。この混合された環境において、デ
ータ保護を要求するそれらの端末のみが選択的暗
号化／証明装置に設けられる。キー変数メモリ記
憶オプシヨンがこれらの装置の各々内に構成され
ることができて指定された端末およびプロセサ間
の特定のキー変数を与えることができる。メツセ
ージ・スイツチおよび集信装置が、すべてのデー
タ・メツセージに沿つて、正確に受信されたアド
レスへ通過する。 第５図に示されるように、す
べての端末設置が必ずしも選択的暗号化／証明装
置を有しない。回路網のすべての端末間のデータ
通信がしかしながら維持される、なぜならば装置
は、メツセージを暗号化または証明するのみであ
るからであり、このメツセージに対して、開始点
または行先点のいずれかのキー変数が装置内にス
トアされる。このキー変数が装置内にストアされ
なければ、それは入力メツセージに対して透過さ
れかつそれを正確に受信されるように沿つて通過
させる。 好ましい実施例では、選択自在な接続が以下の
ような全または半デユプレクス動作のために設け
られる。 ２−線式または４−線式通信ライン 64Kbpsまでの同期データ速さ 19.2Kbpsまでの非同期データ速さ DTEインターフエイスはEIA基準RS−232−
Ｃである。DCEに対する３個の出力インターフ
エイスの１個は、EIA・スタンダードRS−232−
Ｃ Ａ−BDI、バロース・コーポレーシヨン・ダ
イレクト・インターフエイス・スタンダード
MIL−STD−188Cが選ばれる。すべての端末相
互モードの詳細な説明は後で行われよう。 好ましい実施例では、選択的暗号化／証明装置
は前述の基本的通信手順および２進同期データ通
信手順と両立可能であり、かつこれらの手順のい
ずれかを用いる回路において「ドロツプ−イン」
に基いて作動する。しかしながら、他のデータ通
信手順と両立できる代替の実施例もデータ通信分
野における当業者にとつては明らかであろう。 送信モードでは、装置はヘツデイング開始
（SOH）キヤラクタで開始するメツセージに敏感
であり、かつメツセージ・テキストはテキスト開
始（STX）およびテキストの終り（ETX）キヤ
ラクタによつて描かれる。装置はこのフオーマツ
トでないときは平易なテキスト入力メツセージに
対して透過である。さらに拘束が、始動されるべ
き暗号化／証明プロセスの目的のために、SOH
にすぐに続く２キヤラクタ・シーケンスが行先
点、すなわち、「YOU ARE」のアドレスAD1−
AD2を含まなければならないという条件によつ
てメツセージ・フオーマツトに置かれる。もしも
このアドレスのためのキー変数がその装置内にス
トアされなければ、入力メツセージが始まつてい
るプロセサまたはDTEから受信されるように沿
つて通過される。 ただ１つの内蔵キー変数を有するシングル−端
末設置のため、その装置は行先アドレスよりもむ
しろ端末アドレス「Ｉ AM」で作動する。 同様に受信モードにおいて、装置はSOHで開
始するメツセージに対する場合を除いてすべての
入力メツセージに対して透過であり、かつそのメ
ツセージ・テキストはSTXおよびETXキヤラク
タによつて描かれる。しかしながら、暗号解読証
明プロセスは、元の点のアドレスAD3−AD4、
すなわち、「Ｉ AM」を含む妥当識別フイール
ドが存在することによつて受信器において始動さ
れる。そのメツセージが識別フイールドを含まな
ければ、または元の点に対するキー変数がその装
置内にストアされなければ、入力メツセージは
DCEから受信されるように沿つて通過される。 好ましい実施例では、送信モードおよび受信モ
ードの両方において、上述以外の他のすべてのメ
ツセージが受信されるように沿つて通過され、通
信制御手順、たとえば、ポール・シーケンスまた
は肯定応答を含む。制御キヤラクタ、すなわち、
ビツト６および７において「０」を有するキヤラ
クタの特別な処理が以下に詳細に説明される。 ブロツク送信において、ETBがまるでETXか
のように取扱われる。また、ITBおよびENQ打
切りシーケンスが装置において無視される。 端末相互選択暗号化動作において、メツセー
ジ・インテグリテイが、メツセージが横切る接続
点の数に拘らず、開始点と行先点との間で確認さ
れる。このモードでは、メツセージの保護がメツ
セージの制作者によつて決定される。上で説明し
たように、選択的暗号化／証明装置に用いられる
暗号技術によつてデータ出力が外部制御の元に暗
号テキストと平易なテキストとの間で切換えられ
ることができる。この制御は開始しているDTE
によつて与えられる。その装置は公称的にSTX
の検出に基づいて暗号化プロセスを開始させ、か
つETXの検出に基づいてそのプロセスを終了さ
せる。STXに続く第１のデータ・キヤラクタで
開始しかつETXの前の最終データ・キヤラクタ
まで続き、各キヤラクタが暗号化されかつ結果的
に生じる暗号テキストが出力として送信される。 このモードにおいて、装置はまたDTEによつ
て与えられた一連の制御シーケンスに敏感に作ら
れることができる。これらの制御シーケンスは１
または２個の制御キヤラクタであり、そのキヤラ
クタは暗号モードの外にその装置を置く。任意の
数のこれらのシーケンスがメツセージの開始
STXおよび終りETX間に入れられることができ
る。したがつて、装置はメツセージの選択された
部分を選択的に暗号化することができかつ平易な
テキストで送信されるべき他の部分をそのままに
する。 端末相互の証明動作を用いる通信網において、
メツセージが種々の回路接続点を通過するとき、
そのメツセージが平易なテキストである必要があ
る。これらのシステムにおいて、メツセージ・イ
ンテグリテイが証明フイールド（AF）をメツセ
ージ・テキストへ付加えることによつて確認され
る。このモードにおける動作は、全体のデータ入
力メツセージが、STXからETXまで、発生され
た暗号テキストよりもむしろ平易なテキストで送
信されるというこを除いて、端末相互の選択暗号
化と同じ暗号技術を用いる。最終データ入力キヤ
ラクタが平易なテキストで送信された後、アルゴ
リズム内の剰余の一部、すなわち、キー・ビツト
が証明フイールドとしてメツセージへ取付けられ
る。16個のキー・ビツトがこのAFを作りあげか
つ４個の８−ビツト・バイトとして送信される。
これらのバイトのフオーマツトが以下に与えられ
る。 証明モードを有する端末相互の選択的暗号化
が、端末相互の選択的暗号化および証明モードの
能力を組合せる。動作は、メツセージへ取付けら
れたAFを有する選択的符号化に対するものと同
じである。これは、メツセージの最後の部分が平
易なテキストで送られるシステムにおけるメツセ
ージ・インテグリテイを保証する。 リンク暗号化動作 第６図は動作のリンク暗号化モードの装置の機
能的ブロツク・ダイヤフラムである。その装置
は、送信および受信ステーシヨンの両方におい
て、別々の64−ビツト暗号フイードバツク９レジ
スタ６−２，４を含む独立な送信および受信部分
を備えた全デユプレツクス動作のために設計され
る。シングルDESアルゴリズム・モジユール６
−６およびアルゴリズム制御モジユール６−８が
送信および受信機能の両方を同時に行なうように
時分割される。 図示のように、外部16進キー・ロード装置が用
いられて、その装置が動作準備状態の前にアルゴ
リズム・モジユール６−６へ直接キー変数を入れ
る。 定キヤリア環境の同期モードにおいて、装置は
DTEからの入力データラインの状態に拘らず、
選択されたビツト速さでたえず駆動している。す
べてのビツト時間に、入力データおよびキー・ビ
ツトが排他的OR処理され６−１２かつ結果とし
て生じる暗号ビツトが送信暗号記憶レジスタ６−
２へ入れられ、かつまたデータセツトへの出力
RS−232−Ｃインターフエイス６−１６を制御す
るフリツプフロツプ送信レジスタ６−１４へ置か
れる。逆に、出力インターフエイス６−１６から
受信される暗号データ・ビツトは受信暗号記憶レ
ジスタ６−４へ入れられ、かつまたキー・ビツト
とともに排他的OR処理され６−１８、結果的に
生じる平易なテキスト・ビツトがフリツプフロツ
プ受信記憶レジスタ６−２０へ置かれ、それは
DTEへの入力RS−232−Ｃインターフエイス６
−２２を制御する。 前に説明したように、与えられたキー変数を有
するアルゴリズム６−６への与えられた64−ビツ
ト入力パターンが常にキー・ビツトの固定された
64−ビツト出力パターンを作り出す。リンク暗号
化モードにおいて、これらのビツトの１個だけが
用いられ他の63ビツトは無視される。アルゴリズ
ム６−６への入力ビツト・パターンは常に、所要
通り送信６−２、または受信６−４暗号記憶レジ
スタのいずれかの内容をロードすることによつて
得られる。リンクの両端でも選択的暗号化／証明
装置が一旦同期されることになると、すなわち送
信器および受信器の暗号記憶レジスタのビツト・
パターンが一旦同じになると、暗号化および暗号
解読が連続的に進む。 全デユプレツクス・モードで作動するとき、ア
ルゴリズム・モジユール６−６は交互のビツト毎
に分割される。送信および受信暗号記憶レジスタ
６−２，４の内容は交互に、送信部分６−２、受
信部分６−４、およびアルゴリズム制御部分６−
８によつてアルゴリズム・モジユール６−６へロ
ードされ、そのため、適当なキー・ビツトが正し
い時間に入力平易テキストおよび受信された暗号
テキストのために発生される。 送信および受信
暗号フイードバツク・レジスタ６−２，４がメツ
セージに基づき所要り用いられるということを除
いて、同じ動作が半デユプレツクス・モードで生
じる。このモードではすべてのメツセージが初期
同期を達成するため可変フイルとともに先行され
る。このことは以下に議論されよう。 動作的環境 好ましい実施例では、動作のリンク暗号化モー
ドでは、装置はすべての類のデータ通信サービス
で作動する。そのサービスは、専用サービスまた
は専用回線サービス、２線式または４線式、２地
点間または分岐回線を含む。それは２線式または
４線式切換え回線で作動するが、自動ダイヤルま
たは応答サービスを有しない。 同期動作 同期動作においては、装置は正常にDCEから
クロツクを抽出する。内部接続が与えられて交互
にDTEからクロツクを抽出する。 毎秒19.2Kビツトまでの同期速度が動作の半デ
ユプレツクス・モードで選択されることができ
る。全デユプレツクス動作では、この速度は毎秒
9.6Kビツトに制限される。 非同期動作 好ましい実施例では、その装置は、以下の速度
の任意のものの内部接続によつて選択を許容する
内部タイミング発生器を含む。 50bps，75bps，110bps，134.5bps，150bps，
200bps，300bps，600bps，1200bps，1800bps，
2400bps，4800bps，9600bps，or19200bps。 これらの速度で別々のかつ独立した選択自在な
大きなオプシヨンがキヤラクタ毎に５，６，７，
または８データ・ビツトを処理するために与えら
れる。 ビツト流れエンコード化 第７図は、リンク暗号化モードで作動するビツ
ト流れ暗号化／暗号解読装置として選択的暗号
化／証明装置を示す。図示のように、この装置は
送信器または受信器のいずれかとして用いられる
ことができ、唯一の相違は入力を暗号フイードバ
ツク・レジスタ７−２へ与えるように暗号が取ら
れる点にある。送信器においては、これは装置の
出力であり、これに反して受信器においては暗号
テキスト入力が直接暗号フイードバツク・レジス
タ７−２へ入れられる。データの処理は送信器に
おいてはエンコード化と呼ばれ、かつ受信器にお
いてはデコードと呼ばれる。この専門語がこの明
細書を通じて用いられる。 暗号化モード 常に暗号化モードで作動され、かつ前述したと
同じキー発生器として利用されるデータ暗号化基
準アルゴリズム７−６が第７図の点線内に示され
る。アルゴリズムの上部および下部に示されるレ
ジスタ７−３０は１個のかつ同じレジスタ（アル
ゴリズム・データ記憶レジスタ）であり、それは
アルゴリズムの入力および出力動作の説明を明瞭
にするために２重に示される。 送信動作 送信モードにおいて、各平易なテキスト入力ビ
ツトがキー・ビツトとともに排他的OR処理され
かつ出力暗号ビツトとして送られる。同時に、こ
の暗号ビツトは、入力ビツト毎に１回シフトされ
る暗号フイードバツク・レジスタ７−２へ入れら
れる。暗号フイードバツク・レジスタ７−２は各
レジスタの第８番目のビツト位置から取られた出
力とともに８個の８−ビツト循環レジスタから作
られる。これらの出力はアルゴリズム・データ記
憶レジスタ７−３０への８−ビツト並列入力を形
成する。これらの８個の暗号記憶レジスタの各々
が循環されるので、暗号テキストの８ビツトがシ
フト毎にアルゴリズム・データ記憶レジスタ７−
３０へ入れられる。８ビツト毎の８個の転送後
に、暗号記憶レジスタ７−２に含まれる64ビツト
がアルゴリズム・データ記憶レジスタ３０へ転送
される。アルゴリズム７−６がそれから付勢さ
れ、すなわち、前に説明したように16回の繰返し
を通じて循環されて、アルゴリズム・データ記憶
レジスタ７−３０に64ビツトの暗号を作る。これ
らのビツトの１個がキー・ビツトとして用いられ
かつ残りの63ビツトが無視される。これによつ
て、１個の平易なテキスト入力ビツトを１個の暗
号テキスト出力ビツトとしての処理が完了され
る。 正確に同じプロセスが各後続の入力ビツト毎に
繰返される。したがつて、暗号記憶レジスタ７−
２の内容は常に新しいキー・ビツトの発生毎にア
ルゴリズム・データ記憶レジスタ７−３０のため
の入力を形成して、送信器の出力を、暗号化され
たデータまたは暗号テキストのビツト流れにす
る。 受信動作 受信モードにおいて、受信器への入力はこの安
定な流れの暗号テキストであり、このテキストは
ビツト毎に暗号フイードバツク・レジスタ７−２
へ向けられかつ送信器と同じ態様でアルゴリズ
ム・データ記憶レジスタ７−３０への入力として
与えられる。これは、送信器においてキー・ビツ
トを発生した正確な暗号であるので、正確に同じ
キー・ビツトが受信器において発生される。これ
らのキー・ビツトは入来する暗号で排他的OR処
理され７−３２で受信器出力として元の平易なテ
キストを発生する。 同 期 定キヤリヤ環境において、送信器および受信器
間の初期同期を与える試みはなされない。同期定
キヤリヤ動作において、送信器は、DTEからの
データ入力ラインの情報に拘らず、常に暗号出力
を与えるように連続的に駆動している。同期は64
ビツト時間に達成される。非同期定キヤリヤ動作
において、同期のための同じ技術が用いられ、す
なわち、これは自動的にキヤラクタ・フレーミン
グが生じた後に64データ・ビツトで達成される。
しかしながら、この場合入力ラインのデータは開
始および停止ビツトとをもにフレーム指示され、
開始ボーの検出後にユニツトへストロープされ
る。いずれの場合においても、データの最初の64
ビツトが同期が達成される前にガーブルされる。 制御キヤリヤ環境において、送信および受信暗
号フイードバツク・レジスタの両方の内容が入力
データを処理する前に同一であるということを確
実にする目的で、すべべてのメツセージが可変フ
イルによつて先行される。この可変フイルの発生
は前述した。 送信器暗号フイードバツク・レジスタに対する
プリセツトを形成するランダム・ビツト・パター
ンが、擬似ランダム・ビツト発生器の実行時間に
よつて決定され、その発生器は、この場合、シフ
ト・コード・カウンタ（第３図）として作動する
暗号フイードバツク・レジスタ２−４である。
DTEからの信号送信要求が低下されるときはい
つでも、暗号フイードバツク・レジスタ２−４
は、好ましい実施例において、システム・クロツ
ク速さ1.25MHzで駆動しているシフト・コー
ド・カウンタとして作動される。DTEからの信
号送信要求RTSが次の送信のために持ち上ると、
シフト・コード・カウンタが禁止されかつ暗号フ
イードバツク・レジスタ２−４がランダム・ビツ
ト・パターンを含む。 同期動作において、データセツトからの信号の
クリア・センド（CTS）を検出するとき、送信
器は出力に基づき、まず「ゼロ」ビツトを置くこ
とによつて、すなわちマークからスペースへの送
信によつて可変フイルを先行させる。このビツト
の後、送信器は上述したように正常な動作へ戻
る。データ入力ラインがマーク状態に保持され、
他方、可変フイルの２４，４８、または64ビツト
がストラツピング選択に基づいて送信される。可
変フイルの最終ビツトが送信された後、暗号フイ
ードバツク・レジスタの最終の16または40ビツト
が選択された可変フイル・ビツトの数に基づきリ
セツトされる。CTS信号がDTEへあげられ、か
つ入力の平易なテキストが前述したように処理さ
れる。 非同期動作において、可変フイルが、選択され
た数のビツトが送信されるまで開始および停止ビ
ツトによつてフレーム指示される。この時、
DTEへのCTS信号が出され、かつ入力データが
前のように処理される。 制御キヤリヤ環境での受信器の動作は、キヤリ
ヤ検出（CD）信号が高められたあと始動される。
同期動作において、データ入力ラインがマークか
らスペースへの切換えのためにサンプリングされ
る。その切換えは、検出されるとき、次の24，48
または64個の可変フイル入力ビツトを直接暗号フ
イードバツク・レジスタへ入れる。ストラツプ選
択に基づいて、レジスタの最後の16または40ビツ
トがこのロードとともに同時にリセツトされ、か
つ受信器出力が禁止される。選択された数のビツ
トが入れられるとき、受信器は上述したように正
常な動作へ戻る。非同期動作においては、開始お
よび停止ビツトが入来するデータから奪い取られ
るということ以外は処理が同じである。 内部モード制御 リンク／暗号化モードが動作の２個の内部モー
ドを有し、すなわち遊びモードおよびエンコー
ド／デコード・モードを有する。非同期通信にお
いて、キヤラクタ・フレーミングが行なわれて開
始／停止ビツトが暗号化されないようにデータか
らそれらのビツトを抽出する。同期制御キヤリア
環境においては、暗号化プロセスを始動する方法
が、モデム遅延を補償するために暗号化プロセス
を終了させるべき手段とともに設けられる。 キヤラクタ・フレーミング 非同期動作において、送信および受信装置の両
方が通常には遊びモードにあり、その場合、入力
および出力ラインがマーク状態である。データ入
力ラインはマークからスペースへの切換えのため
にモニタされる。この開始ビツトが検出されると
き、それは出力ラインに直接置かれかつ装置はエ
ンコード／デコード・モードへ切換えられる。ス
トラツプ選択に基づいて、次の５，６，７または
８データ・ビツトが正常な態様で暗号化されまた
は暗号解読される。最終のデータ・ビツトが暗号
化または暗号解読されたあと、装置は遊びモード
へ戻る。出力ラインがマーク状態に保持されかつ
入力ラインが次の開始ビツトのためにモニタされ
る。開始または停止ビツトは暗号化または暗号解
読されない。 モデム遅延補償 同期制御キヤリヤ動作において、送信器は
CTS信号の検出に基づきエンコード・モードを
入れかつデータの送信前に出力ラインに信号
「０」ビツト（スペース）を置く。遊びモードに
ある受信置がこのマークからスペースへの切換え
を検出してかつデコード・モードを入れる。 モデム動作特性により、送信されたデータの終
了とRTS信号の低下との間に時間の差が存在し、
かつ受信されたメツセージおよびCD信号の終了
が低下される。これによつて、受信器は平易なテ
キスト・メツセージが終るとき１またはそれ以上
の擬似的に暗号解読されたマーク・ビツトを受信
DTEへ沿つて通過させる。 擬似データのこの起こり得る発生を除去するた
めに、モデム遅延補償回路が第８図に示されるよ
うに送信装置および受信装置の両方に含まれる。
それは、送信器での平易なテキスト入力および16
個の隣接する「１」、またはマークの発生のため
受信器の平易なテキスト出力を監視することを含
む。 送信器がRTS信号をドロツプするときにかか
わらず、選択的暗号化／証明装置が入力平易テキ
ストの16個の「１」が暗号化された後かつ結果的
に生じた16個のビツトの暗号化されたデータが出
力暗号として送られるまで、モデムに対する
RTS信号を維持する。PTEからのRTS信号のド
ロツプに対してメツセージ入力の最終データ・ビ
ツトから生じるかもしれない任意のマーク１が16
個の「１」内に含まれる。16個の暗号化された
「１」が送られたあと、装置は平易なテキスト・
モードへ進み、マーク状態にモデム送信データ・
ラインを保持し、かつRTS信号をモデムへ落と
す。 受信器では、平易なテキスト出力が16個の
「１」の発生のために絶えずモニタされる。検出
されるとき、装置は平易なテキスト・モードへ進
しかつモデム受信データ・ラインのマークを
DTEへ通過させる。モデムからのCD信号が低下
されるとき、装置はDTEへの受信データ・ライ
ンをマーク状態に保持する。これは、メツセージ
が終るときにリンク暗号化装置によつて発生され
たであろう擬似データを除去する。 通信手順が
実現されて、そのため、それが次のメツセージを
迅速に送信する準備になるようにメツセージを送
信したあとDTEがRTS信号を保持すれば、送信
器は上述の手順に類似する手順を通過する。入力
の平易なテキストの16個の「１」が検出され、暗
号化されて送られかつ装置が平易なテキスト・モ
ードへ進む。しかしながら、モデムに対する
RTS信号はなおもハイに保持される。入力の平
易なテキスト・ラインで検出された次のマークか
らスペースへの切換えが暗号化されずに送られ、
かつ装置が正常な態様で入来するデータを処理す
るようにエンコード・モードに置かれる。 受信ユニツトが前述のように作動する。同期制
御キヤリヤ環境において、これは常に16個の隣接
する「１」のため出力の平易なテキストを常にモ
ニタする。検出されると、それは平易なテキス
ト・モードへ進みかつ入力ラインの次のマークか
らスペースへの切換えを待つてエンコード（暗号
解読）モードへ進む。 遊びモード検出 同期制御キヤリヤ環境にあるとき、付加的な回
路がエラー条件に対して保護するため受信ユニツ
トに含まれる。いかなる理由に対しても、受信ユ
ニツトが出力の平易なテキストにおいて16個の
「１」の発生を検出しなければ、それはエンコー
ド／デコード・モードのままである。受信器はま
たモデムから入力データ・ラインをモニタして第
８図に示される入力暗号の32個の「１」の発生を
検出する。それがこの条件を検出するときはいつ
でも、それは遊びモードへ進し、すなわち、正常
な動作のため次のマークからスペースへの切換え
を待つ。 １またはそれ以上のメツセージがこのエラー条
件のためガーブルされるけれども、それは誤つて
ブレーク機能を呼び出す可能性を防止する。受信
器入力データに対するすべてのマークが存在する
ことによつて受信器DTEに対してすべての「０」
が提示される。 端末相互選択暗号化動作 第９図は動作の端末相互選択暗号化モードにお
ける装置の機能的なブロツク・ダイヤグラムであ
る。リンク暗号化モード装置において用いられた
同じDESアルゴリズム・モジユール９−６およ
びアルゴリズム制御モジユール９−８がこのモー
ドでまた用いられ、かつ同様に送信および受信機
能の両方を同時に行なうため時分割される。装置
は、独立な送信部分９−２および受信部分９−４
で全デユプレツクス動作のために設計されてお
り、送信および受信部分の両方において別々の64
−ビツト暗号フイードバツク・レジスタを含む。 用いられた16進キー・ロード装置９−１０はリ
ンク暗号化モードで用いられたものと同じ装置で
あり、かつキー変数が前のようにアルゴリズム・
モジユール９−６へ直接入れられることができ
る。64個のキー変数までをストアすることができ
るキー変数メモリ記憶オプシヨン９−３４も示さ
れる。このオプシヨンが実現されると、キー変数
は、選択暗号化装置が動作準備になる前にキー・
ロード装置９−１０によつて直接にこの記憶装置
９−３４へ入れられる。 動作のこのモードにおける主な相違は、用いら
れているデータ通信手順に感応するということで
ある。それゆえにそれは８−ビツト・バイトまた
はキヤラクタ配向される。このキヤラクタ配向の
ため、拡張された送信および受信処理部分が生じ
る。このモード・メツセージでは、見出しがクリ
アで送信される。STXおよびETX間のただ１つ
の選択可能なキヤラクタが暗号化される。制御キ
ヤラクタSTX，ETX，SOH，ETB，SYNおよ
びEOTが送信処理部分９−２および受信処理部
分９−４の両方内でデコードされて装置内に必要
な制御を与える。送信部分９−２および受信部分
９−４間で時分割されるキヤラクタ・マトリクス
９−３６が第９図に示される。このキヤラクタ・
マトリツクス９−３６はストラツプ自在なキヤラ
クタ、たとえばAD３，AD４装置アドレス、な
らびに選択的制御シーケンス・キヤラクタSEEお
よびEEFを含む。 アルゴリズム９−６出力がキー・ビツト記憶レ
ジスタ９−３８へ進むように示される。装置は８
−ビツト・バイト配向されているので、アルゴリ
ズム９−６はバイトに基づいて作動されかつ８個
のキー・ビツトがすべての繰り返しの間に発生さ
れる。これらの８個のキー・ビツトは送信または
受信データ・キヤラクタのいずれかとともに排他
的OR処理されてDCEおよびDTE RS−232−Ｃ
インターフエイス・ラインに、それぞれに、暗号
または平易なテキストを発生する。このモードに
おいて、８個のキー・ビツトが各々アルゴリズム
９−６繰り返しから利用され、かつ他の56ビツト
が無視される。アルゴリズム９−６への入力ビツ
ト・パターンが、各繰り返し前に送信９−２また
は受信９−４暗号記憶レジスタのいずれかから常
に得られている。 すべての端末相互モードにおいて、すべての暗
号化されたまたは証明されたメツセージが常に可
変フイルとともに先行される。これは、送信およ
び受信暗号記憶レジスタが初期同期にあるという
ことを確実にする。したがつて、適当なキー・ビ
ツトが発生されて送信器において暗号を作り出
し、かつ受信器において元の平易なテキストを作
り出す。 キー変数メモリ記憶オプシヨンが実現されると
き、所要のシステム・キー変数がシステム動作が
進むことができる前にメモリへ入れられる。暗号
化されまたは暗号解読されるべきメツセージは常
に行先または出発アドレスを含まなければならな
い。このアドレス情報がメツセージ見出し内に含
まれ、または以下に議論される挿入された識別フ
イールドIF内に含まれる。各行先および出発ア
ドレスに関連のキー変数が、送信または受信メツ
セージのための選択されたアドレスに対してメモ
リ９−３４を探すことによつて決定される。場所
決めされるとき、キー変数が、暗号化、暗号解読
または証明プロセスが始動される前にアルゴリズ
ム・モジユール９−８へ入れられる。 動作環境 動作の端末相互選択暗号化モードにおいて、装
置はあらゆる類のデータ通信サービスで作動し、
そのサービスは専用サービスまたは専用回線サー
ビス、２線式または４線式の、２地点間または分
岐回線を含む。それは、自動ダイヤルまたは応答
サービスとともにまたはそのサービスなしで、２
線式または４線式切換回線で作動する。 好ましい実施例では、その装置はBASICおよ
びBSCドータ通信手順と両立できる。非同期動
作においてASCIIキヤラクタ・コードが処理され
かつ同期動作においてはASCII、または
EBCIDICキヤラクタ・コードが処理される。 同期動作 同期動作において、装置は通常DCEからクロ
ツクを抽出する。ストラツピング・オプシヨンが
DTEからクロツクを交互に抽出するために設け
られる。 好ましい実施例では、毎秒64Kビツトまでの同
期速度が動作の全または半デユプレツクス・モー
ドで選択されることができる。 非同期動作 装置は、ストラツプによつて、次の速度の任意
のものの選択を許容する内部タイミング発生器を
含む。 59bps，75bps，110bps，134.5bps，150bps，
200bps，300bps，600bps，1200bps，1800bps，
2400bps，4800bps，9600bps，or19200bps. 制御キヤラクタ翻訳 第５図は端末相互モードにおける選択暗号化／
証明装置を示し、そこでは、メツセージが出発点
および行先点間で１またはそれ以上の接続点を横
切らなければならない。すべてのメツセージの見
出しは、ルーチングおよび他の回路制御機能を行
なうためにメツセージ・スイツチおよび集信装置
においてクリアでなければならない。これらのス
イツチおよび集信装置は、ある制御キヤラクタが
メツセージ・テキスト内に現われるのを禁止する
データ通信手順に感応的である。 暗号化プロセスが何の制限もなしに進むのを許
容されたならば、キー・ビツトで平易なテキスト
を排他的OR処理することによつて暗号テキス
ト・キヤラクタが生じることができ、そのキヤラ
クタは任意の制御キヤラクタであり、かつ順次、
そのキヤラクタによつて、メツセージ・スイツチ
が適当にそのメツセージを処理することができな
い。この問題を避けるために、すべての制御キヤ
ラクタの特別な処理が選択暗号化／証明装置内で
行われる。 送信装置または受信装置のいずれかの入力に現
われたすべての制御キヤラクタが暗号化されない
装置の出力に沿つて通過される。これらの制御キ
ヤラクタは暗号化されない出力ラインに現われる
けれども、それらは装置内で内部的に暗号化され
かつ後続のキー・ビツトの発生に含まれる。 ASCIIおよびEBCDICコードセツトの両方にお
いて、ビツト６および７の「00」は制御キヤラク
タを示す。第１０Ａ図は、入力の平易なテキスト
が暗号化プロセスの間にキー・ビツト６および７
で排他的OR処理されるときのビツト６および７
の結果的に生じたパターンを示す。 対角線列に示されるように排他的OR処理はビ
ツト６および７に「00」を発生するときに平易な
テキスト入力ビツトおよびキー・ビツトの４個の
組合わせがある。明らかなように、各々の場合に
おいて、入力ビツトおよびキー・ビツトは同一で
ある。 結果的に生じた暗号テキストが制御キヤ
ラクタとして出力に現われるのを防止するために
第１０Ｂ図に与えられる翻訳が行なわれる。図示
のように、入力の平易なテキストが制御キヤラク
タであるときはいつでも、それは暗号化されない
出力へ送られる。入力ビツトおよびキー・ビツト
が同一であるときは、キー・ビツトがエンコード
されない出力へ送られる。この変換は送信器およ
び受信器の両方において用いられる、なぜならば
そのプロセスは可逆であるからである。 多重キー変数 任意の端末相互のモードにおいて、選択暗号
化／証明装置が多重DTEと通信することができ
る。ある１個の端末設置がただ１個の行先点と通
信するけれでも（その場合ただ１個のキー変数が
必要とされる）、他のDTEが多数の行先点と通信
するのに要求されてもよい。独特なキー変数は通
常出発点および行先点の各１対のために要求され
るので、装置は最大64個のキー変数まで選択的に
多重キー変数記憶を与えることができる。その選
択はモジユラに基づき実現されかつ16，32，48ま
たは64個のキー変数であり得る。 キー変数メモリ記憶動作 キー変数メモリ記憶９−３４が各出発点アドレ
スまたは行先点アドレスのため80−ビツト・ワー
ドを与える。16個のビツトがアドレスを含み、か
つ他の64個のビツトがそのアドレスに割り当てら
れたキー変数を含む。このメモリのロードが外部
16進キー・ロード装置９−１０によつて達成され
かつ以下に議論されよう。 メモリの動作が走査またはサーチ方法による。
メモリにストアされたアドレスは送信行先アドレ
スであり「YOU ARE」、AD1−AD2であり、こ
れらはメツセージの見出しに現われており、かつ
受信出発アドレス「Ｉ AM」、AD３−AD４で
あり、これらはメツセージのIFに現われる。装
置が送信しているとき、それはSOHに続くAD１
−AD２アドレスを検出しかつこのアドレスのた
めのメモリ・アドレス部分をサーチする。もしも
アドレスが見つかると、関連の64−ビツト・キー
変数がすぐにメモリから直接アルゴリズム・モジ
ユール９−６へ転送されかつその装置が暗号化プ
ロセスを開始する準備になる。もしもそのアドレ
スがメモリ内に場所決めされていなければ、その
装置は何の修正もなしに出力へ沿つて入力メツセ
ージ通過させる。 同様に通信装置において、IFに現われるAD３
−AD４アドレスが検出され、メモリが走査さ
れ、かつキー変数が直接アルゴリズム・モジユー
ル９−６へロードされる。メツセージがIFを含
まなければ、またはAD３−AD４アドレスがメ
モリに場所決めされていなければ、入力メツセー
ジは何の修正もなしに出力へ沿つて通過される。 キー変数ロード 好ましい実施例では、キー変数が、別々のキー
変数ロード装置（KVLD）によつて選択暗号
化／証明装置へロードされる。リンク暗号化モー
ドにおいて、または１個のキー変数を有する装置
では、キー変数が直接アルゴリズム・キー記憶レ
ジスタ１−２へ入れられる。キー変数メモリ記憶
オプシヨンが実現されるとき、キー変数がキー・
メモリ記憶ユニツト９−３４へロードされる。 バイト流れ暗号化／暗号解読 第１１図は任意の端末相互モードで作動するバ
イト流れ暗号化／暗号解読装置としての選択暗号
化／証明装置を示す。動作はリンク暗号化モード
装置と非常に類似し、主な相違はキヤラクタ、８
−ビツト・バイトに基づきユニツトが作動しかつ
前述の制御キヤラクタ翻訳を含むということであ
る。 装置は、送信器または受信器として用いられる
ことができ、その点に基づいて暗号が入力を暗号
フイードバツク・レジスタ１１−２へ与えるよう
に取られる。アルゴリズム１１−６が常に暗号化
モードで作動されかつ前述と同じキー発生器とし
て作用する。動作のこのモードでは８個のキー・
ビツトがアルゴリズム１１−６の各繰り返しごと
に発生されて入力を暗号化および暗号解読のため
の排他的OR１１−２２へ与える。キヤラクタ翻
訳がこの論理回路内で同時になされる。 第１１図に示されるように、装置の出力が外部
制御１１−１２の下に暗号および平易なテキスト
間で切り換えられることができる。この制御シー
ケンスは以下に議論されよう。 送信装置において、すぺてのデータ入力キヤラ
クタが排他的ORおよび変換回路１１−３２によ
つて正常な態様で暗号化され、かつ平易なテキス
トが出力データとして送られたか否かにかかわら
ず暗号フイードバツク・レジスタ１１−２への入
力として与えられる。 受信装置がSTXおよびETX間のすべての暗号
化されたデータを受信するようにストラツプされ
るか、または入力データが暗号または平易なテキ
ストであり得る制御シーケンスに感応するように
ストラツプされる。後者の条件にあるとき、受信
装置は、制御シーケンスが検出されるまで、平易
なテキストとしてすべての入力データに沿つて受
信DTEへ通過する。この期間の間に、受信装置
が送信装置として正確に作動し、すなわち、人力
の平易なテキストがまた排他的ORおよび変換回
路によつて暗号化される。結果的に生じる暗号テ
キストが暗号フイードバツク・レジスタ１１−２
へ入れられ、したがつて受信器は送信器と同期し
たままである。受信している暗号化されたデータ
を開始させるべき制御シーケンスが検出されると
き、暗号テキスト入力が、受信ゲート１１−３８
を能動化することによつて直接に暗号フイードバ
ツク・レジスタ１１−２へ入れられ、かつ出力ス
イツチ１１−１０が能動化されて暗号解読された
平易なテキストをDTEへ与える。 メツセージ流れ 第１２図は、端末相互選択暗号化モードで選択
的暗号化／証明装置を利用する通信網におけるメ
ツセージの流れを示す。DCE装置間のブレーク
１２−２が図面の中央に示される。メツセージ・
スイツチまたは集信装置を含む任意の数の回路接
続点がこのブレーク内に場所決めされる。各端部
に示される選択暗号化／証明装置のみが要求され
てメツセージが回路を横切るときメツセージ・イ
ンテグリテイおよび保護を確実にする。 システム遅延 第１２図に見られることができるように、送信
している選択的暗号化／証明装置１２−４からの
出力メツセージが、DTEに入力へ与えられるよ
りも、付加的なデータを含む。この付加されたデ
ータが識別フイールド（IF）と呼ばれかつ11個
のキヤラクタから成る。装置は入力キヤラクタが
完全に入れられたあとのみそれらのキヤラクタを
処理し、したがつて１キヤラクタ固有の遅延が送
信器に存在する。この固有の遅延の１キヤラクタ
もまた受信装置に存在する。それゆえに13個のキ
ヤラクタの全体システム遅延が選択的暗号化モー
ド装置によつて導かれる。これは、送信DTEの
ETXキヤラクタが13キヤラクタ時間遅延された
受信DTEに到達するということを意味する。 4.8Kbps以上の入力ビツト速さで、キー変数記
憶メモリ９−３４をサーチしかつキー変数を、処
理が始動されることができる前にアルゴリズム・
ユニツト９−６へ入れる必要がある時間のため
に、遅延がシステムへ導かれる。この動作のため
の最大時間は130μ秒でありかつこの調査のため
に導かれる付加的な遅延は以下一覧表に示され
る。
ありかつより特定的には、データ通信の保全ない
しは元のままの状態（以下、単に「インテグリテ
イ」と称す）を確認するためのハードウエアおよ
び技術に関するものである。 データ処理システム間、端末および遠隔デー
タ・バンク間、並びに同じコンピユータまたは異
なるコンピユータへ接続された端末間でデータを
転送すべき遠隔通信ラインの使用が発達するに従
つて、転送されているデータ・インテグリテイを
確認すべき必要性が高まつてきている。銀行業界
においては、電子フアンドの正しい伝送を確実に
すべき必要性が生じている。同じような必要性は
商取引にも存在しかつ政府部署にも存在する。デ
ータ通信のインテグリテイを確認すべきこの必要
性は、遠隔場所間でデータを転送すべき通信ライ
ンの使用が増えるに従つて成長する傾向にある。 発明の目的 この発明の一般的な目的は、現存するハードウ
エアまたはソフトウエア形態に対する変更なし
で、２地点間回線または分岐回線における通信リ
ンクのための通信のインテグリテイを確認すべき
暗号システムを提供することである。 この発明の他の目的は、データ・セツトと端末
または中央処理装置との間に挿入するための暗号
スシテム（これは、受信されたメツセージが正確
に送られることを確認する）を提供することであ
る。 この発明のもう１つの目的は、証明フイールド
を、通信リンクに亘つて伝送されているメツセー
ジ・テキストへ追加することによつてメツセージ
のインテグリテイを確認するための暗号システム
を提供することである。 この発明のさらに他の目的は、メツセージのイ
ンテグリテイを確認しかつ、暗号システムにスト
アされたキーに依存しかつ暗号システムによつて
前に受信されたデータに依存する、三暗号システ
ムを提供することである。 この発明のこれらの目的および他の目的、特徴
並びに利点は以下の添付図面とともに行なうこの
発明の好ましい実施例の説明からよに一層明らか
となろう。 発明の概要 この発明の前述の目的は、通信ラインの一端で
受信されたメツセージが他端で伝送されたそれぞ
れのメツセージと正確に等価であるということを
確認するため、現存する通信ラインに挿入するた
めの装置を提供することによつて達成される。 その装置は送信および受信能力の両方を有しか
つ全デユプレツクス環境において機能することが
できる。第１の方向から受信された平易なテキス
ト入力データが正確に受信される通信ライン上へ
送信される。平易なテキスト・データが受信され
るとき、それはまた受信された平易なテキスト・
データとアルゴリズムの出力とを組合せることに
よつて暗号化される。そのアルゴリズム出力は前
に受信されたデータおよびユーザによつてその装
置に入れられた独特なキーに依存する。この暗号
化されたデータは、暗号フイードバツク・レジス
タへ給送され、そのレジスタは、その装置で続い
て受信された平易なテキスト・データを暗号化す
る際に用いるためのアルゴリズムへ入力データを
与える。発生された暗号化データがその装置から
出力データとして送られない。むしろ、平易なテ
キスト・データ・メツセージの終りを検出すると
きに、この内部処理が終了しかつアルゴリズムに
ある暗号化データ・ビツトの16個が４個の16進キ
ヤラクタの形式で証明フイールドとして出力メツ
セージへ追加される。 アルゴリズムは暗号化モードにおいてのみ作動
しかつ送信および受信装置は同じ態様でデータに
影響を及ぼす。送信装置および受信装置の両方向
への入力が同じ平易なテキストであるので、内部
で発生された暗号化テキストは同一である。受信
装置は平易なテキストメツセージの終りを検出す
るとき、受信された平易なテキスト・メツセージ
へ追加された16ビツト証明フイールドは、受信装
置のアルゴリズムに存在する対応の16個の暗号化
データ・ビツトと比較される。正確な比較はメツ
セージのインテグリテイを示す。すなわち、受信
されたメツセージは送信されたメツセージと同一
である。 受信されたメツセージのインテグリテイを決定
した後、受信装置は受信された平易なテキスト・
メツセージを通信ラインへ送信し、その送信から
証明フイールドを奪う。証明フイールドの代り
に、受信装置は平易なテキスト・メツセージに対
して、受信されたデータのインテグリテイを示
す。すなわち、受信されたメツセージが送信され
たメツセージと同一であるかどうかを示す状態キ
ヤラクタを追加する。追加される証明フイールド
のない平易なテキスト・メツセージの場合には、
受信装置は、受信されたメツセージが証明フイー
ルドを含まなかつたことを示す状態キヤラクタを
平易なテキスト・メツセージへ追加する。送信さ
れた状態キヤラクタは、受信装置からの送信を受
信する端末によつて用いられてそれを進めるデー
タ・メツセージのインテグリテイを決定する。 好ましい実施例の詳細な説明 この説明を通じてかつ添付の図面において、以
下の用語および表現は以下の定義に従つて用いら
れる。 アルゴリズム：有限数のステツプで問題を解決
するための所定の組のよく規定されたルールまた
はプロセス。 証明：暗号システムによつて平易なテキスト・
メツセージへ暗号チエツク・デイジツトを付け加
えるプロセスであつて、その暗号チエツク・デイ
ジツトは全体の平易なテキスト・メツセージの暗
号化によつて発生される。 暗号フイードバツク：発生されたキーが先行す
る暗号の関数である技術。 暗号テキスト：暗号システムによつて平易なテ
キストの暗号化から生じる難解な形式の情報。 暗号システム：ユニツトとして用いられ、かつ
暗号化の単一の手段を提供する文書、デバイスま
たは装置の関連の項目。（この明細書において用
いられる用語「暗号化」は逆の機能、すなわち
「暗号解読」の能力を暗に含む。） 暗号ユニツト：実際の暗号化および暗号解読が
生じるときの暗号システムの部分。 暗号解読
（デコード化）：暗号システムによつて、暗号化さ
れたテキストをその等価な平易なテキストへ変換
するプロセス。 暗号化（エンコード化）：平易なテキストを暗
号システムによつて難解な形式へ変換するプロセ
ス。 端末相互の選択的暗号化／証明：データ通信ラ
イン上でかつ散在されたメツセージ・スイツチま
たは集信装置内でデータの保護を与えるため２地
点間又は分岐回線における証明の暗号化。 ガーブル：暗号ビツトに対する修正によつて生
じた難解な情報。 キー：キー変数の制御のもとに暗号ユニツトに
よつて発生されたビツトであり、これらのビツト
は論理的に平易なテキストと組合せられて難解な
情報、すなわち暗号テキストを形成し、または逆
に、論理的に暗号テキストと組合せられてもとの
平易なテキストを作りだす。 キー変数：符号、または一連の符号（または符
号の電気的または機械的相関）であり、暗号化お
よび暗号解続（たとえば、有限長ビツト・パター
ン）のオペレーシヨンを制御する。 リンク暗号化：データ通信ライン上でデータの
検出を与えるため２地点間または分岐回路線にお
ける暗号化であつてデータ通信ライン上でデータ
の検出を与える。 メツセージ・インテグリテイ：創作者によつて
正確に送られた正しい行先でデータが受信され
る、すなわち何の変化も不正な変更も加えずにデ
ータが受信されるメツセージ。 メツセージ秘密：データが正しい行先に到達す
るまでデータがソースを出発する時間からどの観
察者または聴取者にもデータが理解し難いもので
あるメツセージ。 平易なテキスト：意味を有しかつ何の暗号解読
する必要なしに読出されまたは作用されることが
できるわかりやすテキストまたは信号。 選択的暗号化：選択されたキヤラクタによつて
描かれた平易なテキストの部分を暗号システムに
よつて難解な形式に変換するプロセス。 可変フイル：初期設定の間に送信および受信暗
号ユニツトの両方のアルゴリズムへの入力として
与えられたランダム・ビツト・パターン。 データ暗号化基準：データ暗号化基準（DES）
は、1977年１月15日のNational Bureau of
Standards in the Federal Information
Processing Standards Publication（FIPS Pub）
の46頁で発表されたアルゴリズムであり、かつ産
業基準として用いるために意図されている。それ
は64−ビツト・ブロツク・データ・オペレーシヨ
ンのために設計されていた。キー変数は長さが56
ビツトでありかつ暗号化／暗号解読プロセスが開
始される前にアルゴリズムへロードされる。暗号
化モードではアルゴリズムは入力平易テキストの
64ビツト毎に暗号テキストの64ビツトを発生す
る。逆に、暗号解読モードでは、暗号テキストの
これらの64ビツトが入力として与えられれば、ア
ルゴリズムは入力平易テキストの元の64ビツトを
発生する。データ暗号化基準はこの明細書におい
て参照することによつて援用される。データ暗号
化基準の付加的な説明もまた、それぞれに1974年
３月12日および1974年３月19日に発行されたアメ
リカ合衆国特許番号第3796830号および第3798359
号に提示される。 第１図はデータ暗号化基準のブロツク・ダイヤ
グラムである。図示のよに、データ入力およびデ
ータ出力の構成は８−ビツト・バイトで与えられ
る。キー入力は８−ビツト・バイトに入れられ
る。この８−ビツト・バイトは７ビツトとパリテ
イとである。パリテイはキー記憶レジスタにスト
アされない。 24個のクロツク期間がデータ入力をロードする
ために必要とされる。データ出力が同時にこの期
間の間に利用可能である。１回の繰返し当りに２
個のクロツク期間でアルゴリズムを16回繰返すこ
とによつて、付加的な32個のクロツク期間が必要
とされ、完全なアルゴリズム・ロードおよび実行
サイクルのために必要とされる総数56個のクロツ
ク期間を与える。1.2288MHzのシステム・クロ
ツクでは、アルゴリズムは45.6μ秒でサイクルさ
れる。 第２図は選択的暗号化／証明装置（SE／AD）
に用いられる暗号技術の機能的図である。アルゴ
リズム・ユニツト（DES）２−２の動作は上述
し、かつ所要の相互接続を示すためにのみ指命さ
れている。この議論においては、アルゴリズムは
暗号化モードで作動されるのみでありかつキー発
生器として利用されている。この技術は、「キー」
で排他的OR処理された「平易なテキスト」が暗
号を発生し、かつ逆に「キー」で排他的OR処理
された「暗号」が元の平易なテキストを発生する
という原理に影響を及ぼす。 アルゴリズムは64−ビツト・ブロツクの入力デ
ータに作用するように設計されたが、しかしなが
らそれはこの最大64ビツトまでの任意の数の入力
ビツトに作用されることができる（すなわち、所
要の16回の繰り返しを通じてサイクルされる）。
第２図に示されるように、アルゴリズム２−２は
各データ入力ビツト毎に１度循環される。データ
入力ビツトが64−ビツト入力レジスタ２−４へ転
送されるたび毎に、このレジスタ２−４の全体の
内容がアルゴリズム２−２へ転送される。64個の
キー・ビツトがサイクル毎に発生されかつその出
力で利用できるけれども、１個のキー・ビツトの
みが利用され他の63個のキー・ビツトは無視され
る。８−ビツト出力レジスタ２−６もまた第２図
において点線内に示される。もしもアルゴリズム
への入力が１個のキヤラクタとして与えられれ
ば、また８−ビツト−バイトとして与えられれば
かつそれから循環されれば、８−ビツト・バイト
のキー・ビツトは出力として与えられることがで
きる。固定されたキー変数では、64個のアルゴリ
ズム入力ビツトの与えられたパターンに対して64
出力の与えられたパターン、またはキー・ビツト
が常に発生されるということを注目するのが重要
である。 暗号フイードバツク・レジスタ２−４と呼ばれ
る64−ビツト・シフト・レジスタが第２図の上に
示される。送信モードでは、各入力平易テキス
ト・ビツトが排他的ORゲート２−８によつてキ
ー・ビツトとともに排他的OR処理されるので、
結果的に生じた暗号ビツトは出力ビツトとして送
られかつ同時に暗号フイードバツク・レジスタ２
−４へ入れられる。このようにキー・ビツトを発
生するアルゴリズム・ユニツト２−２への入力
は、出力暗号ビツト流れの最後の64ビツトであ
る。 受信モードでは、システムが同様な態様で作動
する。この場合、ユニツトへの入力は送信器出力
で発生された同じ暗号ビツト流れである。この情
報は解読されなければならないので、暗号ビツト
流れは図示のように暗号フイードバツク・レジス
タ２−４へ直接に入れられる。したがつて、アル
ゴリズム２−２への入力は最後の64個の入力暗号
ビツトである。 送信器において発生されたように同一のキー・
ビツトとともに暗号ビツトを排他的OR処理する
逆の動作を行なうことによつて、元の平易なテキ
ストが受信器出力として与えられる。 エラー、またはガーブルなしに進行するように
暗号化／暗号解読プロセスの目的のため、送信器
および受信器の両方の暗号フイードバツク・レジ
スタ２−４のビツト・パターンが、 送信器において入来する平易なテキスト・ビツ
トから暗号ビツトを作り出すため、かつ 受信器において入来する暗号テキストから元の
平易なテキスト・ビツトを作り出すために、 キー・ビツトを発生するとき、同一でなければな
らない。 送信器および受信器が同期するのを確実にする
方法は、ランダムに送信器の暗号フイードバツ
ク・レジスタ２−４をあるビツト・パターンにプ
リセツトしかつこれらの64個のプリセツト・ビツ
トとともに出力暗号テキスト・メツセージを先行
させることである。受信器は、入来するデータと
ともに処理される同じキー・ビツトを発生するた
めにアルゴリズムを実行する前に、初期プリセツ
トとして第１の64個の受信されたビツトをその暗
号フイードバツク・レジスタ２−４へ置く。この
初期設定技術は可変フイルと呼ばれる。 可変フイルはビツト・パターン、またはフイル
を示し、送信器および受信器暗号フイードバツ
ク・レジスタ２−４は送信器の入力平易テキスト
および受信器の暗号テキストを処理する前にセツ
トされる。 送信モードでないときは、送信器の暗号フイー
ドバツク・レジスタ２−４が、第３図に示される
反復X8＝X41X56によつて駆動される49−ビツ
ト・シフト・コード・カウンタとして駆動され
る。シフト・コード・カウンタに対するプリセツ
トは最後の送信から残つている暗号剰余である。
これは、カウンタに対するプリセツトもまた本質
的にランダムであるということを保証する。 可変フイルムが要求されるときはいつでも、送
信器の暗号フイードバツク・レジスタ２−４はそ
の正常な動作へ戻される：シフト・コードカウン
トが禁止され、アルゴリズム・ユニツト２−２が
再度能動化され、かつレジスタ２−４が選択され
た入力データ速さで作動される。入力平易テキス
ト・データ・ラインがマーク状態に保持されかつ
キー・ビツトとともに排他的OR処理され、その
キー・ビツトは暗号記憶レジスタ２−４に含まれ
るランダム・ビツト・パターンの結果として発生
されている。スペースが出力データ・ライン上に
置かれ、かつ動作が予め定められる数のビツト時
間、上述のように進み、すなわち、暗号テキスト
が送信器出力と同じ可変フイルムとして発生され
かつ送られ、かつ同時に暗号フイードバツク・レ
ジスタ２−４への入力としてフイードバツクされ
る。選択された後のビツトが送信された後、暗号
フイードバツク・レジスタ２−４の残りのビツト
位置がゼロにリセツトされ、かつユニツトが前に
説明されたように入来する平易なテキスト・デー
タを処理し始める。 受信ユニツトの動作はマークからスペースへの
切換えの検出によつてトリガされる。この切換え
に続いて、入来するデータが前述のように処理さ
れる。しかしながら、出力データが禁止される。
入来する可変フイルは予め定められる数のビツト
のため暗号フイードバツク・レジスタ２−４へ入
れられ、かつ完了すると、暗号フイードバツク・
レジスタ２−４の残りのものがゼロにリセツトさ
れる。 この点で、受信器の暗号フイードバツク・レジ
スタ２−４は入来する平易なテキスト・データを
処理し始めたとき送信器の暗号フイードバツク・
レジスタ２−４に含まれるものと同じビツト・パ
ターンを含む。したがつて、受信器はこの点でつ
いに、入来する暗号テキスト・データを処理し始
めてその出力として元の平易なテキスト・データ
を作り出す。 前に説明したように、与えられたキー変数のた
めアルゴリズム２−２は常に与えられた64個の入
力ビツトのための同一の64個の出力キー・ビツト
を発生する。ちようど説明した動作において、同
じ暗号ビツト流れが送信器および受信器ユニツト
の両方において入力をアルゴリズム２−２へ与え
るので、それらが同期している限り送信器の入力
平易テキストは受信器の出力として忠実に再生さ
れる。また、ある理由のため暗号フイードバツ
ク・レジスタ２−４のビツト流れが同一でなけれ
ば、受信器出力がガーブルされる。しかしなが
ら、これが過渡状態であれば、暗号フイードバツ
ク・レジスタ２−４への入力が同じ機能的な点か
ら取出されるのでそのガーブルは最大64ビツト・
タイムで生産する。このように、この動作の暗号
フイードバツク方法を用いることによつて、正常
なオペレーテイング状態の下に送信器および受信
器を自動的に再同期する手段が提示される。 この点までの説明は暗号化ユニツトとして選択
的暗号化／証明装置を考慮したにすぎない。送信
器においては、入力平易テキスト・ビツトまたは
バイトはアルゴリズム２−２からのキー・ビツト
とともに排他的OR処理された暗号テキスト出力
を作る。メツセージ秘密が重要でない点または平
易なテキストが動作の理由のために必要とされる
あるシステムにおいては、メツセージ・インテグ
リテイを確実にする方法（これが証明と呼ばれ
る）が用いられることができる。 証明は、平易なテキスト・データがクリアで送
られ、しかし暗号チエツク・デイジツトの形式で
証明フイールドを付け加えるプロセスである。こ
れらの暗号チエツク・デイジツト、すなわち４個
の16進デイジツトが、４バイトとして符号化され
かつ送信されるときになされたと同じ態様で全体
の平易なテキスト・メツセージを処理することに
よつて発生される。 第２図の右下には、スイツチ２−１０が外部制
御装置２−１２とともに示される。証明のために
用いるれるとき、送信および受信暗号化／暗号解
読装置が送信モードで作動される。入力平易テキ
ストが、暗号化のときになされたと同じアルゴリ
ズム計算の手段によつて処理されるが、しかしな
がら、発生された暗号テキストは出力として送ら
れない。外部制御２−１２の下に、スイツチ２−
１０がセツトされて入来する平易なテキストを送
信し、他方、この同じ平易なテキストは同時に暗
号フイードバツク・レジスタ２−４を介してアル
ゴリズム２−２へ与えられる。平易なテキスト・
メツセージが終るとき、スイツチ２−１０は上方
位置へ付勢されかつ剰余（キー・ビツト）がメツ
セージへ付け加えられる。 平易なテキスト入力の同じ処理が受信行先で生
じる。平易なテキスト・メツセージが終るとき、
受信装置はアルゴリズム・ユニツト２−２に残さ
れた剰余と受信された暗号チエツク・デイジツト
とを比較する。正確な比較によつて、受信された
メツセージが創作者によつて送られたメツセージ
と同一であるということが示される。 したがつて第２図に示されるように、送信して
いるデータ保護装置の出力が外部制御２−１２の
下にスイツチ２−１０によつて、入力平易テキス
ト、またはこの入力平易テキストによつてそのユ
ニツト内で発生された暗号テキスト間で切換えら
れることができる。アルゴリズム・ユニツト２−
２の動作はいずれかの場合に固定される。なぜな
らばそれは外部制御スイツチ２−１０から独立し
ているからである。 ちようど説明した証明技術に嬉えて、送信され
た出力として平易および暗号テキストの混合を許
容すべきスイツチ制御２−１２の拡張によつてデ
ータ保護装置が選択的暗号化装置になることが可
能となる。アルゴリズム計算が入来する平易なテ
キストに基いて連続的に行われるが、外部制御２
−１２に基いて平易テキストと暗号テキストとの
間で出力が前後に切換えられる。 選択的暗号化／証明装置は２個の基本的モード
で作動されることができ、作動モードの選択は内
部接続によつて決定される。リンク暗号化モード
で利用されるときは、装置はビツト毎に作動しか
つキヤラクタ・コードおよび通信取決めに対して
透過である。任意の端末相互モードにおいては、
装置は通信取り決めおよびキヤラクタ・コードに
対して敏感である。端末相互モード内では、選択
的暗号化、証明、またか証明動作を伴う選択的暗
号化において選択が装置を用いるためになされる
ことができる。 選択的暗号化／証明装置は２地点間回線または
分岐回線においてリンク暗号化モードで作動して
データ通信ラインでデータの保護を与える。第４
図はリンク暗号化モードにおいて装置を利用する
典型的な２地点間および分岐回線を示す。 リンク暗号化モードにおいて、選択的暗号化／
証明装置がリンクの各端部に設られかつ用いられ
たデータ通信手続に対して透過である。装置はビ
ツト毎にデータが暗号化しかつ暗号解続する。暗
号化されたデータは常にリンクの元の点および行
先点間の通信ライン上に送られしたがつてメツセ
ージ・インテグリテイおよびメツセージ保護の両
方を確実にする。なぜならばこのデータは権限の
ない聴取者には難解でありかつ検出することなく
変更されることができないからである。 好ましい実施例では、選択自在な接続が以下の
ように同期または非同期動作に対して与えられ
る： ２−線式または４−線式通信ライン 19.2Kbpsハーフ・デユプレツクスまで 9.6Kbpsフル９デユプレツクスまで データ端末装置（DTE）に対するインターフ
エイスが常にEIA STD RS−232−Ｃ／
CCITTV.24およびV.28である。EIA STD RS−
232−Ｃの国際的な均等物はCCITT V.24（機能的
条件）およびV.28（電気信号特性）である。デー
タ通信装置（DCE）に対する３個の出力インタ
ーフエイスの１個が好ましい実施例において選択
されることができる： EIT STD RS−232−Ｃ／CCITT V.24および
V.28 Ａ−BDI.バロース・ダイレクト・インターフ
エイス MIL−STD−188C 動作のリンク暗号化モードのより詳細な説明が
以下のリンク暗号化動作の議論において行われ
る。 選択的暗号化／証明装置は、２地点間または分
岐回線における端末相互モードの任意のものにお
いて作動してデータ通信ライン上のデータ、およ
びメツセージ・スイツチ、または集信装置内のデ
ータの保護を与える。この動作モードにおいて
は、データ・メツセージが始まりの点で暗号化さ
れ、または証明され、かつメツセージがその最終
的な行先点に到達するまで暗号解読されない。メ
ツセージ・インテグリテイ（かつこの場合応用可
能なメツセージ保護）がデータが回路網を横切る
とき、維持される。この技術は端末相互暗号化、
または証明と呼ばれ、かつ、ルーチング、優先
権、および他の回路網情報を含むメツセージ見出
しが暗号化されないことを必要とする。したがつ
て、このモードでは保護装置は回路のデータ通信
取り決めに敏感でなければならない。 好ましい実施例では、選択的暗号化／証明装置
は、基本的通信手続、バロース・コーポレーシヨ
ン仕様1284 9006、および２進同期通信手続、バ
ロース・コーポレーシヨン仕様1284 9002と両立
することができる。これらの手続内の動作が次に
説明される。これらの手続はキヤラクタ配向され
るので、装置は８−ビツト・バイト配向されかつ
キヤラクタ流れ暗号化／暗号解読ユニツトと考え
られることができる。オペレーテイング技術は、
データが入力および出力の両方に基いて８−ビツ
ト・バイト、またはキヤラクタでアキユムレート
されるということを除いてリンク暗号化モードと
同じである。装置内のアルゴリズム・ユニツト２
−２の動作がキヤラクタに基いて行われ、したが
つて装置はビツト毎に作動するリンク暗号化モー
ドにおけるよりも端末相互モードにおいてより高
速動作が可能である。 第５図は、多接続点を有する典型的な通信網形
態および端末およびプロセサの混合を含む多様な
リンクを示す。この混合された環境において、デ
ータ保護を要求するそれらの端末のみが選択的暗
号化／証明装置に設けられる。キー変数メモリ記
憶オプシヨンがこれらの装置の各々内に構成され
ることができて指定された端末およびプロセサ間
の特定のキー変数を与えることができる。メツセ
ージ・スイツチおよび集信装置が、すべてのデー
タ・メツセージに沿つて、正確に受信されたアド
レスへ通過する。 第５図に示されるように、す
べての端末設置が必ずしも選択的暗号化／証明装
置を有しない。回路網のすべての端末間のデータ
通信がしかしながら維持される、なぜならば装置
は、メツセージを暗号化または証明するのみであ
るからであり、このメツセージに対して、開始点
または行先点のいずれかのキー変数が装置内にス
トアされる。このキー変数が装置内にストアされ
なければ、それは入力メツセージに対して透過さ
れかつそれを正確に受信されるように沿つて通過
させる。 好ましい実施例では、選択自在な接続が以下の
ような全または半デユプレクス動作のために設け
られる。 ２−線式または４−線式通信ライン 64Kbpsまでの同期データ速さ 19.2Kbpsまでの非同期データ速さ DTEインターフエイスはEIA基準RS−232−
Ｃである。DCEに対する３個の出力インターフ
エイスの１個は、EIA・スタンダードRS−232−
Ｃ Ａ−BDI、バロース・コーポレーシヨン・ダ
イレクト・インターフエイス・スタンダード
MIL−STD−188Cが選ばれる。すべての端末相
互モードの詳細な説明は後で行われよう。 好ましい実施例では、選択的暗号化／証明装置
は前述の基本的通信手順および２進同期データ通
信手順と両立可能であり、かつこれらの手順のい
ずれかを用いる回路において「ドロツプ−イン」
に基いて作動する。しかしながら、他のデータ通
信手順と両立できる代替の実施例もデータ通信分
野における当業者にとつては明らかであろう。 送信モードでは、装置はヘツデイング開始
（SOH）キヤラクタで開始するメツセージに敏感
であり、かつメツセージ・テキストはテキスト開
始（STX）およびテキストの終り（ETX）キヤ
ラクタによつて描かれる。装置はこのフオーマツ
トでないときは平易なテキスト入力メツセージに
対して透過である。さらに拘束が、始動されるべ
き暗号化／証明プロセスの目的のために、SOH
にすぐに続く２キヤラクタ・シーケンスが行先
点、すなわち、「YOU ARE」のアドレスAD1−
AD2を含まなければならないという条件によつ
てメツセージ・フオーマツトに置かれる。もしも
このアドレスのためのキー変数がその装置内にス
トアされなければ、入力メツセージが始まつてい
るプロセサまたはDTEから受信されるように沿
つて通過される。 ただ１つの内蔵キー変数を有するシングル−端
末設置のため、その装置は行先アドレスよりもむ
しろ端末アドレス「Ｉ AM」で作動する。 同様に受信モードにおいて、装置はSOHで開
始するメツセージに対する場合を除いてすべての
入力メツセージに対して透過であり、かつそのメ
ツセージ・テキストはSTXおよびETXキヤラク
タによつて描かれる。しかしながら、暗号解読証
明プロセスは、元の点のアドレスAD3−AD4、
すなわち、「Ｉ AM」を含む妥当識別フイール
ドが存在することによつて受信器において始動さ
れる。そのメツセージが識別フイールドを含まな
ければ、または元の点に対するキー変数がその装
置内にストアされなければ、入力メツセージは
DCEから受信されるように沿つて通過される。 好ましい実施例では、送信モードおよび受信モ
ードの両方において、上述以外の他のすべてのメ
ツセージが受信されるように沿つて通過され、通
信制御手順、たとえば、ポール・シーケンスまた
は肯定応答を含む。制御キヤラクタ、すなわち、
ビツト６および７において「０」を有するキヤラ
クタの特別な処理が以下に詳細に説明される。 ブロツク送信において、ETBがまるでETXか
のように取扱われる。また、ITBおよびENQ打
切りシーケンスが装置において無視される。 端末相互選択暗号化動作において、メツセー
ジ・インテグリテイが、メツセージが横切る接続
点の数に拘らず、開始点と行先点との間で確認さ
れる。このモードでは、メツセージの保護がメツ
セージの制作者によつて決定される。上で説明し
たように、選択的暗号化／証明装置に用いられる
暗号技術によつてデータ出力が外部制御の元に暗
号テキストと平易なテキストとの間で切換えられ
ることができる。この制御は開始しているDTE
によつて与えられる。その装置は公称的にSTX
の検出に基づいて暗号化プロセスを開始させ、か
つETXの検出に基づいてそのプロセスを終了さ
せる。STXに続く第１のデータ・キヤラクタで
開始しかつETXの前の最終データ・キヤラクタ
まで続き、各キヤラクタが暗号化されかつ結果的
に生じる暗号テキストが出力として送信される。 このモードにおいて、装置はまたDTEによつ
て与えられた一連の制御シーケンスに敏感に作ら
れることができる。これらの制御シーケンスは１
または２個の制御キヤラクタであり、そのキヤラ
クタは暗号モードの外にその装置を置く。任意の
数のこれらのシーケンスがメツセージの開始
STXおよび終りETX間に入れられることができ
る。したがつて、装置はメツセージの選択された
部分を選択的に暗号化することができかつ平易な
テキストで送信されるべき他の部分をそのままに
する。 端末相互の証明動作を用いる通信網において、
メツセージが種々の回路接続点を通過するとき、
そのメツセージが平易なテキストである必要があ
る。これらのシステムにおいて、メツセージ・イ
ンテグリテイが証明フイールド（AF）をメツセ
ージ・テキストへ付加えることによつて確認され
る。このモードにおける動作は、全体のデータ入
力メツセージが、STXからETXまで、発生され
た暗号テキストよりもむしろ平易なテキストで送
信されるというこを除いて、端末相互の選択暗号
化と同じ暗号技術を用いる。最終データ入力キヤ
ラクタが平易なテキストで送信された後、アルゴ
リズム内の剰余の一部、すなわち、キー・ビツト
が証明フイールドとしてメツセージへ取付けられ
る。16個のキー・ビツトがこのAFを作りあげか
つ４個の８−ビツト・バイトとして送信される。
これらのバイトのフオーマツトが以下に与えられ
る。 証明モードを有する端末相互の選択的暗号化
が、端末相互の選択的暗号化および証明モードの
能力を組合せる。動作は、メツセージへ取付けら
れたAFを有する選択的符号化に対するものと同
じである。これは、メツセージの最後の部分が平
易なテキストで送られるシステムにおけるメツセ
ージ・インテグリテイを保証する。 リンク暗号化動作 第６図は動作のリンク暗号化モードの装置の機
能的ブロツク・ダイヤフラムである。その装置
は、送信および受信ステーシヨンの両方におい
て、別々の64−ビツト暗号フイードバツク９レジ
スタ６−２，４を含む独立な送信および受信部分
を備えた全デユプレツクス動作のために設計され
る。シングルDESアルゴリズム・モジユール６
−６およびアルゴリズム制御モジユール６−８が
送信および受信機能の両方を同時に行なうように
時分割される。 図示のように、外部16進キー・ロード装置が用
いられて、その装置が動作準備状態の前にアルゴ
リズム・モジユール６−６へ直接キー変数を入れ
る。 定キヤリア環境の同期モードにおいて、装置は
DTEからの入力データラインの状態に拘らず、
選択されたビツト速さでたえず駆動している。す
べてのビツト時間に、入力データおよびキー・ビ
ツトが排他的OR処理され６−１２かつ結果とし
て生じる暗号ビツトが送信暗号記憶レジスタ６−
２へ入れられ、かつまたデータセツトへの出力
RS−232−Ｃインターフエイス６−１６を制御す
るフリツプフロツプ送信レジスタ６−１４へ置か
れる。逆に、出力インターフエイス６−１６から
受信される暗号データ・ビツトは受信暗号記憶レ
ジスタ６−４へ入れられ、かつまたキー・ビツト
とともに排他的OR処理され６−１８、結果的に
生じる平易なテキスト・ビツトがフリツプフロツ
プ受信記憶レジスタ６−２０へ置かれ、それは
DTEへの入力RS−232−Ｃインターフエイス６
−２２を制御する。 前に説明したように、与えられたキー変数を有
するアルゴリズム６−６への与えられた64−ビツ
ト入力パターンが常にキー・ビツトの固定された
64−ビツト出力パターンを作り出す。リンク暗号
化モードにおいて、これらのビツトの１個だけが
用いられ他の63ビツトは無視される。アルゴリズ
ム６−６への入力ビツト・パターンは常に、所要
通り送信６−２、または受信６−４暗号記憶レジ
スタのいずれかの内容をロードすることによつて
得られる。リンクの両端でも選択的暗号化／証明
装置が一旦同期されることになると、すなわち送
信器および受信器の暗号記憶レジスタのビツト・
パターンが一旦同じになると、暗号化および暗号
解読が連続的に進む。 全デユプレツクス・モードで作動するとき、ア
ルゴリズム・モジユール６−６は交互のビツト毎
に分割される。送信および受信暗号記憶レジスタ
６−２，４の内容は交互に、送信部分６−２、受
信部分６−４、およびアルゴリズム制御部分６−
８によつてアルゴリズム・モジユール６−６へロ
ードされ、そのため、適当なキー・ビツトが正し
い時間に入力平易テキストおよび受信された暗号
テキストのために発生される。 送信および受信
暗号フイードバツク・レジスタ６−２，４がメツ
セージに基づき所要り用いられるということを除
いて、同じ動作が半デユプレツクス・モードで生
じる。このモードではすべてのメツセージが初期
同期を達成するため可変フイルとともに先行され
る。このことは以下に議論されよう。 動作的環境 好ましい実施例では、動作のリンク暗号化モー
ドでは、装置はすべての類のデータ通信サービス
で作動する。そのサービスは、専用サービスまた
は専用回線サービス、２線式または４線式、２地
点間または分岐回線を含む。それは２線式または
４線式切換え回線で作動するが、自動ダイヤルま
たは応答サービスを有しない。 同期動作 同期動作においては、装置は正常にDCEから
クロツクを抽出する。内部接続が与えられて交互
にDTEからクロツクを抽出する。 毎秒19.2Kビツトまでの同期速度が動作の半デ
ユプレツクス・モードで選択されることができ
る。全デユプレツクス動作では、この速度は毎秒
9.6Kビツトに制限される。 非同期動作 好ましい実施例では、その装置は、以下の速度
の任意のものの内部接続によつて選択を許容する
内部タイミング発生器を含む。 50bps，75bps，110bps，134.5bps，150bps，
200bps，300bps，600bps，1200bps，1800bps，
2400bps，4800bps，9600bps，or19200bps。 これらの速度で別々のかつ独立した選択自在な
大きなオプシヨンがキヤラクタ毎に５，６，７，
または８データ・ビツトを処理するために与えら
れる。 ビツト流れエンコード化 第７図は、リンク暗号化モードで作動するビツ
ト流れ暗号化／暗号解読装置として選択的暗号
化／証明装置を示す。図示のように、この装置は
送信器または受信器のいずれかとして用いられる
ことができ、唯一の相違は入力を暗号フイードバ
ツク・レジスタ７−２へ与えるように暗号が取ら
れる点にある。送信器においては、これは装置の
出力であり、これに反して受信器においては暗号
テキスト入力が直接暗号フイードバツク・レジス
タ７−２へ入れられる。データの処理は送信器に
おいてはエンコード化と呼ばれ、かつ受信器にお
いてはデコードと呼ばれる。この専門語がこの明
細書を通じて用いられる。 暗号化モード 常に暗号化モードで作動され、かつ前述したと
同じキー発生器として利用されるデータ暗号化基
準アルゴリズム７−６が第７図の点線内に示され
る。アルゴリズムの上部および下部に示されるレ
ジスタ７−３０は１個のかつ同じレジスタ（アル
ゴリズム・データ記憶レジスタ）であり、それは
アルゴリズムの入力および出力動作の説明を明瞭
にするために２重に示される。 送信動作 送信モードにおいて、各平易なテキスト入力ビ
ツトがキー・ビツトとともに排他的OR処理され
かつ出力暗号ビツトとして送られる。同時に、こ
の暗号ビツトは、入力ビツト毎に１回シフトされ
る暗号フイードバツク・レジスタ７−２へ入れら
れる。暗号フイードバツク・レジスタ７−２は各
レジスタの第８番目のビツト位置から取られた出
力とともに８個の８−ビツト循環レジスタから作
られる。これらの出力はアルゴリズム・データ記
憶レジスタ７−３０への８−ビツト並列入力を形
成する。これらの８個の暗号記憶レジスタの各々
が循環されるので、暗号テキストの８ビツトがシ
フト毎にアルゴリズム・データ記憶レジスタ７−
３０へ入れられる。８ビツト毎の８個の転送後
に、暗号記憶レジスタ７−２に含まれる64ビツト
がアルゴリズム・データ記憶レジスタ３０へ転送
される。アルゴリズム７−６がそれから付勢さ
れ、すなわち、前に説明したように16回の繰返し
を通じて循環されて、アルゴリズム・データ記憶
レジスタ７−３０に64ビツトの暗号を作る。これ
らのビツトの１個がキー・ビツトとして用いられ
かつ残りの63ビツトが無視される。これによつ
て、１個の平易なテキスト入力ビツトを１個の暗
号テキスト出力ビツトとしての処理が完了され
る。 正確に同じプロセスが各後続の入力ビツト毎に
繰返される。したがつて、暗号記憶レジスタ７−
２の内容は常に新しいキー・ビツトの発生毎にア
ルゴリズム・データ記憶レジスタ７−３０のため
の入力を形成して、送信器の出力を、暗号化され
たデータまたは暗号テキストのビツト流れにす
る。 受信動作 受信モードにおいて、受信器への入力はこの安
定な流れの暗号テキストであり、このテキストは
ビツト毎に暗号フイードバツク・レジスタ７−２
へ向けられかつ送信器と同じ態様でアルゴリズ
ム・データ記憶レジスタ７−３０への入力として
与えられる。これは、送信器においてキー・ビツ
トを発生した正確な暗号であるので、正確に同じ
キー・ビツトが受信器において発生される。これ
らのキー・ビツトは入来する暗号で排他的OR処
理され７−３２で受信器出力として元の平易なテ
キストを発生する。 同 期 定キヤリヤ環境において、送信器および受信器
間の初期同期を与える試みはなされない。同期定
キヤリヤ動作において、送信器は、DTEからの
データ入力ラインの情報に拘らず、常に暗号出力
を与えるように連続的に駆動している。同期は64
ビツト時間に達成される。非同期定キヤリヤ動作
において、同期のための同じ技術が用いられ、す
なわち、これは自動的にキヤラクタ・フレーミン
グが生じた後に64データ・ビツトで達成される。
しかしながら、この場合入力ラインのデータは開
始および停止ビツトとをもにフレーム指示され、
開始ボーの検出後にユニツトへストロープされ
る。いずれの場合においても、データの最初の64
ビツトが同期が達成される前にガーブルされる。 制御キヤリヤ環境において、送信および受信暗
号フイードバツク・レジスタの両方の内容が入力
データを処理する前に同一であるということを確
実にする目的で、すべべてのメツセージが可変フ
イルによつて先行される。この可変フイルの発生
は前述した。 送信器暗号フイードバツク・レジスタに対する
プリセツトを形成するランダム・ビツト・パター
ンが、擬似ランダム・ビツト発生器の実行時間に
よつて決定され、その発生器は、この場合、シフ
ト・コード・カウンタ（第３図）として作動する
暗号フイードバツク・レジスタ２−４である。
DTEからの信号送信要求が低下されるときはい
つでも、暗号フイードバツク・レジスタ２−４
は、好ましい実施例において、システム・クロツ
ク速さ1.25MHzで駆動しているシフト・コー
ド・カウンタとして作動される。DTEからの信
号送信要求RTSが次の送信のために持ち上ると、
シフト・コード・カウンタが禁止されかつ暗号フ
イードバツク・レジスタ２−４がランダム・ビツ
ト・パターンを含む。 同期動作において、データセツトからの信号の
クリア・センド（CTS）を検出するとき、送信
器は出力に基づき、まず「ゼロ」ビツトを置くこ
とによつて、すなわちマークからスペースへの送
信によつて可変フイルを先行させる。このビツト
の後、送信器は上述したように正常な動作へ戻
る。データ入力ラインがマーク状態に保持され、
他方、可変フイルの２４，４８、または64ビツト
がストラツピング選択に基づいて送信される。可
変フイルの最終ビツトが送信された後、暗号フイ
ードバツク・レジスタの最終の16または40ビツト
が選択された可変フイル・ビツトの数に基づきリ
セツトされる。CTS信号がDTEへあげられ、か
つ入力の平易なテキストが前述したように処理さ
れる。 非同期動作において、可変フイルが、選択され
た数のビツトが送信されるまで開始および停止ビ
ツトによつてフレーム指示される。この時、
DTEへのCTS信号が出され、かつ入力データが
前のように処理される。 制御キヤリヤ環境での受信器の動作は、キヤリ
ヤ検出（CD）信号が高められたあと始動される。
同期動作において、データ入力ラインがマークか
らスペースへの切換えのためにサンプリングされ
る。その切換えは、検出されるとき、次の24，48
または64個の可変フイル入力ビツトを直接暗号フ
イードバツク・レジスタへ入れる。ストラツプ選
択に基づいて、レジスタの最後の16または40ビツ
トがこのロードとともに同時にリセツトされ、か
つ受信器出力が禁止される。選択された数のビツ
トが入れられるとき、受信器は上述したように正
常な動作へ戻る。非同期動作においては、開始お
よび停止ビツトが入来するデータから奪い取られ
るということ以外は処理が同じである。 内部モード制御 リンク／暗号化モードが動作の２個の内部モー
ドを有し、すなわち遊びモードおよびエンコー
ド／デコード・モードを有する。非同期通信にお
いて、キヤラクタ・フレーミングが行なわれて開
始／停止ビツトが暗号化されないようにデータか
らそれらのビツトを抽出する。同期制御キヤリア
環境においては、暗号化プロセスを始動する方法
が、モデム遅延を補償するために暗号化プロセス
を終了させるべき手段とともに設けられる。 キヤラクタ・フレーミング 非同期動作において、送信および受信装置の両
方が通常には遊びモードにあり、その場合、入力
および出力ラインがマーク状態である。データ入
力ラインはマークからスペースへの切換えのため
にモニタされる。この開始ビツトが検出されると
き、それは出力ラインに直接置かれかつ装置はエ
ンコード／デコード・モードへ切換えられる。ス
トラツプ選択に基づいて、次の５，６，７または
８データ・ビツトが正常な態様で暗号化されまた
は暗号解読される。最終のデータ・ビツトが暗号
化または暗号解読されたあと、装置は遊びモード
へ戻る。出力ラインがマーク状態に保持されかつ
入力ラインが次の開始ビツトのためにモニタされ
る。開始または停止ビツトは暗号化または暗号解
読されない。 モデム遅延補償 同期制御キヤリヤ動作において、送信器は
CTS信号の検出に基づきエンコード・モードを
入れかつデータの送信前に出力ラインに信号
「０」ビツト（スペース）を置く。遊びモードに
ある受信置がこのマークからスペースへの切換え
を検出してかつデコード・モードを入れる。 モデム動作特性により、送信されたデータの終
了とRTS信号の低下との間に時間の差が存在し、
かつ受信されたメツセージおよびCD信号の終了
が低下される。これによつて、受信器は平易なテ
キスト・メツセージが終るとき１またはそれ以上
の擬似的に暗号解読されたマーク・ビツトを受信
DTEへ沿つて通過させる。 擬似データのこの起こり得る発生を除去するた
めに、モデム遅延補償回路が第８図に示されるよ
うに送信装置および受信装置の両方に含まれる。
それは、送信器での平易なテキスト入力および16
個の隣接する「１」、またはマークの発生のため
受信器の平易なテキスト出力を監視することを含
む。 送信器がRTS信号をドロツプするときにかか
わらず、選択的暗号化／証明装置が入力平易テキ
ストの16個の「１」が暗号化された後かつ結果的
に生じた16個のビツトの暗号化されたデータが出
力暗号として送られるまで、モデムに対する
RTS信号を維持する。PTEからのRTS信号のド
ロツプに対してメツセージ入力の最終データ・ビ
ツトから生じるかもしれない任意のマーク１が16
個の「１」内に含まれる。16個の暗号化された
「１」が送られたあと、装置は平易なテキスト・
モードへ進み、マーク状態にモデム送信データ・
ラインを保持し、かつRTS信号をモデムへ落と
す。 受信器では、平易なテキスト出力が16個の
「１」の発生のために絶えずモニタされる。検出
されるとき、装置は平易なテキスト・モードへ進
しかつモデム受信データ・ラインのマークを
DTEへ通過させる。モデムからのCD信号が低下
されるとき、装置はDTEへの受信データ・ライ
ンをマーク状態に保持する。これは、メツセージ
が終るときにリンク暗号化装置によつて発生され
たであろう擬似データを除去する。 通信手順が
実現されて、そのため、それが次のメツセージを
迅速に送信する準備になるようにメツセージを送
信したあとDTEがRTS信号を保持すれば、送信
器は上述の手順に類似する手順を通過する。入力
の平易なテキストの16個の「１」が検出され、暗
号化されて送られかつ装置が平易なテキスト・モ
ードへ進む。しかしながら、モデムに対する
RTS信号はなおもハイに保持される。入力の平
易なテキスト・ラインで検出された次のマークか
らスペースへの切換えが暗号化されずに送られ、
かつ装置が正常な態様で入来するデータを処理す
るようにエンコード・モードに置かれる。 受信ユニツトが前述のように作動する。同期制
御キヤリヤ環境において、これは常に16個の隣接
する「１」のため出力の平易なテキストを常にモ
ニタする。検出されると、それは平易なテキス
ト・モードへ進みかつ入力ラインの次のマークか
らスペースへの切換えを待つてエンコード（暗号
解読）モードへ進む。 遊びモード検出 同期制御キヤリヤ環境にあるとき、付加的な回
路がエラー条件に対して保護するため受信ユニツ
トに含まれる。いかなる理由に対しても、受信ユ
ニツトが出力の平易なテキストにおいて16個の
「１」の発生を検出しなければ、それはエンコー
ド／デコード・モードのままである。受信器はま
たモデムから入力データ・ラインをモニタして第
８図に示される入力暗号の32個の「１」の発生を
検出する。それがこの条件を検出するときはいつ
でも、それは遊びモードへ進し、すなわち、正常
な動作のため次のマークからスペースへの切換え
を待つ。 １またはそれ以上のメツセージがこのエラー条
件のためガーブルされるけれども、それは誤つて
ブレーク機能を呼び出す可能性を防止する。受信
器入力データに対するすべてのマークが存在する
ことによつて受信器DTEに対してすべての「０」
が提示される。 端末相互選択暗号化動作 第９図は動作の端末相互選択暗号化モードにお
ける装置の機能的なブロツク・ダイヤグラムであ
る。リンク暗号化モード装置において用いられた
同じDESアルゴリズム・モジユール９−６およ
びアルゴリズム制御モジユール９−８がこのモー
ドでまた用いられ、かつ同様に送信および受信機
能の両方を同時に行なうため時分割される。装置
は、独立な送信部分９−２および受信部分９−４
で全デユプレツクス動作のために設計されてお
り、送信および受信部分の両方において別々の64
−ビツト暗号フイードバツク・レジスタを含む。 用いられた16進キー・ロード装置９−１０はリ
ンク暗号化モードで用いられたものと同じ装置で
あり、かつキー変数が前のようにアルゴリズム・
モジユール９−６へ直接入れられることができ
る。64個のキー変数までをストアすることができ
るキー変数メモリ記憶オプシヨン９−３４も示さ
れる。このオプシヨンが実現されると、キー変数
は、選択暗号化装置が動作準備になる前にキー・
ロード装置９−１０によつて直接にこの記憶装置
９−３４へ入れられる。 動作のこのモードにおける主な相違は、用いら
れているデータ通信手順に感応するということで
ある。それゆえにそれは８−ビツト・バイトまた
はキヤラクタ配向される。このキヤラクタ配向の
ため、拡張された送信および受信処理部分が生じ
る。このモード・メツセージでは、見出しがクリ
アで送信される。STXおよびETX間のただ１つ
の選択可能なキヤラクタが暗号化される。制御キ
ヤラクタSTX，ETX，SOH，ETB，SYNおよ
びEOTが送信処理部分９−２および受信処理部
分９−４の両方内でデコードされて装置内に必要
な制御を与える。送信部分９−２および受信部分
９−４間で時分割されるキヤラクタ・マトリクス
９−３６が第９図に示される。このキヤラクタ・
マトリツクス９−３６はストラツプ自在なキヤラ
クタ、たとえばAD３，AD４装置アドレス、な
らびに選択的制御シーケンス・キヤラクタSEEお
よびEEFを含む。 アルゴリズム９−６出力がキー・ビツト記憶レ
ジスタ９−３８へ進むように示される。装置は８
−ビツト・バイト配向されているので、アルゴリ
ズム９−６はバイトに基づいて作動されかつ８個
のキー・ビツトがすべての繰り返しの間に発生さ
れる。これらの８個のキー・ビツトは送信または
受信データ・キヤラクタのいずれかとともに排他
的OR処理されてDCEおよびDTE RS−232−Ｃ
インターフエイス・ラインに、それぞれに、暗号
または平易なテキストを発生する。このモードに
おいて、８個のキー・ビツトが各々アルゴリズム
９−６繰り返しから利用され、かつ他の56ビツト
が無視される。アルゴリズム９−６への入力ビツ
ト・パターンが、各繰り返し前に送信９−２また
は受信９−４暗号記憶レジスタのいずれかから常
に得られている。 すべての端末相互モードにおいて、すべての暗
号化されたまたは証明されたメツセージが常に可
変フイルとともに先行される。これは、送信およ
び受信暗号記憶レジスタが初期同期にあるという
ことを確実にする。したがつて、適当なキー・ビ
ツトが発生されて送信器において暗号を作り出
し、かつ受信器において元の平易なテキストを作
り出す。 キー変数メモリ記憶オプシヨンが実現されると
き、所要のシステム・キー変数がシステム動作が
進むことができる前にメモリへ入れられる。暗号
化されまたは暗号解読されるべきメツセージは常
に行先または出発アドレスを含まなければならな
い。このアドレス情報がメツセージ見出し内に含
まれ、または以下に議論される挿入された識別フ
イールドIF内に含まれる。各行先および出発ア
ドレスに関連のキー変数が、送信または受信メツ
セージのための選択されたアドレスに対してメモ
リ９−３４を探すことによつて決定される。場所
決めされるとき、キー変数が、暗号化、暗号解読
または証明プロセスが始動される前にアルゴリズ
ム・モジユール９−８へ入れられる。 動作環境 動作の端末相互選択暗号化モードにおいて、装
置はあらゆる類のデータ通信サービスで作動し、
そのサービスは専用サービスまたは専用回線サー
ビス、２線式または４線式の、２地点間または分
岐回線を含む。それは、自動ダイヤルまたは応答
サービスとともにまたはそのサービスなしで、２
線式または４線式切換回線で作動する。 好ましい実施例では、その装置はBASICおよ
びBSCドータ通信手順と両立できる。非同期動
作においてASCIIキヤラクタ・コードが処理され
かつ同期動作においてはASCII、または
EBCIDICキヤラクタ・コードが処理される。 同期動作 同期動作において、装置は通常DCEからクロ
ツクを抽出する。ストラツピング・オプシヨンが
DTEからクロツクを交互に抽出するために設け
られる。 好ましい実施例では、毎秒64Kビツトまでの同
期速度が動作の全または半デユプレツクス・モー
ドで選択されることができる。 非同期動作 装置は、ストラツプによつて、次の速度の任意
のものの選択を許容する内部タイミング発生器を
含む。 59bps，75bps，110bps，134.5bps，150bps，
200bps，300bps，600bps，1200bps，1800bps，
2400bps，4800bps，9600bps，or19200bps. 制御キヤラクタ翻訳 第５図は端末相互モードにおける選択暗号化／
証明装置を示し、そこでは、メツセージが出発点
および行先点間で１またはそれ以上の接続点を横
切らなければならない。すべてのメツセージの見
出しは、ルーチングおよび他の回路制御機能を行
なうためにメツセージ・スイツチおよび集信装置
においてクリアでなければならない。これらのス
イツチおよび集信装置は、ある制御キヤラクタが
メツセージ・テキスト内に現われるのを禁止する
データ通信手順に感応的である。 暗号化プロセスが何の制限もなしに進むのを許
容されたならば、キー・ビツトで平易なテキスト
を排他的OR処理することによつて暗号テキス
ト・キヤラクタが生じることができ、そのキヤラ
クタは任意の制御キヤラクタであり、かつ順次、
そのキヤラクタによつて、メツセージ・スイツチ
が適当にそのメツセージを処理することができな
い。この問題を避けるために、すべての制御キヤ
ラクタの特別な処理が選択暗号化／証明装置内で
行われる。 送信装置または受信装置のいずれかの入力に現
われたすべての制御キヤラクタが暗号化されない
装置の出力に沿つて通過される。これらの制御キ
ヤラクタは暗号化されない出力ラインに現われる
けれども、それらは装置内で内部的に暗号化され
かつ後続のキー・ビツトの発生に含まれる。 ASCIIおよびEBCDICコードセツトの両方にお
いて、ビツト６および７の「00」は制御キヤラク
タを示す。第１０Ａ図は、入力の平易なテキスト
が暗号化プロセスの間にキー・ビツト６および７
で排他的OR処理されるときのビツト６および７
の結果的に生じたパターンを示す。 対角線列に示されるように排他的OR処理はビ
ツト６および７に「00」を発生するときに平易な
テキスト入力ビツトおよびキー・ビツトの４個の
組合わせがある。明らかなように、各々の場合に
おいて、入力ビツトおよびキー・ビツトは同一で
ある。 結果的に生じた暗号テキストが制御キヤ
ラクタとして出力に現われるのを防止するために
第１０Ｂ図に与えられる翻訳が行なわれる。図示
のように、入力の平易なテキストが制御キヤラク
タであるときはいつでも、それは暗号化されない
出力へ送られる。入力ビツトおよびキー・ビツト
が同一であるときは、キー・ビツトがエンコード
されない出力へ送られる。この変換は送信器およ
び受信器の両方において用いられる、なぜならば
そのプロセスは可逆であるからである。 多重キー変数 任意の端末相互のモードにおいて、選択暗号
化／証明装置が多重DTEと通信することができ
る。ある１個の端末設置がただ１個の行先点と通
信するけれでも（その場合ただ１個のキー変数が
必要とされる）、他のDTEが多数の行先点と通信
するのに要求されてもよい。独特なキー変数は通
常出発点および行先点の各１対のために要求され
るので、装置は最大64個のキー変数まで選択的に
多重キー変数記憶を与えることができる。その選
択はモジユラに基づき実現されかつ16，32，48ま
たは64個のキー変数であり得る。 キー変数メモリ記憶動作 キー変数メモリ記憶９−３４が各出発点アドレ
スまたは行先点アドレスのため80−ビツト・ワー
ドを与える。16個のビツトがアドレスを含み、か
つ他の64個のビツトがそのアドレスに割り当てら
れたキー変数を含む。このメモリのロードが外部
16進キー・ロード装置９−１０によつて達成され
かつ以下に議論されよう。 メモリの動作が走査またはサーチ方法による。
メモリにストアされたアドレスは送信行先アドレ
スであり「YOU ARE」、AD1−AD2であり、こ
れらはメツセージの見出しに現われており、かつ
受信出発アドレス「Ｉ AM」、AD３−AD４で
あり、これらはメツセージのIFに現われる。装
置が送信しているとき、それはSOHに続くAD１
−AD２アドレスを検出しかつこのアドレスのた
めのメモリ・アドレス部分をサーチする。もしも
アドレスが見つかると、関連の64−ビツト・キー
変数がすぐにメモリから直接アルゴリズム・モジ
ユール９−６へ転送されかつその装置が暗号化プ
ロセスを開始する準備になる。もしもそのアドレ
スがメモリ内に場所決めされていなければ、その
装置は何の修正もなしに出力へ沿つて入力メツセ
ージ通過させる。 同様に通信装置において、IFに現われるAD３
−AD４アドレスが検出され、メモリが走査さ
れ、かつキー変数が直接アルゴリズム・モジユー
ル９−６へロードされる。メツセージがIFを含
まなければ、またはAD３−AD４アドレスがメ
モリに場所決めされていなければ、入力メツセー
ジは何の修正もなしに出力へ沿つて通過される。 キー変数ロード 好ましい実施例では、キー変数が、別々のキー
変数ロード装置（KVLD）によつて選択暗号
化／証明装置へロードされる。リンク暗号化モー
ドにおいて、または１個のキー変数を有する装置
では、キー変数が直接アルゴリズム・キー記憶レ
ジスタ１−２へ入れられる。キー変数メモリ記憶
オプシヨンが実現されるとき、キー変数がキー・
メモリ記憶ユニツト９−３４へロードされる。 バイト流れ暗号化／暗号解読 第１１図は任意の端末相互モードで作動するバ
イト流れ暗号化／暗号解読装置としての選択暗号
化／証明装置を示す。動作はリンク暗号化モード
装置と非常に類似し、主な相違はキヤラクタ、８
−ビツト・バイトに基づきユニツトが作動しかつ
前述の制御キヤラクタ翻訳を含むということであ
る。 装置は、送信器または受信器として用いられる
ことができ、その点に基づいて暗号が入力を暗号
フイードバツク・レジスタ１１−２へ与えるよう
に取られる。アルゴリズム１１−６が常に暗号化
モードで作動されかつ前述と同じキー発生器とし
て作用する。動作のこのモードでは８個のキー・
ビツトがアルゴリズム１１−６の各繰り返しごと
に発生されて入力を暗号化および暗号解読のため
の排他的OR１１−２２へ与える。キヤラクタ翻
訳がこの論理回路内で同時になされる。 第１１図に示されるように、装置の出力が外部
制御１１−１２の下に暗号および平易なテキスト
間で切り換えられることができる。この制御シー
ケンスは以下に議論されよう。 送信装置において、すぺてのデータ入力キヤラ
クタが排他的ORおよび変換回路１１−３２によ
つて正常な態様で暗号化され、かつ平易なテキス
トが出力データとして送られたか否かにかかわら
ず暗号フイードバツク・レジスタ１１−２への入
力として与えられる。 受信装置がSTXおよびETX間のすべての暗号
化されたデータを受信するようにストラツプされ
るか、または入力データが暗号または平易なテキ
ストであり得る制御シーケンスに感応するように
ストラツプされる。後者の条件にあるとき、受信
装置は、制御シーケンスが検出されるまで、平易
なテキストとしてすべての入力データに沿つて受
信DTEへ通過する。この期間の間に、受信装置
が送信装置として正確に作動し、すなわち、人力
の平易なテキストがまた排他的ORおよび変換回
路によつて暗号化される。結果的に生じる暗号テ
キストが暗号フイードバツク・レジスタ１１−２
へ入れられ、したがつて受信器は送信器と同期し
たままである。受信している暗号化されたデータ
を開始させるべき制御シーケンスが検出されると
き、暗号テキスト入力が、受信ゲート１１−３８
を能動化することによつて直接に暗号フイードバ
ツク・レジスタ１１−２へ入れられ、かつ出力ス
イツチ１１−１０が能動化されて暗号解読された
平易なテキストをDTEへ与える。 メツセージ流れ 第１２図は、端末相互選択暗号化モードで選択
的暗号化／証明装置を利用する通信網におけるメ
ツセージの流れを示す。DCE装置間のブレーク
１２−２が図面の中央に示される。メツセージ・
スイツチまたは集信装置を含む任意の数の回路接
続点がこのブレーク内に場所決めされる。各端部
に示される選択暗号化／証明装置のみが要求され
てメツセージが回路を横切るときメツセージ・イ
ンテグリテイおよび保護を確実にする。 システム遅延 第１２図に見られることができるように、送信
している選択的暗号化／証明装置１２−４からの
出力メツセージが、DTEに入力へ与えられるよ
りも、付加的なデータを含む。この付加されたデ
ータが識別フイールド（IF）と呼ばれかつ11個
のキヤラクタから成る。装置は入力キヤラクタが
完全に入れられたあとのみそれらのキヤラクタを
処理し、したがつて１キヤラクタ固有の遅延が送
信器に存在する。この固有の遅延の１キヤラクタ
もまた受信装置に存在する。それゆえに13個のキ
ヤラクタの全体システム遅延が選択的暗号化モー
ド装置によつて導かれる。これは、送信DTEの
ETXキヤラクタが13キヤラクタ時間遅延された
受信DTEに到達するということを意味する。 4.8Kbps以上の入力ビツト速さで、キー変数記
憶メモリ９−３４をサーチしかつキー変数を、処
理が始動されることができる前にアルゴリズム・
ユニツト９−６へ入れる必要がある時間のため
に、遅延がシステムへ導かれる。この動作のため
の最大時間は130μ秒でありかつこの調査のため
に導かれる付加的な遅延は以下一覧表に示され
る。
【表】
キヤラクタ記憶レジスタが送信装置に設けられ
て、入力ビツト速さに基づいてSTXに続く変化
する量のキヤラクタをストアしかつ一時的に遅延
する。 送信動作 送信動作が、RS−232−Ｃインターフエイス９
−４０，４２を介してDTEによつて選択的暗号
化／証明装置へ始動される。DCEに対する装置
出力インターフエイスとともにこのインターフエ
イスの動作が以下に議論される。一旦、これらの
インターフエイス接続が確立されると、メツセー
ジが第１２図に示されるように処理される。 SOHで始まる唯一の入力メツセージが処理さ
れる。それらは、キー変数が装置内にストアされ
る行先アドレスAD１−AD２によつて急速に追
従されなければならず、かつまたメツセージ・テ
キストがSTXで開始しなければならない。他の
入力メツセージや修正されない出力に沿つて通過
される。 第１３図は送信処理動作の簡略化されたブロツ
クダイヤグラムである。入力キヤラクタがDTE
から受信されかつ入力レジスタ１３−２へ置かれ
る。キヤラクタ・パリテイが１３−４でチエツク
され、かつキヤラクタが直接に出力キヤラクタ・
バツフア１３−６へ通過するか、アルゴリズム１
３−８からのデータで処理されるか、またはキヤ
ラクタ記憶遅延１３−１０にストアされるかであ
る。STXの検出後、IFが出発アドレスAD３−
AD４を含むキヤラクタ・マトリツクス１３−１
０を用いて発生される。このIFがシステム・ク
ロツク速さで発生されかつ出力キヤラクタ・バツ
フア１３−６にストアされる。キヤラクタ記録遅
延１３−１０が用いられて4.8Kbps以上の入力デ
ータ速さでキヤラクタをバツフアする。ブロツ
ク・チエツク・キヤラクタ（BCC）が全体の出
力メツセージに亘つて再発生される。 行先アドレス 4.8Kbps以下で作動するとき、SOHが検出され
かつ急速な送信のため出力へ通される。AD１−
AD２は同様に通過され、他方この行先アドレス
のためキー記憶メモリ９−３４を同時にサーチす
る。この装置は、STXキヤラクタを含みそのキ
ヤラクタまで入力からの任意のキヤラクタを直接
出力に対して通過させる。行先アドレスがキー・
メモリ記憶装置に含まれていれば、関連のキー変
数が直接にアルゴリズム・ユニツト９−６へ入れ
られかつ符号化プロセスが始動される。行先アド
レスがキー・メモリ記憶装置９−３４に存在しな
ければ、全体の入力メツセージが修正されない出
力へ通過される。 識別フイールド 入力STXキヤラクタの検出によつて、STXに
すぐに続く選択識別キヤラクタ（SIC）ASCII
111 1101の挿入で常に開始する識別フイールド
（IF）の発生が示される。挿入された次の２個の
キヤラクタは送信DTE，AD３−AD４を識別し、
それらはユニツト内でストラツプ可能でありかつ
キヤラクタ・マトリクス内に含まれる。この出発
アドレスに続いて、一連の８個の可変フイル・キ
ヤラクタVF１〜VF８が挿入される。これらの８
個の可変フイル・キヤラクタの各々は６個のラン
ダムなビツトを含み、第７番目のビツトは制御ビ
ツトでないように「１」にセツトされ、かつ第８
番号のビツト・キヤラクタはパリテイである。こ
のように、８個のキヤラクタは48ビツトのランダ
ム情報を含む。 これらの48ビツトのランダム・データは、前に
説明したようにリンク暗号化モードに類似する態
様で得られる。暗号フイードバツク・レジスタ１
１−２は、擬似ランダムビツト・パターンを発生
するようにメツセージ間のシフト・コード・カウ
ンタとしてシステム・クロツク速さで作動する。
このカウンタは、定キヤリヤ環境においてでも、
ETXキヤラクタの検出で始動され、かつカウン
タが禁止されかつ暗号フイードバツク・レジスタ
が正常な動作に戻るとき次のSTXキヤラクタの
検出まで実行し続ける。暗号フイードバツク・レ
ジスタ１１−２のこのランダム・ビツト・パター
ンがアルゴリズム・モジユール１１−６への初期
プリセツト入力として用いられ、このモジユール
１１−６は８回の繰り返しのため正常な態様で付
勢されかつ駆動される。各繰り返しごとに発生さ
れる８個のキー・ビツトのうちの６個が可変フイ
ル・キヤラクタVF１〜VF８として用いられかつ
送信される。それらは同時に暗号フイードバツ
ク・レジスタ１１−２へフイードバツクされかつ
アルゴリズム・モジユール１１−６に対して初期
64−ビツト・プリセツトパターンを形成して、
STX５のメツセージの最初のデータ・キヤラク
タに基づき暗号化処理を行なう。 制御キヤラクタ・シーケンス 公称的に動作の選択暗号化モードでは、STX
およびETX間のすべての入力データは、制御キ
ヤラクタを除いて、暗号化されかつ暗号テキスト
として出力に現われる。しかしながら、装置は
DTEからの入力制御キヤラクタ・シーケンスに
感応するようにストラツプされることができ、前
記DTEからのシーケンスは平易なテキスト入力
またはその平易なテキスト入力によつて発生され
た暗号テキスト間で出力データをスイツチする。
これらの制御シーケンスは１または２個の制御キ
ヤラクタであり、これらのキヤラクタは第１２図
に示されるように開始暗号化フイールド（SEF）、
および終了暗号化フールド（EEF）からなる。
これらのキヤラクタは任意の選択された制御ビツ
ト・パターンに対してストラツプ可能である。 STX前のSEFまたはEEFの発生が無視される。
装置がまずセツトされて平易なテキスト出力を与
える。暗号化されたデータ、または暗号テキスト
がSEFに続く次のキヤラクタに基づき出力データ
ラインに現われる。暗号テキストが、EEFが検
出されるまでその出力として続き、前記EEFが
検出された時間に、ユニツトが、EEFに続く第
１のキヤラクタに基づいて開始する平易なテキス
ト入力データを出力する。暗号テキストまたはメ
ツセージ内の平易なテキスト間の切り換えの数に
は何ら限定がない。ETXは平易なテキスト出力
を与える初期状態にその装置をリセツトする。交
換状態 選択暗号化装置が平易なテキストまたは暗号テ
キスト出力を与えているかどうかに関して情報が
送信DTEへ与えられる。この暗号化状態交換が
送信DTEに対するEIA RS−232−Ｃインターフ
エイスの任意に選択可能なピン＃11，12，13，
14，16，18，19または25で示される。選択暗号化
装置が平易なテキストを送信しているとき、ライ
ンはハイ「１」状態にある。そのラインは、暗号
化されたデータを送信しているときはロー「０」
状態にある。 キヤラクタ・パリテイ 装置へのすべての入力キヤラクタが正しいパリ
テイのためチエツクされる。もし装置が平易なテ
キスト・モードであれば、間違つたパリテイを有
する入力の平易なテキスト・キヤラクタがこの間
違つたパリテイとともに送信され、かつ内部暗号
化プロセスが、間違つたパリテイを有する暗号フ
イードバツク・レジスタに暗号化されたキヤラク
タを置く。 もしも装置が暗号テキストを送信しておりかつ
間違つたパリテイを有する平易なテキスト入力キ
ヤラクタを受信すれば、暗号化処理が、間違つた
パリテイを有する暗号フイードバツク・レジスタ
に、暗号化されたキヤラクタを置き、かつ暗号テ
キスト出力キヤラクタが間違つたパリテイととも
に送られる。 間違つたパリテイを有する入力制御キヤラクタ
が間違つたパリテイとともに送信されかつ内部的
に無視される。 ブロツク・チエツク・キヤラクタ ブロツク・チエツク和が入来するデータに対し
てアキユムレートされかつ正確さに対して入来す
るBCCに対してチエツクされる。もしも誤まつ
ていれば、出力上に送られたBCCが慎重に間違
いにされる。ブロツク・チエツク和がすべての出
ていくデータ、すなわち平易なテキストおよび暗
号テキストの両方に対して、装置内でアキユムレ
トされる。この発生されたBCCはETXまたは
ETBに続いて送られる。 受信動作 受信動作はDCEインターフエイス信号によつ
て選択暗号化／証明装置へ始動される。受信
DTEとのRS−232−Ｃインターフエイスととも
にこのインターフエイスの動作が以下に説明され
る。 処理される唯一の入力メツセージはSOHで開
始するものであり、かつそれはSTXを含み、こ
のSTXは、キー変数が装置内にストアされるも
とのアドレス（AD3−AD4）を含むIFによつて
続けられる。他のすべてのメツセージが修正され
ない受信DTEへ通過される。 第１４図は受信処理動作の簡略化されたブロツ
ク・ダイヤグラムである。キヤラクタはDCEか
ら受信されかつ入力レジスタ１４−２へ置かれ
る。キヤラクタ・パリテイがチエツクされかつキ
ヤラクタが直接に出力へ通され、IF証明が与え
られかつアルゴリズムからのデータで処理され、
またはキヤラクタ記憶レジスタに保持される。
IFは、メツセージをDTEへ転送する前にメツセ
ージから奪われる。このIFは11個のキヤラクタ
を含むので、SOHおよび後続するSTXを含む
STXまでのキヤラクタがこの時間期間にキヤラ
クタ記憶レジスタ１４−４に保持される。キヤラ
クタ・マトリクスは、暗号化モードに入りかつ出
るべきときを検出するためSEFおよびEEF制御
キヤラクタ・シーケンスを含む。BCCが全体の
出力メツセージに亘つて発生される。 行先アドレス 受信DTEの行先アドレスAD１−AD２がDCE
から受信される出力へ通される。 識別フイールド IFが急速にSTXに続きかつSICキヤラクタで開
始されなければならない。もし存在しなければ、
メツセージは修正されないDTEへ通される。次
の２個のキヤラクタAD３−AD４は開始アドレ
スである。キーメモリ記憶装置９−３４がこのア
ドレスのためにサーチされかつ位置決めされると
き、関連のキー変数が直接にアルゴリズム・モジ
ユール９−６へ入れられる。場所決めされなけれ
ば、入力メツセージは修正されないDTEへ通さ
れる。 次の８個のキヤラクタ、VF１〜VF８は可変フ
イル・キヤラクタであり、これらのキヤラクタは
直接に暗号フイーバツク・レジスタ１１−２へロ
ードされる。一旦これが達成されると、装置が送
信装置と同じ初期状態にあり、かつ暗号解読処理
が後続するすべてのキヤラクタに基づき始められ
る。 制御キヤラクタ・シーケンス 公称的に、装置は、暗号テキストを直接暗号フ
イードバツク・レジスタ１１−２へ入れることに
よつて、正常な態様でETXの前の最後のデー
タ・キヤラクタまでIFの終了に続く最初のキヤ
ラクタで開始するすべてのキヤラクタを暗号解読
する。これは、排他的OR処理および平易なテキ
スト出力への翻訳の暗号解読処理のため正しいキ
ー・ビツトを発生するように非同期を確実にす
る。 もしも装置が制御キヤラクタ・シーケンスのた
めにストラツプされれば、それはSEFおよび
EEFシーケンスのため各入力データ・キヤラク
タを調べる。IF後の最初のデータキヤラクタで
開始するすべての入力データは、SEFシーケンス
が検出されるまで平易なテキストとしてDTEへ
通される。このシーケンスに続くすべてのキヤラ
クタは、EEFシーケンスが検出されるまで受信
DTEへ提示する前に解読される。このEEFの検
出によつて、装置は入力の平易なテキストを直接
DTEへの通過に戻る。暗号フイードバツク・レ
ジスタとともにアルゴリズム９−６がキヤラクタ
時間ごとに駆動されて、送信装置において発生さ
れた同一のキー・ビツトをつくり出す。ETXは
その装置を、平易なテキスト出力を与える同一の
条件にリセツトする。 交換状態 任意に選択可能なピン（＃11，12，13，14，
16，18，19または25）または受信DTEに対する
EIA RS−232−Ｃインターフエイスが用いられ
て、選択暗号化装置によつて受信されたIFの状
態を示す。そのラインは間違つたIFに対しては
ハイ、すなわち「１」状態であり、かつ正しい
IFに対してはロー、すなわち「０」状態である。 キヤラクタ・パリテイ 装置へのすべての入力キヤラクタが正しいパリ
テイのためにチエツクされる。もしも装置が平易
なテキスト・モードにあれば、誤つたパリテイを
有する入力の平易なテキスト・キヤラクタがこの
間違つたパリテイとともに受信DTEへ送られ、
かつ内部暗号化処理もまた間違つたパリテイとと
もに暗号フイードバツク・レジスタ１１−２にお
いて暗号化されたキヤラクタを置く。 もしも装置が間違つたパリテイを有する暗号テ
キスト・キヤラクタを受信すれば、それはそれを
正常に処理しかつその暗号解読された平易なテキ
スト・キヤラクタを間違つたパリテイを有する受
信DTEへ送る。これに続く８個のキヤラクタが
DTEに対してガーブルされる。 暗号解読された暗号テキスト入力・キヤラクタ
が間違つたパリテイを有すれば、DTEに対する
出力の平易なテキスト・キヤラクタが間違つたパ
リテイとともに送られ、かつ入来する暗号テキス
ト・キヤラクタのパリテイが間違つたパリテイと
ともに暗号フイードバツク・レジスタ１１−２に
置かれる。 間違つたパリテイとともに入来する制御キヤラ
クタは間違つたパリテイとともに受信DTEへ送
られかつ内部で無視される。 ブロツク・チエツク・キヤラクタ ブロツク・チエツク和が入来するデータのため
アキユムレートされかつ正したのため入来する
BCCに対してチエツクされる。もし正しくなけ
れば、DTEへ送られたBCCが慎重に間違いにさ
れる。ブロツク・チエツク和はそれから、DTE
へのすべてのデータ出力のため装置内でアキユム
レートされかつ、入来するBCCが正しければ
ETXキヤラクタに続く出力へ加えられる。 端末相互証明動作 端末相互証明モードの選択的暗号化／証明装置
の動作は第９図で図解された選択暗号化装置に非
常によく似ている。このモードの装置は同じデー
タ通信手順に感応し、８−ビツト・バイト、また
はキヤラクタ配向され、同じアルゴリズム・モジ
ユール９−６、アルゴリズム制御モジユール９−
８、送信処理モジユール９−２、受信処理モジユ
ール９−４、16進キー・ロード装置９−１０およ
びキー変数メモリ記憶装置９−３４を用い、かつ
同じインターフエイス９−４０、４２をDTEお
よびDCEへ与える。 動作のこのモードにおける主な相違は、平易な
テキスト入力データのすべてが平易なテキストと
して出力データ・ラインに現われることである。
内部的には、この平易なテキストはまた、アルゴ
リズム・モジユール９−６およびその関連の暗号
記憶レジスタ１１−２の動作によつてまるでそれ
が暗号化されているのと同じ態様で処理される。
しかしながら、発生された暗号テキストは出力デ
ータとして送られない。むしろ、入力データ・ラ
インでETXを検出するとき、この内部暗号化処
理が終了されかつ剰余領域としてアルゴリズム９
−６に存在する64キー・ビツトの内の16個が、
ETXに続く４個の16進キヤラクタの形式で証明
フイールド（AF）として出力メツセージへ付加
えられる。 アルゴリズム・ユニツト９−６は暗号モードで
のみ作動し、かつ送信および受信装置の両方が同
じ態様でデータに作用する。これらの装置の両方
への入力は同じ平易なテキストであるので、内部
に発生された暗号テキストは同一である。したが
つて、受信器がETXを検出するとき、入来する
AFに含まれる16個のキー・ビツトが、識別する
ための受信器アルゴリズム・モジユール９−６に
ある剰余として残つている16個のキー・ビツトと
ともにチエツクされる。正確な比較によつて、メ
ツセージ・インテグリテイ、すなわち、受信され
たメツセージが送信されたメツセージと同一であ
るということが示される。 AFキヤラクタ以外のすべてのキヤラクタが平
易なテキストで送信されるので、制御キヤラクタ
翻訳が必要でない。AFのキヤラクタは、それら
が制御キヤラクタであるように発生される。 IFの発生、検出および処理は、キー変数メモ
リ記憶の動作とともに、選択暗号化モードにおけ
るのと同じである。 証明装置 第１５図は、送信器および受信器の両方として
働く証明装置として利用される選択暗号化／証明
装置を示す。動は暗号化モードのみである。図示
のように、その装置の出力は公称的に平易なテキ
スト入力である。この平易なテキストはまたキー
発生器としてアルゴリズムを作動することによつ
て正常な態様で暗号化される。アルゴリズム１５
−６の各繰返しによつて発生される８個のキー・
ビツトが平易なテキストのキヤラクタとともに排
他的OR処理され１５−８かつ生じた暗号が暗号
フイードバツク・レジスタ１５−２へ入れられ
る。この動作はETXの検出までキヤラクタ毎に
続く。 送信器において、ETXの検出によつて、出力
が１５−１０をAF発生器１５−１２へ切り換え、
かつそのAFが出力メツセージへ付け加えられる。
受信器では、ETXの検出によつてAFが発生さ
れ、かつ入来するAFと比較される。 メツセージ流れ 第１６図は、端末相互の証明モード装置を用い
る通信網のメツセージ流れを示す。装置はその通
信網の各終端で要求されるのみであり、かつ
DCE１６−４，６間に示されるブレーク１６−
２が任意の数のメツセージ・スイツチまたは集信
装置を含むことができる。 システム遅延 第１２図および第１６図の比較によつて、唯一
の相違が送信されたテキストにあるということが
わかる。唯一の平易なテキストが証明フイールド
（AF）の付加とともに証明装置に現われ、それに
対して、平易なテキストおよび暗号テキストの両
方が取付けられるAFなしで選択暗号化装置に現
われる。 好ましい実施例では、この加えられたAFは
4.8Kbpsまでのビツト速さで４キヤラクタ倍だけ
システム遅延を増大する。これは、ETXキヤラ
クタまたは送信DTE１６−８が17キヤラクタ倍
遅延された受信DTE１６−１０に到達すること
を意味する。 4.8Kbps以上の付加的な遅延が以下に一覧表に
示されるように、所要のキー変数調査のために導
入される。
て、入力ビツト速さに基づいてSTXに続く変化
する量のキヤラクタをストアしかつ一時的に遅延
する。 送信動作 送信動作が、RS−232−Ｃインターフエイス９
−４０，４２を介してDTEによつて選択的暗号
化／証明装置へ始動される。DCEに対する装置
出力インターフエイスとともにこのインターフエ
イスの動作が以下に議論される。一旦、これらの
インターフエイス接続が確立されると、メツセー
ジが第１２図に示されるように処理される。 SOHで始まる唯一の入力メツセージが処理さ
れる。それらは、キー変数が装置内にストアされ
る行先アドレスAD１−AD２によつて急速に追
従されなければならず、かつまたメツセージ・テ
キストがSTXで開始しなければならない。他の
入力メツセージや修正されない出力に沿つて通過
される。 第１３図は送信処理動作の簡略化されたブロツ
クダイヤグラムである。入力キヤラクタがDTE
から受信されかつ入力レジスタ１３−２へ置かれ
る。キヤラクタ・パリテイが１３−４でチエツク
され、かつキヤラクタが直接に出力キヤラクタ・
バツフア１３−６へ通過するか、アルゴリズム１
３−８からのデータで処理されるか、またはキヤ
ラクタ記憶遅延１３−１０にストアされるかであ
る。STXの検出後、IFが出発アドレスAD３−
AD４を含むキヤラクタ・マトリツクス１３−１
０を用いて発生される。このIFがシステム・ク
ロツク速さで発生されかつ出力キヤラクタ・バツ
フア１３−６にストアされる。キヤラクタ記録遅
延１３−１０が用いられて4.8Kbps以上の入力デ
ータ速さでキヤラクタをバツフアする。ブロツ
ク・チエツク・キヤラクタ（BCC）が全体の出
力メツセージに亘つて再発生される。 行先アドレス 4.8Kbps以下で作動するとき、SOHが検出され
かつ急速な送信のため出力へ通される。AD１−
AD２は同様に通過され、他方この行先アドレス
のためキー記憶メモリ９−３４を同時にサーチす
る。この装置は、STXキヤラクタを含みそのキ
ヤラクタまで入力からの任意のキヤラクタを直接
出力に対して通過させる。行先アドレスがキー・
メモリ記憶装置に含まれていれば、関連のキー変
数が直接にアルゴリズム・ユニツト９−６へ入れ
られかつ符号化プロセスが始動される。行先アド
レスがキー・メモリ記憶装置９−３４に存在しな
ければ、全体の入力メツセージが修正されない出
力へ通過される。 識別フイールド 入力STXキヤラクタの検出によつて、STXに
すぐに続く選択識別キヤラクタ（SIC）ASCII
111 1101の挿入で常に開始する識別フイールド
（IF）の発生が示される。挿入された次の２個の
キヤラクタは送信DTE，AD３−AD４を識別し、
それらはユニツト内でストラツプ可能でありかつ
キヤラクタ・マトリクス内に含まれる。この出発
アドレスに続いて、一連の８個の可変フイル・キ
ヤラクタVF１〜VF８が挿入される。これらの８
個の可変フイル・キヤラクタの各々は６個のラン
ダムなビツトを含み、第７番目のビツトは制御ビ
ツトでないように「１」にセツトされ、かつ第８
番号のビツト・キヤラクタはパリテイである。こ
のように、８個のキヤラクタは48ビツトのランダ
ム情報を含む。 これらの48ビツトのランダム・データは、前に
説明したようにリンク暗号化モードに類似する態
様で得られる。暗号フイードバツク・レジスタ１
１−２は、擬似ランダムビツト・パターンを発生
するようにメツセージ間のシフト・コード・カウ
ンタとしてシステム・クロツク速さで作動する。
このカウンタは、定キヤリヤ環境においてでも、
ETXキヤラクタの検出で始動され、かつカウン
タが禁止されかつ暗号フイードバツク・レジスタ
が正常な動作に戻るとき次のSTXキヤラクタの
検出まで実行し続ける。暗号フイードバツク・レ
ジスタ１１−２のこのランダム・ビツト・パター
ンがアルゴリズム・モジユール１１−６への初期
プリセツト入力として用いられ、このモジユール
１１−６は８回の繰り返しのため正常な態様で付
勢されかつ駆動される。各繰り返しごとに発生さ
れる８個のキー・ビツトのうちの６個が可変フイ
ル・キヤラクタVF１〜VF８として用いられかつ
送信される。それらは同時に暗号フイードバツ
ク・レジスタ１１−２へフイードバツクされかつ
アルゴリズム・モジユール１１−６に対して初期
64−ビツト・プリセツトパターンを形成して、
STX５のメツセージの最初のデータ・キヤラク
タに基づき暗号化処理を行なう。 制御キヤラクタ・シーケンス 公称的に動作の選択暗号化モードでは、STX
およびETX間のすべての入力データは、制御キ
ヤラクタを除いて、暗号化されかつ暗号テキスト
として出力に現われる。しかしながら、装置は
DTEからの入力制御キヤラクタ・シーケンスに
感応するようにストラツプされることができ、前
記DTEからのシーケンスは平易なテキスト入力
またはその平易なテキスト入力によつて発生され
た暗号テキスト間で出力データをスイツチする。
これらの制御シーケンスは１または２個の制御キ
ヤラクタであり、これらのキヤラクタは第１２図
に示されるように開始暗号化フイールド（SEF）、
および終了暗号化フールド（EEF）からなる。
これらのキヤラクタは任意の選択された制御ビツ
ト・パターンに対してストラツプ可能である。 STX前のSEFまたはEEFの発生が無視される。
装置がまずセツトされて平易なテキスト出力を与
える。暗号化されたデータ、または暗号テキスト
がSEFに続く次のキヤラクタに基づき出力データ
ラインに現われる。暗号テキストが、EEFが検
出されるまでその出力として続き、前記EEFが
検出された時間に、ユニツトが、EEFに続く第
１のキヤラクタに基づいて開始する平易なテキス
ト入力データを出力する。暗号テキストまたはメ
ツセージ内の平易なテキスト間の切り換えの数に
は何ら限定がない。ETXは平易なテキスト出力
を与える初期状態にその装置をリセツトする。交
換状態 選択暗号化装置が平易なテキストまたは暗号テ
キスト出力を与えているかどうかに関して情報が
送信DTEへ与えられる。この暗号化状態交換が
送信DTEに対するEIA RS−232−Ｃインターフ
エイスの任意に選択可能なピン＃11，12，13，
14，16，18，19または25で示される。選択暗号化
装置が平易なテキストを送信しているとき、ライ
ンはハイ「１」状態にある。そのラインは、暗号
化されたデータを送信しているときはロー「０」
状態にある。 キヤラクタ・パリテイ 装置へのすべての入力キヤラクタが正しいパリ
テイのためチエツクされる。もし装置が平易なテ
キスト・モードであれば、間違つたパリテイを有
する入力の平易なテキスト・キヤラクタがこの間
違つたパリテイとともに送信され、かつ内部暗号
化プロセスが、間違つたパリテイを有する暗号フ
イードバツク・レジスタに暗号化されたキヤラク
タを置く。 もしも装置が暗号テキストを送信しておりかつ
間違つたパリテイを有する平易なテキスト入力キ
ヤラクタを受信すれば、暗号化処理が、間違つた
パリテイを有する暗号フイードバツク・レジスタ
に、暗号化されたキヤラクタを置き、かつ暗号テ
キスト出力キヤラクタが間違つたパリテイととも
に送られる。 間違つたパリテイを有する入力制御キヤラクタ
が間違つたパリテイとともに送信されかつ内部的
に無視される。 ブロツク・チエツク・キヤラクタ ブロツク・チエツク和が入来するデータに対し
てアキユムレートされかつ正確さに対して入来す
るBCCに対してチエツクされる。もしも誤まつ
ていれば、出力上に送られたBCCが慎重に間違
いにされる。ブロツク・チエツク和がすべての出
ていくデータ、すなわち平易なテキストおよび暗
号テキストの両方に対して、装置内でアキユムレ
トされる。この発生されたBCCはETXまたは
ETBに続いて送られる。 受信動作 受信動作はDCEインターフエイス信号によつ
て選択暗号化／証明装置へ始動される。受信
DTEとのRS−232−Ｃインターフエイスととも
にこのインターフエイスの動作が以下に説明され
る。 処理される唯一の入力メツセージはSOHで開
始するものであり、かつそれはSTXを含み、こ
のSTXは、キー変数が装置内にストアされるも
とのアドレス（AD3−AD4）を含むIFによつて
続けられる。他のすべてのメツセージが修正され
ない受信DTEへ通過される。 第１４図は受信処理動作の簡略化されたブロツ
ク・ダイヤグラムである。キヤラクタはDCEか
ら受信されかつ入力レジスタ１４−２へ置かれ
る。キヤラクタ・パリテイがチエツクされかつキ
ヤラクタが直接に出力へ通され、IF証明が与え
られかつアルゴリズムからのデータで処理され、
またはキヤラクタ記憶レジスタに保持される。
IFは、メツセージをDTEへ転送する前にメツセ
ージから奪われる。このIFは11個のキヤラクタ
を含むので、SOHおよび後続するSTXを含む
STXまでのキヤラクタがこの時間期間にキヤラ
クタ記憶レジスタ１４−４に保持される。キヤラ
クタ・マトリクスは、暗号化モードに入りかつ出
るべきときを検出するためSEFおよびEEF制御
キヤラクタ・シーケンスを含む。BCCが全体の
出力メツセージに亘つて発生される。 行先アドレス 受信DTEの行先アドレスAD１−AD２がDCE
から受信される出力へ通される。 識別フイールド IFが急速にSTXに続きかつSICキヤラクタで開
始されなければならない。もし存在しなければ、
メツセージは修正されないDTEへ通される。次
の２個のキヤラクタAD３−AD４は開始アドレ
スである。キーメモリ記憶装置９−３４がこのア
ドレスのためにサーチされかつ位置決めされると
き、関連のキー変数が直接にアルゴリズム・モジ
ユール９−６へ入れられる。場所決めされなけれ
ば、入力メツセージは修正されないDTEへ通さ
れる。 次の８個のキヤラクタ、VF１〜VF８は可変フ
イル・キヤラクタであり、これらのキヤラクタは
直接に暗号フイーバツク・レジスタ１１−２へロ
ードされる。一旦これが達成されると、装置が送
信装置と同じ初期状態にあり、かつ暗号解読処理
が後続するすべてのキヤラクタに基づき始められ
る。 制御キヤラクタ・シーケンス 公称的に、装置は、暗号テキストを直接暗号フ
イードバツク・レジスタ１１−２へ入れることに
よつて、正常な態様でETXの前の最後のデー
タ・キヤラクタまでIFの終了に続く最初のキヤ
ラクタで開始するすべてのキヤラクタを暗号解読
する。これは、排他的OR処理および平易なテキ
スト出力への翻訳の暗号解読処理のため正しいキ
ー・ビツトを発生するように非同期を確実にす
る。 もしも装置が制御キヤラクタ・シーケンスのた
めにストラツプされれば、それはSEFおよび
EEFシーケンスのため各入力データ・キヤラク
タを調べる。IF後の最初のデータキヤラクタで
開始するすべての入力データは、SEFシーケンス
が検出されるまで平易なテキストとしてDTEへ
通される。このシーケンスに続くすべてのキヤラ
クタは、EEFシーケンスが検出されるまで受信
DTEへ提示する前に解読される。このEEFの検
出によつて、装置は入力の平易なテキストを直接
DTEへの通過に戻る。暗号フイードバツク・レ
ジスタとともにアルゴリズム９−６がキヤラクタ
時間ごとに駆動されて、送信装置において発生さ
れた同一のキー・ビツトをつくり出す。ETXは
その装置を、平易なテキスト出力を与える同一の
条件にリセツトする。 交換状態 任意に選択可能なピン（＃11，12，13，14，
16，18，19または25）または受信DTEに対する
EIA RS−232−Ｃインターフエイスが用いられ
て、選択暗号化装置によつて受信されたIFの状
態を示す。そのラインは間違つたIFに対しては
ハイ、すなわち「１」状態であり、かつ正しい
IFに対してはロー、すなわち「０」状態である。 キヤラクタ・パリテイ 装置へのすべての入力キヤラクタが正しいパリ
テイのためにチエツクされる。もしも装置が平易
なテキスト・モードにあれば、誤つたパリテイを
有する入力の平易なテキスト・キヤラクタがこの
間違つたパリテイとともに受信DTEへ送られ、
かつ内部暗号化処理もまた間違つたパリテイとと
もに暗号フイードバツク・レジスタ１１−２にお
いて暗号化されたキヤラクタを置く。 もしも装置が間違つたパリテイを有する暗号テ
キスト・キヤラクタを受信すれば、それはそれを
正常に処理しかつその暗号解読された平易なテキ
スト・キヤラクタを間違つたパリテイを有する受
信DTEへ送る。これに続く８個のキヤラクタが
DTEに対してガーブルされる。 暗号解読された暗号テキスト入力・キヤラクタ
が間違つたパリテイを有すれば、DTEに対する
出力の平易なテキスト・キヤラクタが間違つたパ
リテイとともに送られ、かつ入来する暗号テキス
ト・キヤラクタのパリテイが間違つたパリテイと
ともに暗号フイードバツク・レジスタ１１−２に
置かれる。 間違つたパリテイとともに入来する制御キヤラ
クタは間違つたパリテイとともに受信DTEへ送
られかつ内部で無視される。 ブロツク・チエツク・キヤラクタ ブロツク・チエツク和が入来するデータのため
アキユムレートされかつ正したのため入来する
BCCに対してチエツクされる。もし正しくなけ
れば、DTEへ送られたBCCが慎重に間違いにさ
れる。ブロツク・チエツク和はそれから、DTE
へのすべてのデータ出力のため装置内でアキユム
レートされかつ、入来するBCCが正しければ
ETXキヤラクタに続く出力へ加えられる。 端末相互証明動作 端末相互証明モードの選択的暗号化／証明装置
の動作は第９図で図解された選択暗号化装置に非
常によく似ている。このモードの装置は同じデー
タ通信手順に感応し、８−ビツト・バイト、また
はキヤラクタ配向され、同じアルゴリズム・モジ
ユール９−６、アルゴリズム制御モジユール９−
８、送信処理モジユール９−２、受信処理モジユ
ール９−４、16進キー・ロード装置９−１０およ
びキー変数メモリ記憶装置９−３４を用い、かつ
同じインターフエイス９−４０、４２をDTEお
よびDCEへ与える。 動作のこのモードにおける主な相違は、平易な
テキスト入力データのすべてが平易なテキストと
して出力データ・ラインに現われることである。
内部的には、この平易なテキストはまた、アルゴ
リズム・モジユール９−６およびその関連の暗号
記憶レジスタ１１−２の動作によつてまるでそれ
が暗号化されているのと同じ態様で処理される。
しかしながら、発生された暗号テキストは出力デ
ータとして送られない。むしろ、入力データ・ラ
インでETXを検出するとき、この内部暗号化処
理が終了されかつ剰余領域としてアルゴリズム９
−６に存在する64キー・ビツトの内の16個が、
ETXに続く４個の16進キヤラクタの形式で証明
フイールド（AF）として出力メツセージへ付加
えられる。 アルゴリズム・ユニツト９−６は暗号モードで
のみ作動し、かつ送信および受信装置の両方が同
じ態様でデータに作用する。これらの装置の両方
への入力は同じ平易なテキストであるので、内部
に発生された暗号テキストは同一である。したが
つて、受信器がETXを検出するとき、入来する
AFに含まれる16個のキー・ビツトが、識別する
ための受信器アルゴリズム・モジユール９−６に
ある剰余として残つている16個のキー・ビツトと
ともにチエツクされる。正確な比較によつて、メ
ツセージ・インテグリテイ、すなわち、受信され
たメツセージが送信されたメツセージと同一であ
るということが示される。 AFキヤラクタ以外のすべてのキヤラクタが平
易なテキストで送信されるので、制御キヤラクタ
翻訳が必要でない。AFのキヤラクタは、それら
が制御キヤラクタであるように発生される。 IFの発生、検出および処理は、キー変数メモ
リ記憶の動作とともに、選択暗号化モードにおけ
るのと同じである。 証明装置 第１５図は、送信器および受信器の両方として
働く証明装置として利用される選択暗号化／証明
装置を示す。動は暗号化モードのみである。図示
のように、その装置の出力は公称的に平易なテキ
スト入力である。この平易なテキストはまたキー
発生器としてアルゴリズムを作動することによつ
て正常な態様で暗号化される。アルゴリズム１５
−６の各繰返しによつて発生される８個のキー・
ビツトが平易なテキストのキヤラクタとともに排
他的OR処理され１５−８かつ生じた暗号が暗号
フイードバツク・レジスタ１５−２へ入れられ
る。この動作はETXの検出までキヤラクタ毎に
続く。 送信器において、ETXの検出によつて、出力
が１５−１０をAF発生器１５−１２へ切り換え、
かつそのAFが出力メツセージへ付け加えられる。
受信器では、ETXの検出によつてAFが発生さ
れ、かつ入来するAFと比較される。 メツセージ流れ 第１６図は、端末相互の証明モード装置を用い
る通信網のメツセージ流れを示す。装置はその通
信網の各終端で要求されるのみであり、かつ
DCE１６−４，６間に示されるブレーク１６−
２が任意の数のメツセージ・スイツチまたは集信
装置を含むことができる。 システム遅延 第１２図および第１６図の比較によつて、唯一
の相違が送信されたテキストにあるということが
わかる。唯一の平易なテキストが証明フイールド
（AF）の付加とともに証明装置に現われ、それに
対して、平易なテキストおよび暗号テキストの両
方が取付けられるAFなしで選択暗号化装置に現
われる。 好ましい実施例では、この加えられたAFは
4.8Kbpsまでのビツト速さで４キヤラクタ倍だけ
システム遅延を増大する。これは、ETXキヤラ
クタまたは送信DTE１６−８が17キヤラクタ倍
遅延された受信DTE１６−１０に到達すること
を意味する。 4.8Kbps以上の付加的な遅延が以下に一覧表に
示されるように、所要のキー変数調査のために導
入される。
【表】
任意の交換状態キヤラクタが実現されるとき、
付加的な１個のキヤラクタ遅延が生じる。 送信動作 証明モード装置のための送信動作は、第１３図
に示されるようにETXキヤラクタの前にAFを挿
入するということを除いて、選択暗号化モード装
置に対して上述したものと同じである。 行先アドレス、識別フイールド、キヤラクタ・
パリテイ、およびブロツク・チエツク・キヤラク
タが、端末相互選択暗号化動作における送信動作
に対して説明したすべてである。 証明フイールド 入力キヤラクタとして送信装置がETXを検出
するとき、装置の出力がAF発生器へ切換えられ
る。４個の16進デイジツトが100XXXXのフオー
マツトで送信され、ここにおいて、XXXXは16
進デイジツトである。ビツト８はキヤラクタ・パ
リテイである。EXはAFの後すぐに送信される。 受信動作 証明モード装置のための受信動作は、第１４図
に示される入力メツセージからAFを奪い取るこ
とおよび証明に対する場合を除いて、選択暗号化
モード装置に対して説明したものと同じである。 証明フイールド AFの開始を印付けるべき限定するものはない
ので、第１４図に示されるように処理が始まる前
に受信器が付加的な４−キヤラクタ遅延を、入来
するメツセージへ導入する。ETXが入力に基づ
いて検出されるとき、その４個のぐに先行するキ
ヤラクタはAFを形成する。この時、受信装置は
暗号フイードバツク・レジスタへのそれ以上の入
力を禁止しかつそのアルゴリズム・モジユールに
残つている剰余（すなわち、送信装置によつて用
いられかつAFとして４個の入来する16進デイジ
ツトに含まれる64個のキー・ビツトの内の同じ16
個）を入来するAFと比較する。正確な比較がメ
ツセージ・インテグリテイを確認し、かつAFが
入来するメツセージから奪い取られかつETXが
DTEへ送られる。比較しないときは交換回路が
付勢される。 キヤラクタ・パリテイおよびブロツク・チエツ
ク・キヤラクタが、端末相互選択暗号化モードで
受信動作のため説明された同じ態様で処理され
る。交換状態もまた、正しいまたは誤つたAF状
態を表示するように表示がOR処理されるという
ことを除いて、端末相互選択暗号化モードで受信
動作のため前述したように処理される。 任意の交換状態 ３個のキヤラクタの内の１個が任意に受信
DTEへ送られたメツセージへ付け加えられてAF
状態を表示する。 −ASCII”（”（111 1011）は妥当AFを示す。 −ASCII”〔”（101 1011）は無効AFを示す。 −ASCII”＋”（010 1011）はIFがないことを示
す 証明動作を伴う端末相互選択暗号化 この動作モードは選択暗号化および証明モード
の能力を組合わせてメツセージの部分が平易なテ
キストで送信されるシステムのメツセージ・イン
テグリテイを与える。 本質的に装置は選択暗号化モードで作動し、そ
の場合、メツセージの選択された部分は、端末相
互選択暗号化動作の議論において説明したように
制御キヤラクタ・シーケンスによつて平易なテキ
ストで送られるが、しかし端末相互証明動作の議
論において説明したようにAF発生および処理の
付加を伴う。 第１７図は、両方のオペレーシヨン・モードを
含むシステムへの選択暗号化メツセージ流れ（第
１２図）および証明メツセージ流れ（第１６図）
を組合わせる通信網のメツセージ流れを示す。機
能的には装置は、端末相互証明動作において説明
したようにAFの付加を伴つて端末相互選択暗号
化動作において説明したように作動する。 同期
動作、非同期動作、制御キヤラクタ翻訳、多重キ
ー変数、キー変数メモリ記憶オプシヨン、バイト
流れ暗号化／暗号解読並びにメツセージ流れの動
作的環境および説明は、端末相互選択暗号化動作
の議論において前述したものと同じである。端末
相互証明動作のためのシステム遅延に対して与え
られた説明は証明動作を有する端末相互選択暗号
化に応用することができる。 送信動作は、端末相互証明動作において説明し
たAFの付加を伴う前述した端末相互選択暗号化
に対するものと同じである。第１３図に示された
簡略化されたブロツク・ダイヤフラムは、AF発
生のための点線部分が含まれるときに適用するこ
とができる。 受信動作は前述した端末相互モードに対するも
のと同じであり、端末相互証明動作において説明
したようなAFストリツピングおよび遅延の付加
を伴う。第１４図に示された簡略化されたブロツ
ク・ダイヤグラムは、AFストリツピングおよび
４−キヤラクタ遅延のための点線部分が加えられ
るときに応用することができる。 端末相互選択暗号化を議論する際に前に与られ
た送信および受信動作の次の展望に基づく議論は
この動作モードに直接応用することができる。す
なわちこの動作モードは、行先アドレス、識別フ
イールド、制御キヤラクタシーケンス、交換状
態、キヤラクタ・パリテイおよびブロツク・キヤ
ラクタ・チエツクである。
付加的な１個のキヤラクタ遅延が生じる。 送信動作 証明モード装置のための送信動作は、第１３図
に示されるようにETXキヤラクタの前にAFを挿
入するということを除いて、選択暗号化モード装
置に対して上述したものと同じである。 行先アドレス、識別フイールド、キヤラクタ・
パリテイ、およびブロツク・チエツク・キヤラク
タが、端末相互選択暗号化動作における送信動作
に対して説明したすべてである。 証明フイールド 入力キヤラクタとして送信装置がETXを検出
するとき、装置の出力がAF発生器へ切換えられ
る。４個の16進デイジツトが100XXXXのフオー
マツトで送信され、ここにおいて、XXXXは16
進デイジツトである。ビツト８はキヤラクタ・パ
リテイである。EXはAFの後すぐに送信される。 受信動作 証明モード装置のための受信動作は、第１４図
に示される入力メツセージからAFを奪い取るこ
とおよび証明に対する場合を除いて、選択暗号化
モード装置に対して説明したものと同じである。 証明フイールド AFの開始を印付けるべき限定するものはない
ので、第１４図に示されるように処理が始まる前
に受信器が付加的な４−キヤラクタ遅延を、入来
するメツセージへ導入する。ETXが入力に基づ
いて検出されるとき、その４個のぐに先行するキ
ヤラクタはAFを形成する。この時、受信装置は
暗号フイードバツク・レジスタへのそれ以上の入
力を禁止しかつそのアルゴリズム・モジユールに
残つている剰余（すなわち、送信装置によつて用
いられかつAFとして４個の入来する16進デイジ
ツトに含まれる64個のキー・ビツトの内の同じ16
個）を入来するAFと比較する。正確な比較がメ
ツセージ・インテグリテイを確認し、かつAFが
入来するメツセージから奪い取られかつETXが
DTEへ送られる。比較しないときは交換回路が
付勢される。 キヤラクタ・パリテイおよびブロツク・チエツ
ク・キヤラクタが、端末相互選択暗号化モードで
受信動作のため説明された同じ態様で処理され
る。交換状態もまた、正しいまたは誤つたAF状
態を表示するように表示がOR処理されるという
ことを除いて、端末相互選択暗号化モードで受信
動作のため前述したように処理される。 任意の交換状態 ３個のキヤラクタの内の１個が任意に受信
DTEへ送られたメツセージへ付け加えられてAF
状態を表示する。 −ASCII”（”（111 1011）は妥当AFを示す。 −ASCII”〔”（101 1011）は無効AFを示す。 −ASCII”＋”（010 1011）はIFがないことを示
す 証明動作を伴う端末相互選択暗号化 この動作モードは選択暗号化および証明モード
の能力を組合わせてメツセージの部分が平易なテ
キストで送信されるシステムのメツセージ・イン
テグリテイを与える。 本質的に装置は選択暗号化モードで作動し、そ
の場合、メツセージの選択された部分は、端末相
互選択暗号化動作の議論において説明したように
制御キヤラクタ・シーケンスによつて平易なテキ
ストで送られるが、しかし端末相互証明動作の議
論において説明したようにAF発生および処理の
付加を伴う。 第１７図は、両方のオペレーシヨン・モードを
含むシステムへの選択暗号化メツセージ流れ（第
１２図）および証明メツセージ流れ（第１６図）
を組合わせる通信網のメツセージ流れを示す。機
能的には装置は、端末相互証明動作において説明
したようにAFの付加を伴つて端末相互選択暗号
化動作において説明したように作動する。 同期
動作、非同期動作、制御キヤラクタ翻訳、多重キ
ー変数、キー変数メモリ記憶オプシヨン、バイト
流れ暗号化／暗号解読並びにメツセージ流れの動
作的環境および説明は、端末相互選択暗号化動作
の議論において前述したものと同じである。端末
相互証明動作のためのシステム遅延に対して与え
られた説明は証明動作を有する端末相互選択暗号
化に応用することができる。 送信動作は、端末相互証明動作において説明し
たAFの付加を伴う前述した端末相互選択暗号化
に対するものと同じである。第１３図に示された
簡略化されたブロツク・ダイヤフラムは、AF発
生のための点線部分が含まれるときに適用するこ
とができる。 受信動作は前述した端末相互モードに対するも
のと同じであり、端末相互証明動作において説明
したようなAFストリツピングおよび遅延の付加
を伴う。第１４図に示された簡略化されたブロツ
ク・ダイヤグラムは、AFストリツピングおよび
４−キヤラクタ遅延のための点線部分が加えられ
るときに応用することができる。 端末相互選択暗号化を議論する際に前に与られ
た送信および受信動作の次の展望に基づく議論は
この動作モードに直接応用することができる。す
なわちこの動作モードは、行先アドレス、識別フ
イールド、制御キヤラクタシーケンス、交換状
態、キヤラクタ・パリテイおよびブロツク・キヤ
ラクタ・チエツクである。
第１図は、この発明の好ましい実施例に用いら
れるデータ暗号化のブロツク・タイヤフラムであ
る。第２図は選択的暗号化／証明装置に用いられ
る暗号技術の機能的ダイヤフラムである。第３図
はシフト・コード・カウンタとして駆動される送
信器暗号フイードバツク・レジスタを示す機能的
ダイヤフラムである。第４図は、リンク暗号化モ
ードでSE／ADを用いる典型的な２地点間および
分岐回線を示す。第５図は、多重接続点を有する
典型的な端末モード通信網形態および、端末およ
びプロセスの混合物を含む多様なリンクを示す。
第６図は動作のリンク暗号化モードのSE／ADの
機能的ブロツク・ダイヤグラムである。第７図は
リンク暗号化モードで作動するビツト流れの暗号
化／暗号解読装置としてSE／ADを示す。第８図
は送信動作および受信動作の両方に用いられるモ
デム遅延補償回路を示す。第９図は動作の端末相
互選択暗号化モードでSE／ADの機能的ブロツ
ク・ダイヤグラムである。第１０図は制御キヤラ
クタに基づき行なわれる翻訳を示す。第１１図は
任意の端末相互モードで作動するバイト流れの暗
号化／暗号解読装置としてSE／ADの機能的ブロ
ツク・ダイヤグラムである。第１２図は端末相互
選択暗号化モードでSE／ADを利用する通信網に
おけるメツセージの流れを示す。第１３図は送信
処理動作の簡略化されたブロツク・ダイヤグラム
である。第１４図は受信処理動作の簡略化された
ブロツク・ダイヤグラムである。第１５図は送信
器および受信器の両方として働くちようど証明装
置として用いられるSE／ADを示す。第１６図は
端末相互証明モード装置を利用する通信網におけ
るメツセージの流れを示す。第１７図は両方のオ
ペレーシヨン・モードを含むシステムへの選択的
暗号化メツセージの流れと証明メツセージの流れ
とを組合せる通信網におけるメツセージの流れを
示す。 図において、２−２はDESアルゴリズム、２
−４は暗号フイードバツク・レジスタ、２−６は
出力レジスタ、２−１０はスイツチ、２−８は排
他的OR、２−１２は制御装置、６−２２は入力
インターフエイス、６−１４は送信記憶レジス
タ、６−２０は受信記憶レジスタ、６−１６は出
力インターフエイス、６−８はアルゴリズム制御
装置、６−１０は16進キー・ロード装置、６−２
は送信入力制御および暗号フイードバツク・レジ
スタ、６−４は受信入力制御および暗号フイード
バツク・レジスタを示す。
れるデータ暗号化のブロツク・タイヤフラムであ
る。第２図は選択的暗号化／証明装置に用いられ
る暗号技術の機能的ダイヤフラムである。第３図
はシフト・コード・カウンタとして駆動される送
信器暗号フイードバツク・レジスタを示す機能的
ダイヤフラムである。第４図は、リンク暗号化モ
ードでSE／ADを用いる典型的な２地点間および
分岐回線を示す。第５図は、多重接続点を有する
典型的な端末モード通信網形態および、端末およ
びプロセスの混合物を含む多様なリンクを示す。
第６図は動作のリンク暗号化モードのSE／ADの
機能的ブロツク・ダイヤグラムである。第７図は
リンク暗号化モードで作動するビツト流れの暗号
化／暗号解読装置としてSE／ADを示す。第８図
は送信動作および受信動作の両方に用いられるモ
デム遅延補償回路を示す。第９図は動作の端末相
互選択暗号化モードでSE／ADの機能的ブロツ
ク・ダイヤグラムである。第１０図は制御キヤラ
クタに基づき行なわれる翻訳を示す。第１１図は
任意の端末相互モードで作動するバイト流れの暗
号化／暗号解読装置としてSE／ADの機能的ブロ
ツク・ダイヤグラムである。第１２図は端末相互
選択暗号化モードでSE／ADを利用する通信網に
おけるメツセージの流れを示す。第１３図は送信
処理動作の簡略化されたブロツク・ダイヤグラム
である。第１４図は受信処理動作の簡略化された
ブロツク・ダイヤグラムである。第１５図は送信
器および受信器の両方として働くちようど証明装
置として用いられるSE／ADを示す。第１６図は
端末相互証明モード装置を利用する通信網におけ
るメツセージの流れを示す。第１７図は両方のオ
ペレーシヨン・モードを含むシステムへの選択的
暗号化メツセージの流れと証明メツセージの流れ
とを組合せる通信網におけるメツセージの流れを
示す。 図において、２−２はDESアルゴリズム、２
−４は暗号フイードバツク・レジスタ、２−６は
出力レジスタ、２−１０はスイツチ、２−８は排
他的OR、２−１２は制御装置、６−２２は入力
インターフエイス、６−１４は送信記憶レジス
タ、６−２０は受信記憶レジスタ、６−１６は出
力インターフエイス、６−８はアルゴリズム制御
装置、６−１０は16進キー・ロード装置、６−２
は送信入力制御および暗号フイードバツク・レジ
スタ、６−４は受信入力制御および暗号フイード
バツク・レジスタを示す。
Claims (1)
- 【特許請求の範囲】 １ 通信ライン上を送信される情報のインテグリ
テイを確認するための装置であつて、 送信器を備え、 前記送信器は、 前記通信ラインから平易なテキスト・データ・
メツセージを受取る送信器側受信手段と、 前記送信器側受信手段に接続され、前記平易な
テキスト・データ・メツセージを暗号化して送信
器証明フイールドを発生する送信器側暗号化手段
とを含み、 前記送信器側暗号化手段は、 １バイトのキー・ビツトを発生する送信器側キ
ー・ビツト発生手段と、 前記キー・ビツトを記憶する送信器側キー・ビ
ツト記憶手段と、 前記送信器側受信手段における前記平易なテキ
スト・データ・メツセージの１バイトの各ビツト
を、前記キー・ビツトのバイトにおける対応する
ビツトと排他的OR処理する送信器側排他的OR
処理手段とを有し、 前記送信器側キー・ビツト発生手段は、 送信器側暗号フイードバツク・レジスタを含
み、前記送信器側暗号フイードバツク・レジスタ
の高位のバイトは前記送信器側排他的OR処理手
段の出力からその入力を受け、 前記送信器側キー・ビツト発生手段はさらに、 前記送信器側暗号フイードバツク・レジスタか
らデータのその入力バイトを受けて前記キー・ビ
ツトを発生する送信器側アルゴリズム手段を含
み、 前記送信器はさらに、 前記送信器側暗号化手段に接続され、前記送信
器証明フイールドを記憶するための送信器証明フ
イールド記憶手段と、 前記送信器側受信手段および前記送信器証明フ
イールド記憶手段に接続され、前記平易なテキス
ト・データ・メツセージに前記送信器証明フイー
ルドを付加して前記通信ライン上に戻して送信す
る送信器側送信手段とを含み、 受信器をさらに備え、 前記受信器は、 前記送信器証明フイールドが付加された前記平
易なテキスト・データ・メツセージを前記通信ラ
インから受取る受信器側受信手段と、 前記受信器側受信手段に接続され、前記平易な
テキスト・データ・メツセージを暗号化して受信
器証明フイールドを発生する受信器側暗号化手段
とを含み、 前記受信器側暗号化手段は、 １バイトのキー・ビツトを発生する受信器側キ
ー・ビツト発生手段と、 前記キー・ビツトを記憶する受信器側キー・ビ
ツト記憶手段と、 前記受信器側受信手段における前記平易なテキ
スト・データの１バイトの各ビツトを、前記キ
ー・ビツトのバイトにおける対応するビツトと排
他的OR処理する受信器側排他的OR手段とを有
し、 前記受信器はさらに、 前記受信器側暗号化手段に接続され、前記受信
器証明フイールドを記憶するための受信器証明フ
イールド記憶手段と、 前記受信器側受信手段に接続され、前記平易な
テキスト・データ・メツセージを前記通信ライン
上に戻して送信する受信器側送信手段と、 前記受信器側受信手段および前記受信器証明フ
イールド記憶手段に接続されかつ前記送信器証明
フイールドが付加された前記平易なテキスト・デ
ータ・メツセージの終了の受信に応答して、前記
受信器証明フイールド記憶手段の内容を前記送信
器証明フイールドと比較する受信器比較手段とを
含む、装置。 ２ 前記送信器証明フイールド記憶手段は、前記
送信器側キー・ビツト記憶手段からその入力を受
ける、特許請求の範囲第１項記載の装置。 ３ 前記送信器証明フイールド記憶手段の内容の
一部は、１バイトの前記キー・ビツトが発生され
るたびごとに置き換えられる、特許請求の範囲第
２項記載の装置。 ４ 前記平易なテキスト・データ・メツセージの
終了を検出するための手段をさらに備えた、特許
請求の範囲第１項記載の装置。 ５ 前記送信器側送信手段は、前記平易なテキス
ト・データ・メツセージの受信の終了の検出に応
答して、前記送信器証明フイールドを、送信され
ている前記平易なテキスト・データ・メツセージ
の終りへ付け加える、特許請求の範囲第４項記載
の装置。６ 前記受信器比較手段および前記受信
器側送信手段に接続されかつ前記受信器比較手段
に応答して、前記送信された平易なテキスト・デ
ータに、前記比較動作の結果を示すキヤラクタを
付け加えるための手段をさらに備えた、特許請求
の範囲第１項記載の装置。 ７ 前記受信器側キー・ビツト発生手段は、受信
器側暗号フイードバツク・レジスタを含み、その
高位のバイトは前記受信器側排他的OR処理手段
の出力からその入力を受け、 前記受信器側暗号フイードバツク・レジスタか
らデータのその入力バイトを受けて前記キー・ビ
ツトを発生する受信器側アルゴリズム手段をさら
に含む、特許請求の範囲第１項記載の装置。 ８ 前記受信器証明フイールド記憶手段は、前記
受信器側キー・ビツトの記憶手段からその入力を
受ける、特許請求の範囲第１項記載の装置。 ９ 前記受信器証明フイールド記憶手段の内容の
一部は、１バイトの前記キー・ビツトが発生され
るたびごとに置き換えられる、特許請求の範囲第
８項記載の装置。 １０ 前記受信器比較手段および前記受信器側送
信手段に接続されかつ前記受信器比較手段に応答
して、前記送信された平易なテキスト・データ
に、前記比較動作の結果を示すキヤラクタを付け
加えるための手段をさらに備えた、特許請求の範
囲第９項記載の装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/852,446 US4159468A (en) | 1977-11-17 | 1977-11-17 | Communications line authentication device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5485603A JPS5485603A (en) | 1979-07-07 |
| JPH0324107B2 true JPH0324107B2 (ja) | 1991-04-02 |
Family
ID=25313354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13720478A Granted JPS5485603A (en) | 1977-11-17 | 1978-11-06 | Device for proving communication line |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4159468A (ja) |
| JP (1) | JPS5485603A (ja) |
| BR (1) | BR7807461A (ja) |
| CH (1) | CH641300A5 (ja) |
| DE (1) | DE2849718C2 (ja) |
| FR (1) | FR2409642A1 (ja) |
| GB (1) | GB2008363B (ja) |
| IN (1) | IN150964B (ja) |
Families Citing this family (90)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4264782A (en) * | 1979-06-29 | 1981-04-28 | International Business Machines Corporation | Method and apparatus for transaction and identity verification |
| FR2480539B1 (fr) * | 1980-04-09 | 1985-09-13 | Cii Honeywell Bull | Procede et systeme de transmission de messages signes |
| EP0151147B1 (en) * | 1983-07-22 | 1988-04-20 | Independent Broadcasting Authority | Security system for television signal encryption |
| US4866666A (en) * | 1984-10-29 | 1989-09-12 | Francisco Michael H | Method for maintaining data integrity during information transmission by generating indicia representing total number of binary 1's and 0's of the data |
| US4982430A (en) * | 1985-04-24 | 1991-01-01 | General Instrument Corporation | Bootstrap channel security arrangement for communication network |
| US4760599A (en) * | 1985-11-07 | 1988-07-26 | Nec Corporation | Data encryptor |
| US4731843A (en) * | 1985-12-30 | 1988-03-15 | Paradyne Corporation | Method and device of increasing the execution speed of cipher feedback mode of the DES by an arbitrary multiplier |
| US4972475A (en) * | 1987-02-10 | 1990-11-20 | Veritec Inc. | Authenticating pseudo-random code and apparatus |
| US4944006A (en) * | 1987-03-12 | 1990-07-24 | Zenith Electronics Corporation | Secure data packet transmission system and method |
| US4876718A (en) * | 1987-03-12 | 1989-10-24 | Zenith Electronics Corporation | Secure data packet transmission system and method |
| US4771458A (en) * | 1987-03-12 | 1988-09-13 | Zenith Electronics Corporation | Secure data packet transmission system and method |
| US5170401A (en) * | 1988-06-02 | 1992-12-08 | Rockwell International Corporation | High integrity single transmission line communication system for critical aviation information |
| US5081678A (en) * | 1989-06-28 | 1992-01-14 | Digital Equipment Corporation | Method for utilizing an encrypted key as a key identifier in a data packet in a computer network |
| US5128528A (en) * | 1990-10-15 | 1992-07-07 | Dittler Brothers, Inc. | Matrix encoding devices and methods |
| US5524072A (en) * | 1991-12-04 | 1996-06-04 | Enco-Tone Ltd. | Methods and apparatus for data encryption and transmission |
| US5239584A (en) * | 1991-12-26 | 1993-08-24 | General Electric Corporation | Method and apparatus for encryption/authentication of data in energy metering applications |
| US5442708A (en) * | 1993-03-09 | 1995-08-15 | Uunet Technologies, Inc. | Computer network encryption/decryption device |
| US5444782A (en) * | 1993-03-09 | 1995-08-22 | Uunet Technologies, Inc. | Computer network encryption/decryption device |
| US5488649A (en) * | 1994-05-06 | 1996-01-30 | Motorola, Inc. | Method for validating a communication link |
| NL9400428A (nl) * | 1994-03-18 | 1995-11-01 | Nederland Ptt | Inrichting voor het cryptografisch bewerken van datapakketten, alsmede werkwijze voor het genereren van cryptografische bewerkingsdata. |
| US5432848A (en) * | 1994-04-15 | 1995-07-11 | International Business Machines Corporation | DES encryption and decryption unit with error checking |
| US6865551B1 (en) | 1994-11-23 | 2005-03-08 | Contentguard Holdings, Inc. | Removable content repositories |
| US7117180B1 (en) | 1994-11-23 | 2006-10-03 | Contentguard Holdings, Inc. | System for controlling the use of digital works using removable content repositories |
| JPH08263438A (ja) * | 1994-11-23 | 1996-10-11 | Xerox Corp | ディジタルワークの配給及び使用制御システム並びにディジタルワークへのアクセス制御方法 |
| US20050149450A1 (en) * | 1994-11-23 | 2005-07-07 | Contentguard Holdings, Inc. | System, method, and device for controlling distribution and use of digital works based on a usage rights grammar |
| US6963859B2 (en) | 1994-11-23 | 2005-11-08 | Contentguard Holdings, Inc. | Content rendering repository |
| US5757924A (en) * | 1995-09-18 | 1998-05-26 | Digital Secured Networks Techolognies, Inc. | Network security device which performs MAC address translation without affecting the IP address |
| FR2747488B1 (fr) * | 1996-04-12 | 1998-07-10 | Inst Nat Rech Inf Automat | Dispositif d'authentification d'un fichier de donnees |
| AU743258B2 (en) | 1997-01-03 | 2002-01-24 | Fortress Technologies, Inc. | Improved network security device |
| US6233684B1 (en) | 1997-02-28 | 2001-05-15 | Contenaguard Holdings, Inc. | System for controlling the distribution and use of rendered digital works through watermaking |
| US7068787B1 (en) | 1998-10-23 | 2006-06-27 | Contentguard Holdings, Inc. | System and method for protection of digital works |
| US7356688B1 (en) | 1999-04-06 | 2008-04-08 | Contentguard Holdings, Inc. | System and method for document distribution |
| US6937726B1 (en) | 1999-04-06 | 2005-08-30 | Contentguard Holdings, Inc. | System and method for protecting data files by periodically refreshing a decryption key |
| US6859533B1 (en) | 1999-04-06 | 2005-02-22 | Contentguard Holdings, Inc. | System and method for transferring the right to decode messages in a symmetric encoding scheme |
| US7286665B1 (en) | 1999-04-06 | 2007-10-23 | Contentguard Holdings, Inc. | System and method for transferring the right to decode messages |
| US6885748B1 (en) | 1999-10-23 | 2005-04-26 | Contentguard Holdings, Inc. | System and method for protection of digital works |
| US7743259B2 (en) * | 2000-08-28 | 2010-06-22 | Contentguard Holdings, Inc. | System and method for digital rights management using a standard rendering engine |
| US6931545B1 (en) | 2000-08-28 | 2005-08-16 | Contentguard Holdings, Inc. | Systems and methods for integrity certification and verification of content consumption environments |
| US7237125B2 (en) * | 2000-08-28 | 2007-06-26 | Contentguard Holdings, Inc. | Method and apparatus for automatically deploying security components in a content distribution system |
| US7073199B1 (en) | 2000-08-28 | 2006-07-04 | Contentguard Holdings, Inc. | Document distribution management method and apparatus using a standard rendering engine and a method and apparatus for controlling a standard rendering engine |
| US7343324B2 (en) * | 2000-11-03 | 2008-03-11 | Contentguard Holdings Inc. | Method, system, and computer readable medium for automatically publishing content |
| US6912294B2 (en) * | 2000-12-29 | 2005-06-28 | Contentguard Holdings, Inc. | Multi-stage watermarking process and system |
| JP2002208922A (ja) * | 2001-01-12 | 2002-07-26 | Ntt Docomo Inc | 暗号化装置および復号装置ならびに認証情報付与装置、暗号化方法、復号方法、認証情報付与方法 |
| US7206765B2 (en) * | 2001-01-17 | 2007-04-17 | Contentguard Holdings, Inc. | System and method for supplying and managing usage rights based on rules |
| US8069116B2 (en) | 2001-01-17 | 2011-11-29 | Contentguard Holdings, Inc. | System and method for supplying and managing usage rights associated with an item repository |
| US7028009B2 (en) * | 2001-01-17 | 2006-04-11 | Contentguardiholdings, Inc. | Method and apparatus for distributing enforceable property rights |
| US20030220880A1 (en) * | 2002-01-17 | 2003-11-27 | Contentguard Holdings, Inc. | Networked services licensing system and method |
| US20040039704A1 (en) * | 2001-01-17 | 2004-02-26 | Contentguard Holdings, Inc. | System and method for supplying and managing usage rights of users and suppliers of items |
| US7774279B2 (en) * | 2001-05-31 | 2010-08-10 | Contentguard Holdings, Inc. | Rights offering and granting |
| US6754642B2 (en) | 2001-05-31 | 2004-06-22 | Contentguard Holdings, Inc. | Method and apparatus for dynamically assigning usage rights to digital works |
| WO2002057922A1 (en) | 2001-01-17 | 2002-07-25 | Contentguard Holdings, Inc. | Method and apparatus for managing digital content usage rights |
| AUPR272301A0 (en) * | 2001-01-23 | 2001-02-22 | Breu, Georg Snr. | Method and apparatus for enabling a supplier to verify the validity of consumption information |
| US20030043852A1 (en) * | 2001-05-18 | 2003-03-06 | Bijan Tadayon | Method and apparatus for verifying data integrity based on data compression parameters |
| US7152046B2 (en) * | 2001-05-31 | 2006-12-19 | Contentguard Holdings, Inc. | Method and apparatus for tracking status of resource in a system for managing use of the resources |
| US8275716B2 (en) | 2001-05-31 | 2012-09-25 | Contentguard Holdings, Inc. | Method and system for subscription digital rights management |
| US7222104B2 (en) * | 2001-05-31 | 2007-05-22 | Contentguard Holdings, Inc. | Method and apparatus for transferring usage rights and digital work having transferrable usage rights |
| US8275709B2 (en) | 2001-05-31 | 2012-09-25 | Contentguard Holdings, Inc. | Digital rights management of content when content is a future live event |
| US8001053B2 (en) | 2001-05-31 | 2011-08-16 | Contentguard Holdings, Inc. | System and method for rights offering and granting using shared state variables |
| US6895503B2 (en) * | 2001-05-31 | 2005-05-17 | Contentguard Holdings, Inc. | Method and apparatus for hierarchical assignment of rights to documents and documents having such rights |
| US6973445B2 (en) * | 2001-05-31 | 2005-12-06 | Contentguard Holdings, Inc. | Demarcated digital content and method for creating and processing demarcated digital works |
| US7725401B2 (en) | 2001-05-31 | 2010-05-25 | Contentguard Holdings, Inc. | Method and apparatus for establishing usage rights for digital content to be created in the future |
| US8099364B2 (en) | 2001-05-31 | 2012-01-17 | Contentguard Holdings, Inc. | Digital rights management of content when content is a future live event |
| US6976009B2 (en) | 2001-05-31 | 2005-12-13 | Contentguard Holdings, Inc. | Method and apparatus for assigning consequential rights to documents and documents having such rights |
| US20030009424A1 (en) * | 2001-05-31 | 2003-01-09 | Contentguard Holdings, Inc. | Method for managing access and use of resources by verifying conditions and conditions for use therewith |
| US6876984B2 (en) * | 2001-05-31 | 2005-04-05 | Contentguard Holdings, Inc. | Method and apparatus for establishing usage rights for digital content to be created in the future |
| US7774280B2 (en) * | 2001-06-07 | 2010-08-10 | Contentguard Holdings, Inc. | System and method for managing transfer of rights using shared state variables |
| AU2002345577A1 (en) * | 2001-06-07 | 2002-12-23 | Contentguard Holdings, Inc. | Protected content distribution system |
| CN1539117A (zh) * | 2001-06-07 | 2004-10-20 | ��̹�е¿عɹɷ�����˾ | 在数字权利管理系统中支持多个委托区域的方法和装置 |
| EP1393230A4 (en) * | 2001-06-07 | 2004-07-07 | Contentguard Holdings Inc | METHOD AND METHOD FOR MANAGING TRANSFER OF RIGHTS |
| EP1456763A4 (en) * | 2001-11-20 | 2005-10-12 | Contentguard Holdings Inc | SYSTEMS AND METHODS FOR CREATING, HANDLING AND PROCESSING RIGHTS EXPRESSIONS AND CONTRACTS USING SEGMENTED TEMPLATES |
| US7840488B2 (en) * | 2001-11-20 | 2010-11-23 | Contentguard Holdings, Inc. | System and method for granting access to an item or permission to use an item based on configurable conditions |
| US7974923B2 (en) * | 2001-11-20 | 2011-07-05 | Contentguard Holdings, Inc. | Extensible rights expression processing system |
| JP2005532610A (ja) * | 2002-03-14 | 2005-10-27 | コンテントガード ホールディングズ インコーポレイテッド | 変調された信号を使用して使用権を表現するシステム及び方法 |
| US20030229593A1 (en) * | 2002-03-14 | 2003-12-11 | Michael Raley | Rights expression profile system and method |
| US7805371B2 (en) * | 2002-03-14 | 2010-09-28 | Contentguard Holdings, Inc. | Rights expression profile system and method |
| WO2003094076A1 (en) * | 2002-04-29 | 2003-11-13 | Contentguard Holdings, Inc. | Rights management system using legality expression language |
| US7685642B2 (en) * | 2003-06-26 | 2010-03-23 | Contentguard Holdings, Inc. | System and method for controlling rights expressions by stakeholders of an item |
| US20050097593A1 (en) * | 2003-11-05 | 2005-05-05 | Michael Raley | System, method and device for selected content distribution |
| US20060107326A1 (en) * | 2004-11-12 | 2006-05-18 | Demartini Thomas | Method, system, and device for verifying authorized issuance of a rights expression |
| US8660961B2 (en) | 2004-11-18 | 2014-02-25 | Contentguard Holdings, Inc. | Method, system, and device for license-centric content consumption |
| US20060106726A1 (en) * | 2004-11-18 | 2006-05-18 | Contentguard Holdings, Inc. | Method, system, and device for license-centric content consumption |
| US20060112015A1 (en) * | 2004-11-24 | 2006-05-25 | Contentguard Holdings, Inc. | Method, system, and device for handling creation of derivative works and for adapting rights to derivative works |
| US7640433B1 (en) * | 2005-01-28 | 2009-12-29 | Rockwell Collins, Inc. | MILS network using COTS switches |
| US20060248573A1 (en) * | 2005-04-28 | 2006-11-02 | Content Guard Holdings, Inc. | System and method for developing and using trusted policy based on a social model |
| US20060271915A1 (en) * | 2005-05-24 | 2006-11-30 | Contentguard Holdings, Inc. | Usage rights grammar and digital works having usage rights created with the grammar |
| US7438078B2 (en) * | 2005-08-05 | 2008-10-21 | Peter Woodruff | Sleeping bag and system |
| KR101322515B1 (ko) * | 2005-09-29 | 2013-10-25 | 콘텐트가드 홀딩즈 인코포레이티드 | 발행 권리를 갖는 선행복사본과 관리복사본 토큰을 이용한디지털 권리 관리 시스템 및 방법 |
| US7720767B2 (en) * | 2005-10-24 | 2010-05-18 | Contentguard Holdings, Inc. | Method and system to support dynamic rights and resources sharing |
| JP2009027525A (ja) * | 2007-07-20 | 2009-02-05 | Nec Corp | 光伝送システムおよび光伝送方法 |
| JP5981761B2 (ja) * | 2012-05-01 | 2016-08-31 | キヤノン株式会社 | 通信装置、制御方法、プログラム |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3623155A (en) * | 1969-12-24 | 1971-11-23 | Ibm | Optimum apparatus and method for check bit generation and error detection, location and correction |
| US3735351A (en) * | 1971-06-29 | 1973-05-22 | Hydril Co | Remote station address verification using address conditioned encoding |
| US3831143A (en) * | 1971-11-26 | 1974-08-20 | Computer Science Corp | Concatenated burst-trapping codes |
| US3798597A (en) * | 1972-06-26 | 1974-03-19 | Honeywell Inf Systems | System and method for effecting cyclic redundancy checking |
| JPS535769B2 (ja) * | 1972-07-20 | 1978-03-02 | ||
| US3876832A (en) * | 1972-10-20 | 1975-04-08 | Barrie O Morgan | Digital cryptographic system and method |
| JPS5542546B2 (ja) * | 1973-01-31 | 1980-10-31 | ||
| US3911216A (en) * | 1973-12-17 | 1975-10-07 | Honeywell Inf Systems | Nonlinear code generator and decoder for transmitting data securely |
| JPS5099657A (ja) * | 1973-12-29 | 1975-08-07 | ||
| SE380696B (sv) * | 1974-03-20 | 1975-11-10 | Philips Svenska Ab | Sett att alstra en pseudoslumpbitfoljd och anordning for utforande av settet. |
| GB1516842A (en) * | 1974-07-03 | 1978-07-05 | British Broadcasting Corp | Digital signal transmission |
| US3962539A (en) * | 1975-02-24 | 1976-06-08 | International Business Machines Corporation | Product block cipher system for data security |
| US3958081A (en) * | 1975-02-24 | 1976-05-18 | International Business Machines Corporation | Block cipher system for data security |
| JPS5294003A (en) * | 1976-02-03 | 1977-08-08 | Nec Corp | Decoder for error control |
| US4074066A (en) * | 1976-04-26 | 1978-02-14 | International Business Machines Corporation | Message verification and transmission error detection by block chaining |
-
1977
- 1977-11-17 US US05/852,446 patent/US4159468A/en not_active Expired - Lifetime
-
1978
- 1978-10-31 GB GB7842688A patent/GB2008363B/en not_active Expired
- 1978-11-03 CH CH1135978A patent/CH641300A5/de not_active IP Right Cessation
- 1978-11-06 JP JP13720478A patent/JPS5485603A/ja active Granted
- 1978-11-06 FR FR7831374A patent/FR2409642A1/fr active Granted
- 1978-11-09 IN IN1219/CAL/78A patent/IN150964B/en unknown
- 1978-11-13 BR BR7807461A patent/BR7807461A/pt unknown
- 1978-11-16 DE DE2849718A patent/DE2849718C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE2849718C2 (de) | 1983-01-05 |
| GB2008363B (en) | 1982-04-15 |
| CH641300A5 (de) | 1984-02-15 |
| JPS5485603A (en) | 1979-07-07 |
| DE2849718A1 (de) | 1979-05-23 |
| GB2008363A (en) | 1979-05-31 |
| US4159468A (en) | 1979-06-26 |
| FR2409642A1 (fr) | 1979-06-15 |
| FR2409642B1 (ja) | 1983-10-28 |
| IN150964B (ja) | 1983-01-29 |
| BR7807461A (pt) | 1979-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0324107B2 (ja) | ||
| US4160120A (en) | Link encryption device | |
| US4172213A (en) | Byte stream selective encryption/decryption device | |
| US4654480A (en) | Method and apparatus for synchronizing encrypting and decrypting systems | |
| US4754482A (en) | Method and apparatus for synchronizing encrypting and decrypting systems | |
| KR100234447B1 (ko) | 안전한 통신링크의 확정방법 및 그장치 | |
| US5297208A (en) | Secure file transfer system and method | |
| US4405829A (en) | Cryptographic communications system and method | |
| US4322576A (en) | Message format for secure communication over data links | |
| US5345507A (en) | Secure message authentication for binary additive stream cipher systems | |
| US4074066A (en) | Message verification and transmission error detection by block chaining | |
| US6167515A (en) | Method and system for performing the transmission of private data over a public network | |
| US4797672A (en) | Voice network security system | |
| US7284123B2 (en) | Secure communication system and method for integrated mobile communication terminals comprising a short-distance communication module | |
| HK1007367B (en) | Method for algorithm independent cryptographic key management | |
| JPH06315027A (ja) | データ通信環境におけるデータ認証のための方法および装置 | |
| US5199072A (en) | Method and apparatus for restricting access within a wireless local area network | |
| JPH05500298A (ja) | 暗号化装置 | |
| US4805216A (en) | Method and apparatus for continuously acknowledged link encrypting | |
| RU2147793C1 (ru) | Дешифрование повторно передаваемых данных в системе шифрованной связи | |
| JPH05347617A (ja) | 無線通信システムの通信方法 | |
| Kent | Encryption-based protection for interactive user/computer communication | |
| JPH04347949A (ja) | 電子メール通信方法および送信側端末 | |
| CN113556332A (zh) | 一种数据加密传输方法 | |
| EP0464565B1 (en) | Cryptography processor and method with optional status encoding |