JPH0324682B2 - - Google Patents
Info
- Publication number
- JPH0324682B2 JPH0324682B2 JP57012165A JP1216582A JPH0324682B2 JP H0324682 B2 JPH0324682 B2 JP H0324682B2 JP 57012165 A JP57012165 A JP 57012165A JP 1216582 A JP1216582 A JP 1216582A JP H0324682 B2 JPH0324682 B2 JP H0324682B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- sequencer
- control
- sequencers
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/052—Linking several PLC's
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/12—Plc mp multi processor system
- G05B2219/1208—Communication, exchange of control, I-O data between different plc
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15017—Optical fiber
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】 この発明は制御システムに関するものである。[Detailed description of the invention] This invention relates to a control system.
従来の小型シーケンサでは、被制御機器の制御
入出力点数が多く、1台では足りずに複数台数で
被制御機器を制御する場合、例えば、被制御機器
のリミツトスイツチ信号X1を内部のプログラム
でシーケンサ1,2,3が使つている場合、リミ
ツトスイツチ信号X1はシーケンサ1,2,3の
3台の入力端子へ接続しなければならない。ま
た、一つのシーケンサの演算結果を他のシーケン
サが使う場合は、演算結果を出力端子に出力し、
その出力端子を演算結果を必要とするシーケンサ
の入力端子に接続しなければならない。 Conventional small sequencers have a large number of control input/output points for controlled devices, and if you want to control multiple controlled devices because one device is not enough, for example, you can use the limit switch signal X 1 of the controlled device to If sequencers 1, 2, and 3 are used, the limit switch signal X1 must be connected to the three input terminals of sequencers 1, 2, and 3. Also, when the calculation results of one sequencer are used by another sequencer, the calculation results are output to the output terminal,
Its output terminal must be connected to the input terminal of the sequencer that requires the operation result.
このように、従来の小型シーケンサを複数台使
つて一つの設備を動かす場合、入力や出力の使用
効率が悪くなり、拡張性に欠けるという問題があ
つた。 As described above, when a single piece of equipment is operated using a plurality of conventional small sequencers, there is a problem in that input and output usage efficiency becomes poor and scalability is lacking.
一方、大型シーケンサ1台で設備を制御する場
合、制御部分が故障すると設備全体がダウンして
しまうという欠点や、リミツトスイツチやソレノ
イドバルブ等への入出力信号線を全部1個所まで
引つ張つてこなければならない。また、大型であ
るため、配置場所も広くとる等の欠点があつた。 On the other hand, when controlling equipment with a single large sequencer, there are disadvantages in that if the control part breaks down, the entire equipment goes down, and the input/output signal lines to limit switches, solenoid valves, etc. must be pulled to one location. There must be. In addition, since it is large, it has disadvantages such as requiring a large space for installation.
したがつて、この発明の目的は、入出力信号線
の配線距離を短くできるとともに信頼性を高くで
き、しかも入出力の使用効率が高く拡張性に富ん
だ制御システムを提供することである。 Accordingly, an object of the present invention is to provide a control system that can shorten the wiring distance of input/output signal lines and increase reliability, has high input/output usage efficiency, and is highly expandable.
この発明は、入出力点数の少ない複数台の小型
シーケンサがそれぞれの制御データを相互に伝送
し合つて、他のシーケンサの制御データをそれぞ
れのシーケンサがユーザプログラムの中で自由に
使えるようにすることにより、小型シーケンサで
ありながら大型シーケンサと同じような入出力点
数が扱えるような拡張性を持たせ、かつデータ伝
送を延ばすことにより分散処理を可能にして入出
力信号線の配線距離を短かくし、さらに複数台の
小型シーケンサを使用することにより信頼性を高
めようとするものである。このために、この発明
の制御システムは、複数のシーケンサの各々が順
次入力データおよび出力データを含む自身の制御
データをシリアルデータ伝送路を通して他の全て
のシーケンサに伝送するとともに自身の制御デー
タおよびシリアルデータ伝送路を通して伝送され
た他の全てのシーケンサからの制御データを制御
データメモリの対応する場所に格納し、シーケン
サ制御部が制御データメモリの内容に基づいて出
力データをパラレルデータバスに送り出すように
している。 This invention enables multiple small sequencers with a small number of input/output points to mutually transmit their respective control data so that each sequencer can freely use the control data of other sequencers in its user program. Although it is a small sequencer, it is expandable enough to handle the same number of input/output points as a large sequencer, and by extending data transmission, it enables distributed processing and shortens the wiring distance of input/output signal lines. Furthermore, reliability is to be improved by using multiple small sequencers. To this end, in the control system of the present invention, each of the plurality of sequencers sequentially transmits its own control data including input data and output data to all other sequencers through a serial data transmission path, and also transmits its own control data and serial Control data from all other sequencers transmitted through the data transmission path is stored in corresponding locations in the control data memory, and the sequencer control section sends output data to the parallel data bus based on the contents of the control data memory. ing.
以下、この発明の実施例を図面に基づいて説明
する。 Embodiments of the present invention will be described below based on the drawings.
この制御システムは、第1図に示すように、シ
リアルデータを光信号に変換してシリアルデータ
伝送路である光フアイバOFに送り出す光信号出
力部OUTと、光フアイバOFから送られてきたシ
リアルデータを電気信号に変換する光信号入力部
INを持つ複数のシーケンサPC1〜PCoからなり、
1台のシーケンサ、例えばPC1の光信号出力部
OUTとつぎのシーケンサPCoの光信号入力部IN
とを光フアイバOFで接続し、シーケンサPC1〜
PCoを光フアイバOFで環状に接続している。そ
して、シーケンサPC1〜PCoの各々は、内部の制
御データメモリにシリアルデータ伝送系に接続で
きる数に相当する第2図に示すようなシーケンサ
PC1〜PCoの制御データ領域を持ち、実際の稼働
時は、第3図に示すように、ユーザプログラムの
実行→演算結果の出力→入力信号取込み→各シー
ケンサPC1〜PCoの制御データの伝送、受信→の
ステツプをエンドレスで繰り返す。この場合、制
御データとは、各シーケンサPC1〜PCoの入力信
号、出力信号、数値データ等の等のユーザのシー
ケンサプログラムの使用される信号を言う。 As shown in Figure 1, this control system consists of an optical signal output section OUT that converts serial data into an optical signal and sends it to the optical fiber OF, which is a serial data transmission path, and the serial data sent from the optical fiber OF. Optical signal input section that converts
Consists of multiple sequencers PC 1 to PC o with IN,
Optical signal output section of one sequencer, e.g. PC 1
OUT and the optical signal input section IN of the next sequencer PC o
Connect with the optical fiber OF, and connect the sequencer PC 1 to
PC o are connected in a ring with optical fiber OF. Each of the sequencers PC 1 to PC o has the number of sequencers shown in Fig. 2 corresponding to the number that can be connected to the serial data transmission system in the internal control data memory.
It has a control data area for PC 1 to PC o , and during actual operation, as shown in Figure 3, execution of the user program → output of calculation results → capture of input signals → control data for each sequencer PC 1 to PC o The steps of transmitting and receiving are repeated endlessly. In this case, the control data refers to signals used in the user's sequencer program, such as input signals, output signals, numerical data, etc. of each sequencer PC 1 to PC o .
シーケンサPC1〜PCoの各々は、具体的には第
4図に示すように、光信号入力部INと光信号出
力部OUTとシーケンサ制御部SCと入力信号変換
部CVIと出力信号変換部CVOとこれらを接続す
るデータバスDBと読み取り信号RD,RD′および
書き込み信号WT,WT′とからなるシーケンサ基
本ユニツトU1と、入力信号変換部CVI′と出力信
号変換部CVO′とからなりシーケンサ基本ユニツ
トU1と近接配置したシーケンサ入出力拡張ユニ
ツトU2とで構成され、このシーケンサ入出力拡
張ユニツトU2は図では1個であるが、複数個接
続可能である。 Specifically, each of the sequencers PC 1 to PC o includes an optical signal input section IN, an optical signal output section OUT, a sequencer control section SC, an input signal conversion section CVI, and an output signal conversion section CVO, as shown in FIG. The basic sequencer unit U1 consists of a data bus DB connecting these, read signals RD, RD', and write signals WT, WT', an input signal converter CVI' and an output signal converter CVO'. It is composed of a unit U1 and a sequencer input/output expansion unit U2 arranged close to each other, and although there is only one sequencer input/output expansion unit U2 in the figure, a plurality of sequencer input/output expansion units U2 can be connected.
光信号入力部INおよび光信号出力部OUTは前
述のとおりである。 The optical signal input section IN and the optical signal output section OUT are as described above.
シーケンサ制御部SCは、光信号入力部INから
のシリアルデータ入力信号を受けるとともに、シ
リアルデータ出力信号を光信号出力部OUTへ出
し、また、ユーザの外部機器制御用シーケンスプ
ログラムやシーケンサ自体を制御するプログラム
や第2図に示す各シーケンサPC1〜PCoの制御デ
ータを記憶するメモリを持ち、他のシーケンサと
制御データのやりとり、入力信号変換部CVI,
CVI′、出力信号変換部CVO,CVO′とのデータの
やりとり等を制御する。 The sequencer control unit SC receives a serial data input signal from the optical signal input unit IN, outputs a serial data output signal to the optical signal output unit OUT, and also controls the user's sequence program for controlling external equipment and the sequencer itself. It has a memory for storing programs and control data for each sequencer PC1 to PCo shown in Figure 2, and is used to exchange control data with other sequencers, input signal converter CVI,
Controls data exchange with CVI′, output signal converter CVO, and CVO′.
入力信号変換部CVI,CVI′は、近接配置した
外部の制御機器からの複数の信号を内部のIC信
号レベルに変換してシーケンサ制御部SCからの
読み取り信号RD,RD′でパラレルデータバスDB
上に外部の制御機器からの信号を出力する。 The input signal converters CVI and CVI' convert multiple signals from external control devices placed in close proximity to internal IC signal levels and convert them into parallel data buses DB using read signals RD and RD' from the sequencer control unit SC.
Outputs signals from external control equipment on the top.
出力信号変換部CVOは、シーケンサ制御部SC
からの書き込み信号WT,WT′でパラレルデータ
バスDB上の内容を記憶し、そのIC信号レベルの
記憶内容を外部の制御機器の負荷を制御できるレ
ベルに変換して複数の外部負荷を制御する。 The output signal conversion unit CVO is the sequencer control unit SC
The contents on the parallel data bus DB are stored using the write signals WT and WT' from the IC, and the stored contents at the IC signal level are converted to a level that can control the loads of external control equipment to control multiple external loads.
つぎに、この制御システムの動作を第5図A,
Bに示すようなシーケンス制御の例について説明
する。 Next, the operation of this control system is shown in Figure 5A.
An example of sequence control as shown in B will be explained.
第1図のシーケンサPC1に第5図Aに示すプロ
グラムを入れ、入力信号X10と出力信号Y1を外部
機器に第4図に示す入力信号変換部CVIと出力信
号変換部CVOとをそれぞれ介して接続し、シー
ケンサPC2に第5図Bに示すプログラムを入れ、
入力信号X100と出力信号Y101,Y102を第4図に示
す入力信号変換部CVIと出力信号変換部CVOを
介して外部機器に接続している。 The program shown in FIG. 5A is installed in the sequencer PC 1 shown in FIG . 1 , and the input signal and connect the program as shown in Figure 5B to sequencer PC 2 .
Input signal X 100 and output signals Y 101 and Y 102 are connected to external equipment via input signal converter CVI and output signal converter CVO shown in FIG.
この状態で第3図に示すような稼働状態の時、
第3図のタイミングT3で、シーケンサPC1,PC2
はそれぞれ入力信号変換部CVIから外部機器の信
号を取り込む。もちろん、シーケンサPC1は入力
信号X10を、シーケンサPC2は入力信号X100をシ
ーケンサ制御部SCの第2図に示すそれぞれの制
御データ領域に書き込む。 In this state, when operating as shown in Figure 3,
At timing T 3 in Figure 3, sequencers PC 1 and PC 2
each receives a signal from an external device from the input signal converter CVI. Of course, the sequencer PC 1 writes the input signal X 10 , and the sequencer PC 2 writes the input signal X 100 into the respective control data areas shown in FIG. 2 of the sequencer control section SC.
つぎに、タイミングT4で、各シーケンサPC1〜
PCoは第2図の自分の制御データを送り出す。た
とえばシーケンサPC1は、第2図のPC1制御デー
タ領域のメモリ内容(タイミングT3で読み込ん
だ入力信号X10のデータやタイミングT1で演算さ
れてタイミングT2で書き込みされた出力信号Y1
のデータを含む)を光信号に変換して光フアイバ
OFに送り出す。この時、他のシーケンサPC2〜
PCoは、送られてくるシーケンサPC1の制御デー
タをそれぞれのシーケンサPC2〜PCoが持つてい
る第2図に示す制御データメモリのPC1制御デー
タ領域に書き込む。 Next, at timing T 4 , each sequencer PC 1 ~
PC o sends out its own control data as shown in Figure 2. For example , the sequencer PC 1 stores the memory contents of the control data area of the PC 1 in FIG .
data) is converted into an optical signal and transmitted over an optical fiber.
Send it to OF. At this time, other sequencer PCs 2 ~
PC o writes the sent control data of sequencer PC 1 into the PC 1 control data area of the control data memory shown in FIG. 2, which each sequencer PC 2 to PC o has.
シーケンサPC1の制御データの伝送が終了する
と、つぎのシーケンサPC2の制御データ伝送が始
まる。この際のデータの伝送終了の検出は、伝送
制御データの最後に終了コマンドを送つて検出し
たり、あるいは伝送の開始前に伝送データ数を伝
送して各受信シーケンサがそのデータ数を数えて
データ伝送の終了を検出したりする方法がある。 When the transmission of control data from sequencer PC 1 is completed, transmission of the next control data from sequencer PC 2 begins. In this case, the end of data transmission can be detected by sending an end command at the end of the transmission control data, or by transmitting the number of data to be transmitted before the start of transmission, and each receiving sequencer counts the number of data. There is a method to detect the end of transmission.
このようにして、シーケンサPC2も自分の制御
データを第2図に示す自分の制御データメモリか
ら同じく光フアイバOFに送り出す。この時、他
のシーケンサPC1,PC3〜PCoは各自の制御デー
タメモリのPC2の制御データ領域に送られてくる
シーケンサPC2の制御データ(X100,Y101,Y102
を含む)を書き込む。 In this way, the sequencer PC 2 also sends out its own control data from its own control data memory shown in FIG. 2 to the optical fiber OF. At this time, the other sequencers PC 1 , PC 3 to PC o receive the control data (X 100 , Y 101 , Y 102 ) of sequencer PC 2 sent to the control data area of PC 2 in their respective control data memories.
).
このようにして、各シーケンサPC1〜PCoの制
御データ伝送を順番に行ない、それが完了する
と、第2図に示す各シーケンサの制御データメモ
リの内容は全部同じになり第3図のタイミング
T1で各シーケンサPC1〜PCoがそれぞれのプログ
ラムメモリに書き込まれているユーザプログラム
を実行する。それが終了すると、第3図のタイミ
ングT2でその結果の出力データを各シーケンサ
PC1〜PCoの出力信号変換器CVOにパラレルデー
タバスDBを通して書き込み、外部機器を制御す
る。 In this way, the control data transmission of each sequencer PC 1 to PC o is performed in order, and when it is completed, the contents of the control data memory of each sequencer shown in Fig. 2 will be the same, and the timing shown in Fig. 3 will be completed.
At T1 , each of the sequencers PC1 to PCo executes the user program written in their respective program memories. When this is completed, the resulting output data is sent to each sequencer at timing T2 in Figure 3.
Write to the output signal converter CVO of PC 1 to PC o through the parallel data bus DB to control external equipment.
このタイミングT1で第5図A,Bに示すユー
ザプログラムがシーケンサPC1,PC2で実行され
る。すなわち、シーケンサPC1では、タイミング
T3で取り込んだ入力信号X10を出力信号Y1に書き
込む。シーケンサPC2では、タイミングT3で入力
信号X100を取り込み、タイミングT4で伝送され
てきた入力信号X10や前回のユーザプログラム実
行により書き込まれてタイミングT4で伝送され
てきた出力信号Y1やタイミングT3て取り込んだ
入力信号X100を使つて第5図Bで示されるユーザ
プログラムを実行し、入力信号X10とX100とのア
ンド結果を出力信号Y101に書き込み、シーケンサ
PC1の出力信号Y1をシーケンサPC2の出力信号
Y102に書き込む。 At this timing T1, the user programs shown in FIGS. 5A and 5B are executed by the sequencers PC1 and PC2 . In other words, in sequencer PC 1 , the timing
Write the input signal X 10 captured at T 3 to the output signal Y 1 . Sequencer PC 2 takes in input signal X 100 at timing T 3 , input signal X 10 transmitted at timing T 4 , and output signal Y 1 written by the previous user program execution and transmitted at timing T 4 . Execute the user program shown in Figure 5B using the input signal X 100 captured at timing T 3 and write the AND result of input signals X 10 and
PC 1 output signal Y 1 to sequencer PC 2 output signal
Write to Y 102 .
ユーザプログラムの実行が終ると、その出力信
号をタイミングT2で出力信号変換部CVOから外
部に出力して外部機器を制御する。すなわち、シ
ーケンサPC1では、入力信号X10に応じて出力信
号Y1を出し、シーケンサPC2では、入力信号X10
とX100のアンド結果で出力信号Y101を出し、出力
信号Y1を出力信号Y102に出す。 When the execution of the user program is finished, the output signal is outputted from the output signal converter CVO to the outside at timing T2 to control the external device. That is, sequencer PC 1 outputs output signal Y 1 in response to input signal X 10 , and sequencer PC 2 outputs output signal Y 1 in response to input signal X 10 .
The AND result of and X 100 outputs the output signal Y 101 , and outputs the output signal Y 1 as the output signal Y 102 .
このようにして、第1図のような構成で第3図
のような各ステツプを循環的に実行させることに
より、シーケンサPC1に接続されている入力信号
や出力信号をシーケンサPC2でユーザが自由にプ
ログラムに取り入れて使うことができる。もちろ
ん、タイマやカウンタの値や数値データも制御デ
ータに入れて伝送・受送すれば他のシーケンサで
自由にそれらを使うことができる。 In this way, by cyclically executing each step as shown in Fig. 3 with the configuration shown in Fig. 1, the user can input and output signals connected to sequencer PC 1 to sequencer PC 2 . You can freely incorporate it into your program and use it. Of course, if timer and counter values and numerical data are also included in the control data and transmitted/received, they can be used freely by other sequencers.
この実施例では、シーケンサPC2でシーケンサ
PC1の制御データを使うだけであつたが、この逆
も可能で、さらにシーケンサPC1〜PCoは自分の
入力信号変換部CVIや出力信号変換部CVOに接
続している以外に、他のシーケンサの制御データ
でも第2図の制御データメモリに書かれている制
御データは自由にユーザプログラムの中で使え、
あたかも1台のシーケンサであるがごとくプログ
ラムを組み、実行させることができる。 In this example, the sequencer PC 2
The control data of PC 1 was only used, but the reverse is also possible. Furthermore, the sequencers PC 1 to PC o are not only connected to their own input signal converter CVI and output signal converter CVO, but also connect to other The control data of the sequencer written in the control data memory shown in Figure 2 can be freely used in the user program.
Programs can be assembled and executed as if they were a single sequencer.
以上の動作説明は、光フアイバOFを使つて入
出信号を相互に伝送することにより入出力を拡張
した例であり、第4図のシーケンサ基本ユニツト
U1だけでの外部機器制御も可能であるが、もし
シーケンサ基本ユニツトU1の入出力点数が不足
で入出力線がシーケンサ基本ユニツトU1のそば
まで配線できる時は、第4図のシーケンサ入出力
拡張ユニツトU2をシーケンサ基本ユニツトU1に
接続して取扱い可能な入出力点数を増やし、そこ
に入出力線を接続して外部機器を制御することも
できる。 The above operation explanation is an example in which input and output are expanded by mutually transmitting input and output signals using optical fiber OF.
Although it is possible to control external devices using only U 1 , if the number of input/output points of the sequencer basic unit U 1 is insufficient and the input/output lines can be routed close to the sequencer basic unit U 1 , the sequencer input shown in Fig. 4 can be used. You can also connect the output expansion unit U 2 to the sequencer basic unit U 1 to increase the number of input/output points that can be handled, and connect input/output lines to it to control external equipment.
この場合は、同時にさらにいくつかの入出力信
号を読み書きでき、シーケンサ基本ユニツトU1
とシーケンサ入出力拡張ユニツトU2との間では、
シリアルデータ伝送による制御データ伝送は不要
であり、シーケンサ入出力拡張ユニツトU2とシ
ーケンサ基本ユニツトU1との間はデータバスDB
で制御データをやりとりでき、シリアルデータ伝
送で入出力点数を増やす場合、すなわち入出力点
数の不足分を他のシーケンサを利用して賄う場合
に比べて高速で入出力信号に応答するシステムが
できる。 In this case, several more input/output signals can be read and written at the same time, and the sequencer basic unit U 1
and sequencer input/output expansion unit U 2 .
There is no need to transmit control data using serial data transmission, and a data bus DB is used between the sequencer input/output expansion unit U 2 and the sequencer basic unit U 1 .
This allows for a system that responds to input/output signals at a higher speed than when increasing the number of input/output points using serial data transmission, that is, when using other sequencers to make up for the shortfall in the number of input/output points.
これは、以下のような理由からである。シーケ
ンサ入出力拡張ユニツトU2を追加して入出力点
数を多くするという構成にすると、入力および出
力の点数が自己のシーケンサの入出力のみで完結
する場合には、シーケンサ間での伝送を使用しな
いで運転(例えば単独運転)することが可能とな
り、したがつで1制御サイクル(第3図参照)の
T4サイクルを省略することが可能となる。この
ため、シリアルデータ伝送で複数台のシーケンサ
の入出力を使用する場合より高速で入力信号およ
び出力信号に応答することができる。 This is for the following reasons. If you increase the number of input/output points by adding the sequencer input/output expansion unit U 2 , if the number of input and output points is completed only by the input/output of the own sequencer, transmission between sequencers will not be used. It is now possible to operate (for example, standalone operation) in one control cycle (see Figure 3).
It becomes possible to omit T4 cycles. Therefore, it is possible to respond to input signals and output signals faster than when using the input/output of a plurality of sequencers in serial data transmission.
また、シリアル伝送を併用する場合でも、自己
の入出力を使用している部分については、ユーザ
ープログラム実行中であつても、入出力との情報
交換を専用命令や直接入出力制御で行うことがで
きるので、高速に入力信号および出力信号に対応
できる。 Furthermore, even when serial transmission is used, information exchange with input/output can be performed using dedicated instructions or direct input/output control for parts that use their own input/output, even while the user program is running. Therefore, it can respond to input and output signals at high speed.
そして、シリアル伝送による入出力点数の増加
とユニツト拡張による自己の入出力点数の増加と
の使い分けを考慮することにより、応答速度の選
択も可能となるのである。 The response speed can also be selected by considering the appropriate use of increasing the number of input/output points due to serial transmission and increasing the number of input/output points of the unit itself due to unit expansion.
このように構成した結果、つぎのような効果が
ある。 As a result of this configuration, the following effects can be obtained.
(A) 1台1台は少ない入出力点数の小型シーケン
サPC1〜PCoでも第1図のように接続して相互
に信号を伝送することにより、自由に他のシー
ケンサの入出力信号、数値データ等を光フアイ
バOFだけで入出力配線本数を増やさず使うこ
とができ、入出力の拡張性に富む。(A) Each small sequencer PC 1 to PC o has a small number of input/output points. By connecting them as shown in Figure 1 and transmitting signals between them, you can freely transmit the input/output signals and numerical values of other sequencers. Data, etc. can be used with just the optical fiber OF without increasing the number of input/output wiring, providing excellent input/output expandability.
(B) ユーザプログラムの実行が分割分担して同時
に並列に各シーケンサPC1〜PCoで実行される
ため、1台の大きなシーケンサで制御する場合
に比べユーザプログラム実行時間が早くなり、
外部機器に対する応答が早くなるとともにシス
テムの信頼性が高くなり、さらに分散処理が可
能になることにより入出力配線距離を短くでき
る。(B) Since the execution of the user program is divided and executed simultaneously in parallel on each sequencer PC 1 to PC o , the user program execution time is faster than when controlled by one large sequencer.
The response to external equipment becomes faster, the reliability of the system becomes higher, and the input/output wiring distance can be shortened by enabling distributed processing.
(C) 自由に拡張できるため、シーケンサ基本ユニ
ツトU1は小さくて良く、シーケンサ基本ユニ
ツトU1とシーケンサ入出口拡張ユニツトU2ま
たはシーケンサ基本ユニツトU1,U1どうしを
接続することにより、一つのシーケンサ機種で
小さな機械から大きな機械まで制御でき、汎用
性がある。(C) Because it can be expanded freely, the basic sequencer unit U 1 can be small, and by connecting the basic sequencer unit U 1 and the sequencer input/exit expansion unit U 2 or the basic sequencer units U 1 and U 1 , one The sequencer model can control everything from small machines to large machines, making it versatile.
(D) 光フアイバOFは分岐式でなく各シーケンサ
PC1〜PCoで光信号が再生されるため、光信号
の減衰がシーケンサPC1〜PCoの連続数が増え
ても変わらない。(D) Optical fiber OF is not a branch type, but each sequencer
Since the optical signal is regenerated by PC 1 to PC o , the attenuation of the optical signal does not change even if the number of consecutive sequencers PC 1 to PC o increases.
(E) シリアルデータ伝送系が閉ループになつてい
るので、伝送データが正しく送られたかどうか
の確認を容易に行なえる。(E) Since the serial data transmission system is a closed loop, it is easy to check whether the transmitted data has been sent correctly.
(F) 光フアイバOFで接続するため、高速耐ノイ
ズ性高くデータを送ることができ、またシーケ
ンサPC1〜PCo間に電位差があつてもよく、感
電や短絡事故の心配がない。(F) Since the connection is made using an optical fiber OF, data can be sent at high speed with high noise resistance, and there is no need to worry about electric shock or short circuit accidents as there can be a potential difference between the sequencers PC 1 and PC o .
(G) シリアルデータ伝送で入出力を拡張したり、
またはパラレルデータバスDBで入出力を拡張
したりして、シリアルデータ伝送による入出力
点数の増加とユニツト拡張による自己の入出力
点数の増加との使い分けを考慮することによ
り、入出力の応答スピードも自由に選べる柔軟
性に富んだシステムが構成できる。(G) Expand input/output with serial data transmission,
Alternatively, you can increase the input/output response speed by expanding the input/output with a parallel data bus DB and considering the use of increasing the number of input/output points by serial data transmission and increasing the number of own input/output points by expanding the unit. You can configure a highly flexible system that you can freely choose from.
(H) 複数のシーケンサの各々ご自身の制御データ
および他の全てのシーケンサから制御データを
全で無条件に制御データメモリの対応する場所
に格納する構成であるため、全てのシーケンサ
のメモリの内容を同一にすることができ、ひと
つのシーケンサのプログラムを変更しても他の
シーケンサのプログラムを変更する必要はな
く、各シーケンサのプログロム変更が容易であ
る。(H) Since the configuration is such that the control data of each of the multiple sequencers and the control data from all other sequencers are stored unconditionally in the corresponding location of the control data memory, the contents of the memory of all sequencers can be made the same, and even if the program of one sequencer is changed, there is no need to change the program of other sequencers, and the program of each sequencer can be easily changed.
第5図BはシーケンサPC2において、
Y101=X10・X100 ……(1)
Y102=Y1 ……(2)
を実現するプログラムを示しているが、これを例
えば第5図Cに示すように、
Y101=X12・X100+X13 ……(3)
Y102=Y1 ……(4)
を実現するプログラムに変更したい場合、シーケ
ンサPC1の入力X12,X13のデータは無条件にシー
ケンサPC2に伝送されているので、シーケンサ
PC2についてのみ変更を行うだけでよく、シーケ
ンサPC1のプログラムを変更する必要はない。従
来例のように、シーケンサPC2が必要な入力X10
のみをシーケンサPC1が選別してシーケンサPC2
へ送る構成の場合、シーケンサPC2のプログラム
の一部が第(1)式から第(3)式へ変更された場合、シ
ーケンサPC1においては、入力X10を選別してシ
ーケンサPC2へ送るプログラムから入力X12,X13
を選別してシーケンサPC2へ送るブログラムに変
更しなければならない。このようなデータ選別の
ためのプログラムの変更が本実施例では不要とな
る。 Figure 5B shows a program that realizes Y 101 = As shown in , if you want to change the program to realize Y 101 = X 12・X 100 + Since the data is unconditionally transmitted to the sequencer PC 2 , the sequencer
It is only necessary to make changes to PC 2 , and there is no need to change the program of sequencer PC 1 . As in the conventional example, 10 inputs require 2 sequencer PCs
Sequencer PC 1 selects only the data and transfers it to sequencer PC 2.
In the case of a configuration where part of the program of sequencer PC 2 is changed from formula (1) to formula (3), sequencer PC 1 selects input X 10 and sends it to sequencer PC 2. Input from program X 12 , X 13
must be changed to a program that selects and sends it to sequencer PC 2 . This embodiment eliminates the need to change the program for data selection.
() 伝送された全てのデータをメモリに無条件
に格納するように構成しているから、ユーザー
が必要情報をプログラム(ラダーシーケンス
等)に使用するだけで、他のシーケンサの情報
を扱うことができ、伝送の受信選択のための特
殊な操作や別の伝送制御ソフトを必要とせずに
簡単に他のシーケンサの情報を使用することが
できる。() Since the configuration is such that all transmitted data is stored unconditionally in memory, the user can handle information from other sequencers simply by using the necessary information in the program (ladder sequence, etc.). information from other sequencers can be easily used without the need for special operations or separate transmission control software for transmission reception selection.
なお、実施例では、シリアルデータ伝送路とし
て光フアイバOFを用いていたが、電線でもよい。
また、シリアルデータ伝送路をループ状に接続し
ていたが、ループ状に限定されることはなく、シ
ーケンサPC1〜PCoが相互に信号伝送を行える構
成であればよい。 In the embodiment, an optical fiber OF is used as the serial data transmission line, but an electric wire may also be used.
Furthermore, although the serial data transmission paths are connected in a loop, the configuration is not limited to a loop, and any configuration may be used as long as the sequencers PC 1 to PC o can mutually transmit signals.
以上のように、この発明の制御システムは、入
出力信号線の配線距離を短くできるとともに信頼
性を高くでき、しかも入出力の使用効率を高くし
て柔軟性に富ませることができる。また、複数の
シーケンサの各々が自身の制御データおよび他の
全てのシーケンサから制御データを全て無条件に
制御データメモリの対応する場所に格納する構成
であるため、全てのシーケンサのメモリの内容を
同一にすることができ、ひとつのシーケンサのプ
ログラムを変更しても他のシーケンサのプログラ
ムを変更する必要はなく、各シーケンサのプログ
ラム変更が容易である。 As described above, the control system of the present invention can shorten the wiring distance of input/output signal lines, increase reliability, and increase the efficiency of input/output use to provide greater flexibility. In addition, since each of the sequencers is configured to store its own control data and all the control data from all other sequencers unconditionally in the corresponding location of the control data memory, the contents of the memory of all sequencers are the same. Even if the program of one sequencer is changed, there is no need to change the program of other sequencers, and the program of each sequencer can be easily changed.
また、伝送された全てのデータをメモリに無条
件に格納するように構成しているから、ユーザー
が必要状報をプログラム(ラダーシーケンス等)
に使用するだけで、他のシーケンサの情報を扱う
ことができ、伝送の受信選択のための特殊な操作
や別の伝送制御ソフトを必要とせずに簡単に他の
シーケンサの情報を使用することができる。 In addition, since the configuration is such that all transmitted data is stored unconditionally in memory, the user can program the necessary information (such as a ladder sequence).
You can easily use the information of other sequencers by simply using it, and there is no need for special operations for transmission reception selection or separate transmission control software. can.
第2の発明は、さらにシリアルデータ伝送によ
る入出点数の増加とユニツト拡張による自己の入
出力点数の増加との使い分けを考慮することによ
り、入出力の応答速度を選ぶことができて柔軟性
に富んだ制御を行うことができる。 The second invention is further flexible because it is possible to select the input/output response speed by considering the use of increasing the number of input/output points by serial data transmission and increasing the number of input/output points by expanding the unit. can be controlled.
第1図はこの発明の一実施例の制御システムの
ブロツク図、第2図はその制御データメモリの構
成を示す説明図、第3図は同じくそのシーケンサ
の処理プロセスを示す概略図、第4図は同じく各
シーケンサの内部構成を示す詳細ブロツク図、第
5図A,B,Cはシーケンサの内蔵プログラムの
例を示す構成図である。
PC1〜PCo……シーケンサ、IN……光信号入力
部、OUT……光信号出力部、SC……シーケンサ
制御部、CVI,CVI′……入力信号変換部、CVO,
CVO′……出力信号変換部、U1……シーケンサ基
本ユニツト、U2……シーケンサ入出力拡張ユニ
ツト、DB……パラレルデータバス、OF……光フ
アイバ(シリアルデータ伝送路)。
FIG. 1 is a block diagram of a control system according to an embodiment of the present invention, FIG. 2 is an explanatory diagram showing the configuration of its control data memory, FIG. 3 is a schematic diagram showing the processing process of the sequencer, and FIG. 5 is a detailed block diagram showing the internal configuration of each sequencer, and FIGS. 5A, 5B, and 5C are configuration diagrams showing examples of the built-in programs of the sequencers. PC 1 ~ PC o ...Sequencer, IN...Optical signal input section, OUT...Optical signal output section, SC...Sequencer control section, CVI, CVI'...Input signal conversion section, CVO,
CVO′...Output signal converter, U1 ...Sequencer basic unit, U2 ...Sequencer input/output expansion unit, DB...Parallel data bus, OF...Optical fiber (serial data transmission line).
Claims (1)
連絡した制御システムであつて、前記複数のシー
ケンサの各々が前記複数のシーケンサの制御デー
タをすべて記憶するための制御データメモリを内
蔵するシーケンサ制御部と、このシーケンサ制御
部に接続したパラレルデータバスと、近接配置し
た外部機器からの入力データを前記シーケンサ制
御部からの読み取り信号に応答して前記パラレル
データバスへ送る入力信号変換部と、前記パラレ
ルデータバスからの出力データを前記シーケンサ
制御部からの書き込み信号に応答して前記外部機
器へ送る出力信号変換部とを備え、前記複数のシ
ーケンサの各々が順次前記入力データおよび出力
データを含む自身の制御データを前記シリアルデ
ータ伝送路を通して他の全てのシーケンサに伝送
するとともに自身の制御データおよび前記シリア
ルデータ伝送路を通して伝送された前記他の全て
のシーケンサからの制御データを全て無条件に前
記制御データメモリの対応する場所に格納し、前
記シーケンサ制御部が前記制御データメモリの内
容に基づいて出力データを前記パラレルデータバ
スに送り出すようにした制御システム。 2 複数のシーケンサをシリアルデータ伝送路で
連絡した制御システムであつて、前記複数のシー
ケンサの各々が前記複数のシーケンサの制御デー
タをすべて記憶するための制御データメモリを内
蔵するシーケンサ制御部と、このシーケンサ制御
部に接続したパラレルデータバスと、近接配置し
た外部機器からの入力データを前記シーケンサ制
御部からの第1の読み取り信号に応答して前記パ
ラレルデータバスへ送る第1の入力信号変換部
と、前記パラレルデータバスからの出力データを
前記シーケンサ制御部からの第1の書き込み信号
に応答して前記外部機器へ送る第1の出力信号変
換部とからなるシーケンサ基本ユニツトと、前記
外部機器からの入力データを前記シーケンサ制御
部からの第2の読み取り信号に応答して前記パラ
レルデータバスへ送る第2の入力信号変換部と、
前記パラレルデータバスからの出力データを前記
シーケンサ制御部からの第2の書き込み信号に応
答して前記外部機器へ送る第2の出力信号変換部
とからなり前記シーケンサ基本ユニツトに近接配
置したシーケンサ入出力拡張ユニツトとを備え、
前記複数のシーケンサの各々が順次前記入力デー
タおよび出力データを含む自身の制御データを前
記シリアルデータ伝送路を通して他の全てのシー
ケンサに伝送するとともに自身の制御データおよ
び前記シリアルデータ伝送路を通して伝送された
前記他の全てのシーケンサからの制御データを全
て無条件に前記制御データメモリの対応する場所
に格納し、前記シーケンサ制御部が前記制御デー
タメモリの内容に基づいて出力データを前記パラ
レルデータバスに送り出すようにした制御システ
ム。[Scope of Claims] 1. A control system in which a plurality of sequencers are connected via a serial data transmission line, wherein each of the plurality of sequencers has a built-in control data memory for storing all control data of the plurality of sequencers. a sequencer control section, a parallel data bus connected to the sequencer control section, and an input signal conversion section that sends input data from an external device located nearby to the parallel data bus in response to a read signal from the sequencer control section. , an output signal conversion unit that sends output data from the parallel data bus to the external device in response to a write signal from the sequencer control unit, each of the plurality of sequencers sequentially converting the input data and output data. It transmits its own control data, including its own control data, to all other sequencers through the serial data transmission path, and also unconditionally transmits its own control data and control data from all other sequencers transmitted through the serial data transmission path. The control system stores the control data at a corresponding location in the control data memory, and the sequencer control unit sends output data to the parallel data bus based on the contents of the control data memory. 2. A control system in which a plurality of sequencers are connected via a serial data transmission line, wherein each of the plurality of sequencers has a built-in control data memory for storing all the control data of the plurality of sequencers, and a sequencer control section comprising: a parallel data bus connected to a sequencer control unit; and a first input signal conversion unit that sends input data from an external device located close to the parallel data bus in response to a first read signal from the sequencer control unit. , a sequencer basic unit comprising a first output signal converter that sends output data from the parallel data bus to the external device in response to a first write signal from the sequencer controller; a second input signal converter that sends input data to the parallel data bus in response to a second read signal from the sequencer controller;
A sequencer input/output unit, which is arranged close to the sequencer basic unit, and includes a second output signal conversion unit that sends output data from the parallel data bus to the external device in response to a second write signal from the sequencer control unit. Equipped with an expansion unit,
Each of the plurality of sequencers sequentially transmits its own control data including the input data and output data to all other sequencers through the serial data transmission path, and also transmits its own control data and its own control data through the serial data transmission path. All control data from all other sequencers are unconditionally stored in corresponding locations of the control data memory, and the sequencer control section sends output data to the parallel data bus based on the contents of the control data memory. control system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1216582A JPS58127204A (en) | 1982-01-25 | 1982-01-25 | Control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1216582A JPS58127204A (en) | 1982-01-25 | 1982-01-25 | Control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58127204A JPS58127204A (en) | 1983-07-29 |
| JPH0324682B2 true JPH0324682B2 (en) | 1991-04-03 |
Family
ID=11797823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1216582A Granted JPS58127204A (en) | 1982-01-25 | 1982-01-25 | Control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127204A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61196303A (en) * | 1985-02-26 | 1986-08-30 | Shin Meiwa Ind Co Ltd | Control system for robot system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5532103A (en) * | 1978-08-28 | 1980-03-06 | Hitachi Ltd | Controlling device |
-
1982
- 1982-01-25 JP JP1216582A patent/JPS58127204A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58127204A (en) | 1983-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2142175A (en) | Data transmission system | |
| JP4662723B2 (en) | Method and system for assigning multiple sources to multiple channels | |
| WO2024183093A1 (en) | Testing system | |
| JPH0324682B2 (en) | ||
| CN102426560A (en) | Controlled device | |
| KR100265550B1 (en) | Data processor with bus controller | |
| US5539919A (en) | Microcomputer having function to specify functional block having data to be monitored and to output data as an anaglog signal | |
| JPH06124103A (en) | Programmable controller | |
| JP3940843B2 (en) | Serial communication system and local terminal for serial communication | |
| US4942573A (en) | Loosely coupled parallel network simulator | |
| US20070126613A1 (en) | Apparatus and method for processing analog signals and outputting digitally converted analog signals using serial bus | |
| JPH0526201B2 (en) | ||
| RU2124815C1 (en) | Method and device for detection of state of telephone lines in electronic exchange system | |
| JPS6244808A (en) | Control method for nc working machine group | |
| SU1674146A1 (en) | Computer system centralized controller | |
| JPH0343656B2 (en) | ||
| JPS598845B2 (en) | Channel control method | |
| JPS6368955A (en) | Input/output controller | |
| JPH0296863A (en) | Data transfer control circuit | |
| JP2743780B2 (en) | Distributed processing equipment | |
| JPS6146962A (en) | Controller of electronic copying machine | |
| SU1510009A1 (en) | Device for shaping addresses of buffer storage | |
| JPS61118859A (en) | Digital control device | |
| JPS63236155A (en) | Intra-system communication system | |
| CN118159919A (en) | Test system |