JPH0325048B2 - - Google Patents
Info
- Publication number
- JPH0325048B2 JPH0325048B2 JP59002222A JP222284A JPH0325048B2 JP H0325048 B2 JPH0325048 B2 JP H0325048B2 JP 59002222 A JP59002222 A JP 59002222A JP 222284 A JP222284 A JP 222284A JP H0325048 B2 JPH0325048 B2 JP H0325048B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain control
- automatic gain
- output
- peak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3078—Circuits generating control signals for digitally modulated signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/204—Multiple access
- H04B7/212—Time-division multiple access [TDMA]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/08—Amplitude regulation arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Radio Relay Systems (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は自動利得制御方式に係り、特に位相シ
フト・キーイングを用いた時分割多元接続（以下
PSK−TDMAと省略）通信方式の受信装置に使
用する自動利得制御方式に関するものである。
フト・キーイングを用いた時分割多元接続（以下
PSK−TDMAと省略）通信方式の受信装置に使
用する自動利得制御方式に関するものである。
(b) 従来技術と問題点
バースト状の受信信号に対して自動利得制御を
行う為には制御電圧のピーク値を保持する所謂ピ
ークホールド型の自動利得制御回路が従来から知
られている。
行う為には制御電圧のピーク値を保持する所謂ピ
ークホールド型の自動利得制御回路が従来から知
られている。
この型の特徴は受信信号が断となつた時に雑音
の増加が起こらない事及びバースト毎にアクイジ
シヨンしない為にバーストの先頭部で出力レベル
の変動が起らない事などである。
の増加が起こらない事及びバースト毎にアクイジ
シヨンしない為にバーストの先頭部で出力レベル
の変動が起らない事などである。
第１図はピークホールド型の自動利得制御回路
の従来例を示す図で、第１図ａはブロツク接続図
を、第１図ｂは第１図ａの動作を説明する為の波
形を示す図である。
の従来例を示す図で、第１図ａはブロツク接続図
を、第１図ｂは第１図ａの動作を説明する為の波
形を示す図である。
図中、１は帯域ろ波器を、２は利得可変増幅器
を、３はピークホールド部を、４は検波部を、２
０，２１は入出力端子をそれぞれ示す。
を、３はピークホールド部を、４は検波部を、２
０，２１は入出力端子をそれぞれ示す。
次に、第１図ａの動作を第１図ｂを参照しなが
ら説明する。
ら説明する。
第１図ａに於て、端子２０及び帯域ろ波器１を
通つた第１図ｂ−に示すバースト状の受信信号
は利得可変増幅器２で増幅された後、出力信号の
一部は端子２１から外部に、残りの部分は検波部
４で包絡線検波される。そして、ピークホールド
部３で保持された検波器４の出力波のピーク値
（第１図ｂ−の点線の値）により利得可変増幅
器２の利得が制御される。
通つた第１図ｂ−に示すバースト状の受信信号
は利得可変増幅器２で増幅された後、出力信号の
一部は端子２１から外部に、残りの部分は検波部
４で包絡線検波される。そして、ピークホールド
部３で保持された検波器４の出力波のピーク値
（第１図ｂ−の点線の値）により利得可変増幅
器２の利得が制御される。
第１図ｂ及びは第１図ａの対応する数字の
部分の波形を示す。
部分の波形を示す。
この型の特徴は次の様である。即ち、
(1) バースト状の受信信号が断となつた時、雑音
の増加が起こらない事。
の増加が起こらない事。
(2) バースト毎にアクイジシヨンしない為に、バ
ースト先頭部で出力レベルの変動が起こらない
事等である。
ースト先頭部で出力レベルの変動が起こらない
事等である。
一方、最近の衛星通信方式に於いては回線品質
を向上させる為に符号誤り訂正能力の大きいヴイ
タビ・コーデツク等の導入が実用化の段階を迎え
ている。ヴイタビ・コーデツクの誤り訂正能力は
符号化率（Ｒ），拘束長(K)等により変化する。一
例として、Ｒ＝1/2，Ｋ＝７の３ビツトソフトデ
イシジヨン形ヴイタビ・コーデツクに於いては
5.5dB以上の信号対雑音比の改善と等価な誤り訂
正能力がえられる。この様な大きな誤り訂正能力
を十分に発揮させる為には信号対雑音比の低い所
でも安定に動作する自動利得制御回路や変復調器
が必要不可欠である。
を向上させる為に符号誤り訂正能力の大きいヴイ
タビ・コーデツク等の導入が実用化の段階を迎え
ている。ヴイタビ・コーデツクの誤り訂正能力は
符号化率（Ｒ），拘束長(K)等により変化する。一
例として、Ｒ＝1/2，Ｋ＝７の３ビツトソフトデ
イシジヨン形ヴイタビ・コーデツクに於いては
5.5dB以上の信号対雑音比の改善と等価な誤り訂
正能力がえられる。この様な大きな誤り訂正能力
を十分に発揮させる為には信号対雑音比の低い所
でも安定に動作する自動利得制御回路や変復調器
が必要不可欠である。
しかし、前記のピークホールド型の自動利得制
御回路は信号対雑音比の低い回線で使用する場合
に下記の様な問題が生ずる。一般に自動利得制御
回路の目的は入力レベルの変動や雑音の増加があ
つても出力レベルを一定にすることであるが、受
信信号にソフト・デイシジヨン形の符号誤り訂正
を施す場合には出力レベルの安定度が特に要求さ
れる。
御回路は信号対雑音比の低い回線で使用する場合
に下記の様な問題が生ずる。一般に自動利得制御
回路の目的は入力レベルの変動や雑音の増加があ
つても出力レベルを一定にすることであるが、受
信信号にソフト・デイシジヨン形の符号誤り訂正
を施す場合には出力レベルの安定度が特に要求さ
れる。
これは、変調波を復調するとベースバンド信号
が得られ、この信号を“しきい値”を用いて１ま
たは０の論理レベルに変換する。この時、通常は
１ビツトで表現するが（しきい値は１つとなる）、
ソフト・デイシジヨンの場合にはしきい値を多
数、設け、例えば、判定した１が“１”に限りな
く近い１”は、または“０に限りなく近い１”
か、または“その中間の１”かと云う「確からし
さの判定」を使つて誤り訂正を行う。この様な判
は当然、レベルを見て行うので、出力レベルが変
化すれば本来、“１に限りなく近い１”が“０に
限りなく近い１”と誤つて判定され、ソフト・デ
イシジヨンの効果が薄れる為である。
が得られ、この信号を“しきい値”を用いて１ま
たは０の論理レベルに変換する。この時、通常は
１ビツトで表現するが（しきい値は１つとなる）、
ソフト・デイシジヨンの場合にはしきい値を多
数、設け、例えば、判定した１が“１”に限りな
く近い１”は、または“０に限りなく近い１”
か、または“その中間の１”かと云う「確からし
さの判定」を使つて誤り訂正を行う。この様な判
は当然、レベルを見て行うので、出力レベルが変
化すれば本来、“１に限りなく近い１”が“０に
限りなく近い１”と誤つて判定され、ソフト・デ
イシジヨンの効果が薄れる為である。
一方、受信信号に含まれる雑音が大きくなつて
雑音のピークレベルが信号レベルよりも高くなる
と、従来形の自動利得制御回路では雑音のピーク
値を検波保持してしまう為、受信信号レベルが変
化しないのにもかかわらず自動利得制御回路の出
力レベルが低下する。この低下は雑音が多くなれ
ばなる程、大きくなる。
雑音のピークレベルが信号レベルよりも高くなる
と、従来形の自動利得制御回路では雑音のピーク
値を検波保持してしまう為、受信信号レベルが変
化しないのにもかかわらず自動利得制御回路の出
力レベルが低下する。この低下は雑音が多くなれ
ばなる程、大きくなる。
また、誤り訂正能力の高いソフト・デイシジヨ
ン形の誤り訂正器を導入する通信システムでは、
誤り訂正能力を期待して、例えば送信電力の低
下、またはアンテナの直径を小さくする。この
為、受信信号の信号対雑音比は低下するが、誤り
訂正後の誤り率は良好である。しかし、自動利得
制御回路に取つては信号対雑音比が非常に悪くな
るので、上記と同様に出力レベルが低下する。
ン形の誤り訂正器を導入する通信システムでは、
誤り訂正能力を期待して、例えば送信電力の低
下、またはアンテナの直径を小さくする。この
為、受信信号の信号対雑音比は低下するが、誤り
訂正後の誤り率は良好である。しかし、自動利得
制御回路に取つては信号対雑音比が非常に悪くな
るので、上記と同様に出力レベルが低下する。
以上説明した様に、従来の自動利得制御回路で
は信号対雑音比の悪い回線での使用に対しては満
足な動作が不可能であると云う問題があつた。
は信号対雑音比の悪い回線での使用に対しては満
足な動作が不可能であると云う問題があつた。
(c) 発明の目的
本発明は上記従来技術の問題に鑑みなされたも
のであつて、回線品質が劣悪でも安定な出力レベ
ルを得ることの出来る自動利得制御方式を提供す
ることを目的としている。
のであつて、回線品質が劣悪でも安定な出力レベ
ルを得ることの出来る自動利得制御方式を提供す
ることを目的としている。
(d) 発明の構成
上記の目的は帯域を制限された、無変調パターン
部を有するバースト状の受信信号を増幅する利得
可変増幅器と、入力信号を検波した後、検波出力
のピーク値を保持する検波・ピークホールド手段
とを有し、該検波・ピークホールド手段の出力を
用いて該利得可変増幅器の利得を制御する自動利
得制御方式において、該無変調パターン部の長さ
に対応する帯域幅を有する狭帯域帯域ろ波器を設
け、該狭帯域帯域ろ波器が該利得可変増幅器の出
力を該検波・ピークホールド手段に該入力信号と
して印加する様にしたことを特徴とする自動利得
制御方式を提供する事により達成される。
部を有するバースト状の受信信号を増幅する利得
可変増幅器と、入力信号を検波した後、検波出力
のピーク値を保持する検波・ピークホールド手段
とを有し、該検波・ピークホールド手段の出力を
用いて該利得可変増幅器の利得を制御する自動利
得制御方式において、該無変調パターン部の長さ
に対応する帯域幅を有する狭帯域帯域ろ波器を設
け、該狭帯域帯域ろ波器が該利得可変増幅器の出
力を該検波・ピークホールド手段に該入力信号と
して印加する様にしたことを特徴とする自動利得
制御方式を提供する事により達成される。
(e) 発明の実施例
第２図は本発明を実施する為の一例を示し、第
２図ａはブロツク接続図を、第２図ｂは第２図ａ
の動作を説明する為の波形を示す。
２図ａはブロツク接続図を、第２図ｂは第２図ａ
の動作を説明する為の波形を示す。
図中、１及び５は帯域ろ波器を、２は利得可変
増幅器を、３はピークホールド部を、４は検波部
を、２０及び２１は端子をそれぞれ示す。
増幅器を、３はピークホールド部を、４は検波部
を、２０及び２１は端子をそれぞれ示す。
これら各部は次の様に接続されている。
利得可変増幅器２の端子１は帯域ろ波器１を介
して端子２０と、端子２は端子２１と、端子３は
ピークホールド部３、検波部４及び帯域ろ波器５
を介して端子２１とそれぞれ接続される。
して端子２０と、端子２は端子２１と、端子３は
ピークホールド部３、検波部４及び帯域ろ波器５
を介して端子２１とそれぞれ接続される。
第２図ｂを参照しながら説明するが、PSK−
TDMA通信方式のバースト信号にはその先頭に
復調器トレーニング信号として100シンボル程度
の無変調波が挿入されている。本発明はこの信号
を利用して検波器入力の信号対雑音比を改善し、
雑音の影響をなくした自動利得制御方式を提供す
るものである。端子２０に入力したPSK−
TDMA信号は帯域ろ波器１に加えられる。この
帯域ろ波器１は一般に波形伝送上最適な帯域巾に
選ばれるが、この最小帯域巾はナイキストの基準
に基づいている。例えば、50Mbpsの４相PSK波
を受信する為のナイキストの基準による最小帯域
巾は両端で25MHzとなるが、一般にはこれよりも
1.1〜1.3倍広い帯域巾が選ばれる事が多い。
TDMA通信方式のバースト信号にはその先頭に
復調器トレーニング信号として100シンボル程度
の無変調波が挿入されている。本発明はこの信号
を利用して検波器入力の信号対雑音比を改善し、
雑音の影響をなくした自動利得制御方式を提供す
るものである。端子２０に入力したPSK−
TDMA信号は帯域ろ波器１に加えられる。この
帯域ろ波器１は一般に波形伝送上最適な帯域巾に
選ばれるが、この最小帯域巾はナイキストの基準
に基づいている。例えば、50Mbpsの４相PSK波
を受信する為のナイキストの基準による最小帯域
巾は両端で25MHzとなるが、一般にはこれよりも
1.1〜1.3倍広い帯域巾が選ばれる事が多い。
前記の様な帯域巾を持つ帯域ろ波器１を通過し
たPSK−TDMA信号は、利得可変増幅器２で増
幅された後一部は端子２１から出力され、残りの
部分は別の帯域ろ波器５で更に帯域巾が制限され
る。
たPSK−TDMA信号は、利得可変増幅器２で増
幅された後一部は端子２１から出力され、残りの
部分は別の帯域ろ波器５で更に帯域巾が制限され
る。
この帯域ろ波器５の帯域巾は第２図ｂ−に示
すバースト状の受信信号の中に含まれる搬送波同
期回路同期用無変調パターン部（以下無変調パタ
ーン部と省略）CRの長さに依つて決められる。
例えば、100シンボルのCRパターンが付加されて
いる時は100シンボルの長さを積分するろ波帯域
を持つように選ばれる。勿論これより広くても問
題ない。
すバースト状の受信信号の中に含まれる搬送波同
期回路同期用無変調パターン部（以下無変調パタ
ーン部と省略）CRの長さに依つて決められる。
例えば、100シンボルのCRパターンが付加されて
いる時は100シンボルの長さを積分するろ波帯域
を持つように選ばれる。勿論これより広くても問
題ない。
100シンボル分の長さを完全積分するろ波器の
等価雑音帯域巾Nbwは次式で示される。
等価雑音帯域巾Nbwは次式で示される。
Nbw＝１／Ｔ＝１／（Ts×100）＝250KHz
ここで、Ｔは積分時間を、Ts×100はCRのパ
ターンの長さで4μs程度の長さのものである。
ターンの長さで4μs程度の長さのものである。
一方、帯域ろ波器１の帯域巾は前記の様に最低
でも25MHzとなつているので、この帯域ろ波器５
により無変調パターン部CRの信号対雑音比の改
善度は次の様になる。
でも25MHzとなつているので、この帯域ろ波器５
により無変調パターン部CRの信号対雑音比の改
善度は次の様になる。
25MHz／0.25MHz＝100→20dB
この様に改善された信号対雑音比を持つ無変調
パターン部の信号は出力振幅が一次傾斜的に増大
して検波器に加えられ、検波器４で検波された後
（第２図ｂ−の実線参照）、ピークホールド部３
で検波出力のピーク値（第２図ｂ−のｄの値）
が保持され、この値により利得可変増幅器２の利
得が制御される。
パターン部の信号は出力振幅が一次傾斜的に増大
して検波器に加えられ、検波器４で検波された後
（第２図ｂ−の実線参照）、ピークホールド部３
で検波出力のピーク値（第２図ｂ−のｄの値）
が保持され、この値により利得可変増幅器２の利
得が制御される。
第３図は本発明の別の実施例を示す。
図中、６は電圧比較器を７はサンプリングホー
ルド部をそれぞれ示す。
ルド部をそれぞれ示す。
尚、第２図と同一の記号は同一の部分を示す。
同図に於て、受信信号中の無変調パターン部
CRを検出した検波器４の出力の一部の適当なし
きい値を持つ電圧比較器６に加えられ、ここで前
記無変調パターン部CRに対応する長さのパルス
を取出し、このパルスの継続時間だけサンプリン
グホールド部７を例えば動作状態にする。
CRを検出した検波器４の出力の一部の適当なし
きい値を持つ電圧比較器６に加えられ、ここで前
記無変調パターン部CRに対応する長さのパルス
を取出し、このパルスの継続時間だけサンプリン
グホールド部７を例えば動作状態にする。
一方、このサンプリングホールド部７には検波
器４の出力が加えられ、この検波出力のピーク値
が保持される。
器４の出力が加えられ、この検波出力のピーク値
が保持される。
以下の動作は第２図と同じである。
第４図は本発明の更に別の実施例を示す。
前記の無変調パターン部CRの位置を知る手段
としてTDMA制御部（図示せず）よりの情報を
利用する事により第３図の電圧比較器６を削除し
たものである。
としてTDMA制御部（図示せず）よりの情報を
利用する事により第３図の電圧比較器６を削除し
たものである。
即ち、TDMA通信方式に於いては受信信号の
中のフレーム・フオーマツトは予め決められてい
るので、次に受信されるバースト信号の時間を予
め予測できる。そこで、この情報から無調整パタ
ーン部CRの位置を知る事ができる。
中のフレーム・フオーマツトは予め決められてい
るので、次に受信されるバースト信号の時間を予
め予測できる。そこで、この情報から無調整パタ
ーン部CRの位置を知る事ができる。
(f) 発明の効果
以上説明した様に本発明によれば、受信信号の
中に含まれる搬送波期回路同期用無変調パターン
部を抽出する狭帯域のろ波器を設けた事により、
信号対雑音比が低くても自動利得制御回路が安定
に動作する。
中に含まれる搬送波期回路同期用無変調パターン
部を抽出する狭帯域のろ波器を設けた事により、
信号対雑音比が低くても自動利得制御回路が安定
に動作する。
そこで、信号対雑音比が低くても安定な変復調
器が実現できると共に、ソフト・デイシジヨン付
ヴイタビ・コーデツクの能力を十分に発揮する事
ができる。
器が実現できると共に、ソフト・デイシジヨン付
ヴイタビ・コーデツクの能力を十分に発揮する事
ができる。
第１図は従来の自動利得制御回路を説明する為
の図を、第２図は本発明を実施する為の一例を説
明する為の図を、第３図は本発明の別の実施例を
説明する為の図を、第４図は本発明の更に別の実
施例を説明する為の図を示す。 図中、１及び５は帯域ろ波器を、２は利得可変
増幅器を、３はピークホールド部を、４は検波部
を、６は電圧比較器を、７はサンプリングホール
ド部をそれぞれ示す。
の図を、第２図は本発明を実施する為の一例を説
明する為の図を、第３図は本発明の別の実施例を
説明する為の図を、第４図は本発明の更に別の実
施例を説明する為の図を示す。 図中、１及び５は帯域ろ波器を、２は利得可変
増幅器を、３はピークホールド部を、４は検波部
を、６は電圧比較器を、７はサンプリングホール
ド部をそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 １ 帯域を制限された、無変調パターン部を有す
るバースト状の受信信号を増幅する利得可変増幅
器と、入力信号を検波した後、検波出力のピーク
値を保持する検波・ピークホールド手段とを有
し、該検波・ピークホールド手段の出力を用いて
該利得可変増幅器の利得を制御する自動利得制御
方式において、 該無変調パターン部の長さに対応する帯域幅を
有する狭帯域帯域ろ波器を設け、 該狭帯域帯域ろ波器が該利得可変増幅器の出力
を該検波・ピークホールド手段に該入力信号とし
て印加する様にしたことを特徴とする自動利得制
御方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59002222A JPS60145713A (ja) | 1984-01-10 | 1984-01-10 | 自動利得制御方式 |
| CA000471054A CA1223308A (en) | 1984-01-10 | 1984-12-27 | Automatic gain control circuit |
| US06/687,812 US4656630A (en) | 1984-01-10 | 1984-12-31 | Automatic gain control circuit |
| EP85100011A EP0151916B1 (en) | 1984-01-10 | 1985-01-02 | Automatic gain control circuit |
| DE8585100011T DE3574319D1 (en) | 1984-01-10 | 1985-01-02 | Automatic gain control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59002222A JPS60145713A (ja) | 1984-01-10 | 1984-01-10 | 自動利得制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60145713A JPS60145713A (ja) | 1985-08-01 |
| JPH0325048B2 true JPH0325048B2 (ja) | 1991-04-04 |
Family
ID=11523321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59002222A Granted JPS60145713A (ja) | 1984-01-10 | 1984-01-10 | 自動利得制御方式 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4656630A (ja) |
| EP (1) | EP0151916B1 (ja) |
| JP (1) | JPS60145713A (ja) |
| CA (1) | CA1223308A (ja) |
| DE (1) | DE3574319D1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2576472B1 (fr) * | 1985-01-22 | 1988-02-12 | Alcatel Thomson Faisceaux | Procede et dispositif de commande automatique de gain d'un recepteur en acces multiple a repartition temporelle |
| US5301364A (en) * | 1988-11-30 | 1994-04-05 | Motorola, Inc. | Method and apparatus for digital automatic gain control in a receiver |
| US5276685A (en) * | 1988-11-30 | 1994-01-04 | Motorola, Inc. | Digital automatic gain control |
| IE64560B1 (en) * | 1988-11-30 | 1995-08-23 | Motorola Inc | Digital automatic gain control |
| GB8915172D0 (en) * | 1989-07-01 | 1989-08-23 | Orbitel Mobile Communications | Receiver gain control for radio telephone system |
| JP2540377B2 (ja) * | 1990-07-04 | 1996-10-02 | 三菱電機株式会社 | 自動出力電力制御装置 |
| US5083304A (en) * | 1990-09-28 | 1992-01-21 | Motorola, Inc. | Automatic gain control apparatus and method |
| FI87287C (fi) * | 1991-01-15 | 1992-12-10 | Nokia Mobile Phones Ltd | Foerstaerkningsreglering av en agc-foerstaerkare i ett pao tidsmultiplexering baserat radiotelefonsystem |
| US5235424A (en) * | 1992-02-06 | 1993-08-10 | General Electric Company | Automatic gain control system for a high definition television signal receiver |
| JPH05327378A (ja) * | 1992-05-22 | 1993-12-10 | Toshiba Corp | 無線通信装置の自動利得制御回路 |
| JPH06132873A (ja) * | 1992-10-21 | 1994-05-13 | Nec Corp | 電力制御装置 |
| US5548594A (en) * | 1993-12-28 | 1996-08-20 | Nec Corporation | Compact AGC circuit with stable characteristics |
| US5722061A (en) * | 1994-12-16 | 1998-02-24 | Qualcomm Incorporated | Method and apparatus for increasing receiver immunity to interference |
| JP3273539B2 (ja) * | 1996-01-19 | 2002-04-08 | シャープ株式会社 | スペクトル拡散信号受信機 |
| US6321074B1 (en) | 1999-02-18 | 2001-11-20 | Itron, Inc. | Apparatus and method for reducing oscillator frequency pulling during AM modulation |
| JP4178712B2 (ja) * | 2000-04-04 | 2008-11-12 | 株式会社デンソー | 利得調整装置 |
| KR100533021B1 (ko) * | 2002-11-14 | 2005-12-02 | 엘지전자 주식회사 | 무선 주파수 통신 시스템의 자동 이득 조정 장치 |
| US9647623B2 (en) | 2009-09-30 | 2017-05-09 | Silicon Laboratories Inc. | Signal processor suitable for low intermediate frequency (LIF) or zero intermediate frequency (ZIF) operation |
| EP2608404B1 (en) * | 2011-12-20 | 2016-07-27 | Telefonaktiebolaget LM Ericsson (publ) | Method and device for performing automatic gain control of a received signal |
| CN104660212A (zh) * | 2013-11-22 | 2015-05-27 | 国家电网公司 | 一种有源衰减器及衰减载波信号的方法 |
| US20160226142A1 (en) * | 2015-01-29 | 2016-08-04 | Robert Leroux | Phase control for antenna array |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4232197A (en) * | 1978-08-25 | 1980-11-04 | Bell Telephone Laboratories, Incorporated | Processor for a TDMA burst modem |
| JPS5544225A (en) * | 1978-09-25 | 1980-03-28 | Nec Corp | Time sharing gain adjustment circuit |
| JPS562761A (en) * | 1979-06-20 | 1981-01-13 | Nec Corp | Clock reproducing circuit |
| JPS5643809A (en) * | 1979-09-19 | 1981-04-22 | Hitachi Ltd | Automatic gain controller |
| JPS5666916A (en) * | 1979-11-05 | 1981-06-05 | Nec Corp | Automatic gain control circuit for burst signal |
| JPS56110315A (en) * | 1980-02-05 | 1981-09-01 | Nec Corp | Automatic gain controller for narrow-band wave detection |
| JPS57113635A (en) * | 1980-12-30 | 1982-07-15 | Fujitsu Ltd | Pilot agc system |
| US4483000A (en) * | 1981-01-12 | 1984-11-13 | Nippon Electric Co., Ltd. | Circuit for eliminating spurious components resulting from burst control in a TDMA system |
| US4651104A (en) * | 1982-07-07 | 1987-03-17 | Fujitsu Limited | Frequency converter with automatic frequency control |
-
1984
- 1984-01-10 JP JP59002222A patent/JPS60145713A/ja active Granted
- 1984-12-27 CA CA000471054A patent/CA1223308A/en not_active Expired
- 1984-12-31 US US06/687,812 patent/US4656630A/en not_active Expired - Fee Related
-
1985
- 1985-01-02 EP EP85100011A patent/EP0151916B1/en not_active Expired
- 1985-01-02 DE DE8585100011T patent/DE3574319D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60145713A (ja) | 1985-08-01 |
| DE3574319D1 (en) | 1989-12-21 |
| US4656630A (en) | 1987-04-07 |
| EP0151916A3 (en) | 1986-03-12 |
| CA1223308A (en) | 1987-06-23 |
| EP0151916B1 (en) | 1989-11-15 |
| EP0151916A2 (en) | 1985-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0325048B2 (ja) | ||
| US4757502A (en) | Automatic gain control method and circuit for a time division multiple access receiver | |
| US5050192A (en) | Automatic gain control | |
| KR100257962B1 (ko) | 신호 포락선 측정에 의해 결정되는 특성을 갖는 적응 등화기를 포함하는 수신 회로 및 방법 | |
| CA2027364C (en) | Varying bandwidth digital signal detector | |
| EP0125805A2 (en) | Bit error detection circuit for PSK-modulated carrier wave | |
| JPS59133739A (ja) | ２ウエイ式無線通信システム | |
| JPH0316349A (ja) | 自動利得制御方式 | |
| US5974040A (en) | Receiver and transmitter-receiver having variable attenuator to avoid saturation by a strong signal | |
| US3667046A (en) | Voice transmission and receiving system employing pulse duration modulations with a suppressed clock | |
| JPS6165551A (ja) | タイミング位相制御装置 | |
| US4438524A (en) | Receiver for angle-modulated carrier signals | |
| US5629960A (en) | Method for reducing distortion effects on DC off-set voltage and symbol clock tracking in a demodulator | |
| US4658405A (en) | Radio communication system | |
| JPH0542863B2 (ja) | ||
| US5625647A (en) | Transmitter having automatic level control function | |
| JP2993097B2 (ja) | 自動利得制御方式 | |
| US5987072A (en) | Phase modulation scheme and apparatus | |
| JPH0724409B2 (ja) | ４相ｐｓｋ復調装置のキ−ド自動レベル制御回路 | |
| JPH0629942A (ja) | 自動利得制御回路 | |
| KR20020097293A (ko) | 디지털 통신 시스템의 블라인드 복조장치 | |
| JP3173881B2 (ja) | 自動利得制御方式 | |
| JPH09294146A (ja) | 自動利得制御回路 | |
| JP2638294B2 (ja) | 自動利得制御回路 | |
| JPH0612902B2 (ja) | 搬送波再生回路 |