JPH0325967B2 - - Google Patents
Info
- Publication number
- JPH0325967B2 JPH0325967B2 JP61208847A JP20884786A JPH0325967B2 JP H0325967 B2 JPH0325967 B2 JP H0325967B2 JP 61208847 A JP61208847 A JP 61208847A JP 20884786 A JP20884786 A JP 20884786A JP H0325967 B2 JPH0325967 B2 JP H0325967B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- frequency
- microprocessor
- predetermined number
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、周波数設定機能付PLL（位相固定閉
ループ）シンセサイザ装置に関し、特に広い使用
可能周波数帯域の内で少数チヤネル（例えば１〜
２チヤネル）しか認可されないような無線装置に
おいて用いられるPLLシンセサイザ装置の周波
数設定方式に関する。
ループ）シンセサイザ装置に関し、特に広い使用
可能周波数帯域の内で少数チヤネル（例えば１〜
２チヤネル）しか認可されないような無線装置に
おいて用いられるPLLシンセサイザ装置の周波
数設定方式に関する。
第５図には従来形の一例としての周波数設定機
能付PLLシンセサイザ装置の主要部の構成が示
される。同図において、５１はIC（集積回路）か
らなるマイクロプロセツサであり、このマイクロ
プロセツサ５１にはROM（リードオンメモリ）
５２が外付接続されており、このROM５２には
マイクロプロセツサ５１を作動させるためのプロ
グラムおよび全チヤネルに対応した周波数データ
が予め記憶されている。５３はテンキー等を含む
キーパツドであつて、マイクロプロセツサ５１に
対しチヤネルすなわち周波数データを指定するた
めのものである。５４はICからなるコントロー
ラであつて、マイクロプロセツサ５１からの周波
数データDfに基づき内部の分周器（図示せず）
の分周数が変化するようになつており、これによ
つて、次段の電圧制御発振器５５に印加される直
流電圧を制御して発振周波数を設定値になるよう
に制御する。なお、電圧制御発振器５５の出力信
号はコントローラ５４にフイードバツクされてお
り、PLL回路が構成されている。また、マイク
ロプロセツサ５１には受信（Ｒ）モードまたは送
信（Ｓ）モードを切り換えるためのＲ／Ｓ切換信
号が入力されるようになつている。
能付PLLシンセサイザ装置の主要部の構成が示
される。同図において、５１はIC（集積回路）か
らなるマイクロプロセツサであり、このマイクロ
プロセツサ５１にはROM（リードオンメモリ）
５２が外付接続されており、このROM５２には
マイクロプロセツサ５１を作動させるためのプロ
グラムおよび全チヤネルに対応した周波数データ
が予め記憶されている。５３はテンキー等を含む
キーパツドであつて、マイクロプロセツサ５１に
対しチヤネルすなわち周波数データを指定するた
めのものである。５４はICからなるコントロー
ラであつて、マイクロプロセツサ５１からの周波
数データDfに基づき内部の分周器（図示せず）
の分周数が変化するようになつており、これによ
つて、次段の電圧制御発振器５５に印加される直
流電圧を制御して発振周波数を設定値になるよう
に制御する。なお、電圧制御発振器５５の出力信
号はコントローラ５４にフイードバツクされてお
り、PLL回路が構成されている。また、マイク
ロプロセツサ５１には受信（Ｒ）モードまたは送
信（Ｓ）モードを切り換えるためのＲ／Ｓ切換信
号が入力されるようになつている。
第５図に示される従来形において周波数を設定
する場合、まずキーパツド５３のテンキーより所
望のチヤネルを指定すると、マイクロプロセツサ
５１はそのチヤネルに対応するアドレスをROM
５２に対して指定する。これによつて、ROM５
２からはそのチヤネルに対応する周波数データが
パラレル信号の形態で出力され、マイクロプロセ
ツサ５１を介してコントローラ５４に周波数デー
タDfとして供給される。コントローラ５４は、
この周波数データDfに基づき分周数を変化させ、
電圧制御発振器５５への直流電圧を制御して発振
周波数を設定値になるように制御する。
する場合、まずキーパツド５３のテンキーより所
望のチヤネルを指定すると、マイクロプロセツサ
５１はそのチヤネルに対応するアドレスをROM
５２に対して指定する。これによつて、ROM５
２からはそのチヤネルに対応する周波数データが
パラレル信号の形態で出力され、マイクロプロセ
ツサ５１を介してコントローラ５４に周波数デー
タDfとして供給される。コントローラ５４は、
この周波数データDfに基づき分周数を変化させ、
電圧制御発振器５５への直流電圧を制御して発振
周波数を設定値になるように制御する。
上述した従来の周波数設定方式においては、チ
ヤネル数が多くなると、その分だけ外付ROM５
２の記憶容量を増大させる必要があり、またマイ
クロプロセツサ５１とROM５２との接続ビツト
線の数すなわち端子の数も増えるため、全体とし
てマイクロプロセツサ５１、ROM５２等の占有
スペースが増大することになり、周波数データ送
出部の大型化、強いては装置全体の規模の増大化
をひき起こし、その結果としてコストの上昇にも
つながるという問題があつた。また、周波数デー
タをROM５２から読出す際にマイクロプロセツ
サ５１がその動作に関与しているので、マイクロ
プロセツサ５１自体の機能に負担がかかるという
不都合も生じる。
ヤネル数が多くなると、その分だけ外付ROM５
２の記憶容量を増大させる必要があり、またマイ
クロプロセツサ５１とROM５２との接続ビツト
線の数すなわち端子の数も増えるため、全体とし
てマイクロプロセツサ５１、ROM５２等の占有
スペースが増大することになり、周波数データ送
出部の大型化、強いては装置全体の規模の増大化
をひき起こし、その結果としてコストの上昇にも
つながるという問題があつた。また、周波数デー
タをROM５２から読出す際にマイクロプロセツ
サ５１がその動作に関与しているので、マイクロ
プロセツサ５１自体の機能に負担がかかるという
不都合も生じる。
一方、現在の方式は非常に多くのチヤネルが使
用可能な装置に対して適用されているので、例え
ば、広い使用可能周波数帯域の内で少数チヤネル
（１〜２チヤネル）しか認可されないような装置
に対して現在の方式を適用した場合には、却つ
て、外付ROM５２の占有スペースの無駄が目立
つことになる。
用可能な装置に対して適用されているので、例え
ば、広い使用可能周波数帯域の内で少数チヤネル
（１〜２チヤネル）しか認可されないような装置
に対して現在の方式を適用した場合には、却つ
て、外付ROM５２の占有スペースの無駄が目立
つことになる。
本発明は、上述した従来形における問題点に鑑
み創作されたもので、マイクロプロセツサの機能
を軽減すると共に、低コストおよび装置規模の縮
小化を可能にする周波数設定機能付PLLシンセ
サイザ装置を提供することを目的としている。
み創作されたもので、マイクロプロセツサの機能
を軽減すると共に、低コストおよび装置規模の縮
小化を可能にする周波数設定機能付PLLシンセ
サイザ装置を提供することを目的としている。
第１図の原理ブロツク図に示されるように、本
発明によれば、受信モードと送信モードを選択的
に指示する信号PTTに応答してそれぞれ第１の
所定個数のクロツクまたは第２の所定個数のクロ
ツクCKを出力し、該第１の所定個数または第２
の所定個数のクロツクの出力後にストローブ信号
STBを出力するマイクロプロセツサ１と、受信
時および送信時におけるそれぞれの周波数データ
が予め順に配列されて記憶され、該周波数データ
が前記マイクロプロセツサからの第１の所定個数
または第２の所定個数のクロツクに応答して１ビ
ツトずつシリアルに読み出されるプログラマブル
ROM２と、該プログラマブルROMから読み出
されたデータDfを所定ビツト数だけ一時保持し、
前記ストローブ信号に応答して内部に保持されて
いるデータを周波数データとして設定するデータ
出力制御手段３とを具備することを特徴とする周
波数設定機能付PLLシンセサイザ装置が提供さ
れる。
発明によれば、受信モードと送信モードを選択的
に指示する信号PTTに応答してそれぞれ第１の
所定個数のクロツクまたは第２の所定個数のクロ
ツクCKを出力し、該第１の所定個数または第２
の所定個数のクロツクの出力後にストローブ信号
STBを出力するマイクロプロセツサ１と、受信
時および送信時におけるそれぞれの周波数データ
が予め順に配列されて記憶され、該周波数データ
が前記マイクロプロセツサからの第１の所定個数
または第２の所定個数のクロツクに応答して１ビ
ツトずつシリアルに読み出されるプログラマブル
ROM２と、該プログラマブルROMから読み出
されたデータDfを所定ビツト数だけ一時保持し、
前記ストローブ信号に応答して内部に保持されて
いるデータを周波数データとして設定するデータ
出力制御手段３とを具備することを特徴とする周
波数設定機能付PLLシンセサイザ装置が提供さ
れる。
マイクロプロセツサ１がPROM２に対して第
１の所定個数または第２の所定個数のクロツク
CKを供給すると、PROM２からはクロツクCK
の数に応じて順次１ビツトずつシリアルに周波数
データDfが読出されて、データ出力制御手段３
に取り込まれる。データ出力制御手段３は所定ビ
ツト数だけ一時保持可能であるため、所定ビツト
数を越えるデータが取り込まれた時には最初に取
り込まれたデータビツトから順次データ無効とな
つていく。すなわち、データ出力制御手段３は、
最も新しく取り込まれた所定ビツト数のデータの
みを一時保持し、この保持されているデータをマ
イクロプロセツサ１からストローブ信号STBが
出力された時点で周波数データとして設定する。
１の所定個数または第２の所定個数のクロツク
CKを供給すると、PROM２からはクロツクCK
の数に応じて順次１ビツトずつシリアルに周波数
データDfが読出されて、データ出力制御手段３
に取り込まれる。データ出力制御手段３は所定ビ
ツト数だけ一時保持可能であるため、所定ビツト
数を越えるデータが取り込まれた時には最初に取
り込まれたデータビツトから順次データ無効とな
つていく。すなわち、データ出力制御手段３は、
最も新しく取り込まれた所定ビツト数のデータの
みを一時保持し、この保持されているデータをマ
イクロプロセツサ１からストローブ信号STBが
出力された時点で周波数データとして設定する。
このように本発明の装置は、マイクロプロセツ
サ１からPROM２に供給するクロツクCKの個数
を受信モード時と送信モード時とで異ならせるこ
とでPROM２からの周波数データの読み出しを
可能とし、且つ、受信用データおよび送信用デー
タの区別を可能とすることにより、マイクロプロ
セツサ１自体の機能を最小限に抑制し、また
PROM２から周波数データをシリアルに取出し
可能とすることにより、周波数データ送出部の小
型化、強いては装置規模の縮小化を図り、同時に
コストの低減化を可能とするものである。
サ１からPROM２に供給するクロツクCKの個数
を受信モード時と送信モード時とで異ならせるこ
とでPROM２からの周波数データの読み出しを
可能とし、且つ、受信用データおよび送信用デー
タの区別を可能とすることにより、マイクロプロ
セツサ１自体の機能を最小限に抑制し、また
PROM２から周波数データをシリアルに取出し
可能とすることにより、周波数データ送出部の小
型化、強いては装置規模の縮小化を図り、同時に
コストの低減化を可能とするものである。
第２図には本発明の一実施例としての周波数設
定機能付PLLシンセサイザ装置の主要部の構成
が示される。第２図の例示は、広い使用可能周波
数帯域の内で少数チヤネル（本実施例では２チヤ
ネル）しか認可されないような無線装置に用いら
れるPLLシンセサイザ装置の場合を示す。
定機能付PLLシンセサイザ装置の主要部の構成
が示される。第２図の例示は、広い使用可能周波
数帯域の内で少数チヤネル（本実施例では２チヤ
ネル）しか認可されないような無線装置に用いら
れるPLLシンセサイザ装置の場合を示す。
同図において、１０はICからなるマイクロプ
ロセツサであり、このマイクロプロセツサ１０に
は受信モードまたは送信モードを切り換えるため
の信号（以下、モード切換信号と称する）PTT
と、電源スイツチのオン・オフ（ON／OFF）信
号と、チヤネル切換信号CHとが入力されるよう
になつている。マイクロプロセツサ１０からは４
種類の信号、すなわち選択信号SEL、クロツク信
号CK、リセツト信号RSTおよびストローブ信号
STBが出力される。選択信号SELは、チヤネル
切換信号CHに応答して出力されるもので、
PROM２１および２２に入力されており、信号
CHがチヤネル１を指定している時はPROM２１
が選択され、信号CHがチヤネル２を指定してい
る時はPROM２２が選択される。クロツク信号
CKは、モード切換信号PTTの状態に基づき電源
のON信号に応答して出力されるもので、PROM
２１，２２およびPLLシンセサイザコントロー
ラ３０に入力されており、信号PTTが受信モー
ドを指定している時はクロツク信号CKして32個
のパルスが出力され、信号PTTが送信モードを
指定している時は64個のパルスが出力される。リ
セツト信号RSTは、電源のON信号に応答して出
力されるもので、PROM２１および２２に入力
される。ストローブ信号STBは、マイクロプロ
セツサ１０から所定個数（32個または64個）のク
ロツク信号CKが出力された時点で出力されるも
ので、PLLシンセサイザコントローラ３０に入
力される。
ロセツサであり、このマイクロプロセツサ１０に
は受信モードまたは送信モードを切り換えるため
の信号（以下、モード切換信号と称する）PTT
と、電源スイツチのオン・オフ（ON／OFF）信
号と、チヤネル切換信号CHとが入力されるよう
になつている。マイクロプロセツサ１０からは４
種類の信号、すなわち選択信号SEL、クロツク信
号CK、リセツト信号RSTおよびストローブ信号
STBが出力される。選択信号SELは、チヤネル
切換信号CHに応答して出力されるもので、
PROM２１および２２に入力されており、信号
CHがチヤネル１を指定している時はPROM２１
が選択され、信号CHがチヤネル２を指定してい
る時はPROM２２が選択される。クロツク信号
CKは、モード切換信号PTTの状態に基づき電源
のON信号に応答して出力されるもので、PROM
２１，２２およびPLLシンセサイザコントロー
ラ３０に入力されており、信号PTTが受信モー
ドを指定している時はクロツク信号CKして32個
のパルスが出力され、信号PTTが送信モードを
指定している時は64個のパルスが出力される。リ
セツト信号RSTは、電源のON信号に応答して出
力されるもので、PROM２１および２２に入力
される。ストローブ信号STBは、マイクロプロ
セツサ１０から所定個数（32個または64個）のク
ロツク信号CKが出力された時点で出力されるも
ので、PLLシンセサイザコントローラ３０に入
力される。
PROM２１および２２の各個は64ビツトの容
量を有しており、各PROMには、受信時の周波
数データ（Ｄ１〜Ｄ３２とする）と送信時の周波
数データ（Ｄ３３〜Ｄ６４とする）が順に配列さ
れて記憶されており、これらの周波数データはク
ロツクCKが入力される毎に順次１ビツトずつシ
リアルに読出されるようになつている。なお、送
信時の周波数データとしては、受信時周波数から
受信中間周波数だけシフトした周波数のデータが
用いられる。
量を有しており、各PROMには、受信時の周波
数データ（Ｄ１〜Ｄ３２とする）と送信時の周波
数データ（Ｄ３３〜Ｄ６４とする）が順に配列さ
れて記憶されており、これらの周波数データはク
ロツクCKが入力される毎に順次１ビツトずつシ
リアルに読出されるようになつている。なお、送
信時の周波数データとしては、受信時周波数から
受信中間周波数だけシフトした周波数のデータが
用いられる。
PLLシンセサイザコントローラ３０は19ビツ
トのシフトレジスタ（図示せず）を内蔵してお
り、このシフトレジスタ内に前述のPROM２１
または２２から読出されたデータが順次格納され
るようになつている。従つて、PROM２１また
は２２からのデータ（Dfとする）としてデータ
Ｄ１，Ｄ２，Ｄ３，…、が順次シフトレジスタ内
に取り込まれる過程において、データＤ２０が取
り込まれた時点から順次、データＤ１，Ｄ２，
…、が無効となつていく。このコントローラ３０
は、マイクロプロセツサ１０から32個または64個
のクロツク信号CKが出力された時点で発せられ
るストローブ信号STBに応答し、その時点でシ
フトレジスタ内に保持されているデータを周波数
データとして設定する機能を有している。
トのシフトレジスタ（図示せず）を内蔵してお
り、このシフトレジスタ内に前述のPROM２１
または２２から読出されたデータが順次格納され
るようになつている。従つて、PROM２１また
は２２からのデータ（Dfとする）としてデータ
Ｄ１，Ｄ２，Ｄ３，…、が順次シフトレジスタ内
に取り込まれる過程において、データＤ２０が取
り込まれた時点から順次、データＤ１，Ｄ２，
…、が無効となつていく。このコントローラ３０
は、マイクロプロセツサ１０から32個または64個
のクロツク信号CKが出力された時点で発せられ
るストローブ信号STBに応答し、その時点でシ
フトレジスタ内に保持されているデータを周波数
データとして設定する機能を有している。
また、コントローラ０は、設定された周波数デ
ータに基づき内部の分周器（図示せず）の分周数
を変化させ、これによつて、次段の電圧制御発振
器４０に印加される直流電圧を制御して発振周波
数を設定値になるように制御する。なお、電圧制
御発振器４０の出力信号はコントローラ３０にフ
イードバツクされており、PLL回路が構成され
ている。このフイードバツク系において安定化さ
れた発振周波数の信号は、受信部または送信部の
いずれかに送られる。この受信部または送信部の
いずれかの選択は、図示はしないが、モード切換
信号PTTの状態に対応して行われる。
ータに基づき内部の分周器（図示せず）の分周数
を変化させ、これによつて、次段の電圧制御発振
器４０に印加される直流電圧を制御して発振周波
数を設定値になるように制御する。なお、電圧制
御発振器４０の出力信号はコントローラ３０にフ
イードバツクされており、PLL回路が構成され
ている。このフイードバツク系において安定化さ
れた発振周波数の信号は、受信部または送信部の
いずれかに送られる。この受信部または送信部の
いずれかの選択は、図示はしないが、モード切換
信号PTTの状態に対応して行われる。
第３図および第４図には第２図の各部の信号の
動作タイミングが示される。以下、第３図および
第４図を併用しながら第２図装置による周波数設
定動作について説明する。なお、説明の簡単化の
ため、チヤネル切換信号CHについては予めチヤ
ネル１が指定されているものとする。
動作タイミングが示される。以下、第３図および
第４図を併用しながら第２図装置による周波数設
定動作について説明する。なお、説明の簡単化の
ため、チヤネル切換信号CHについては予めチヤ
ネル１が指定されているものとする。
(1) 受信モード設定時（第３図参照）
まず電源をONにすると、リセツト信号RSTが
“０”となり、これによつてPROM２１が読出し
可能状態になると共に、クロツク信号CKが
PROM２１に供給される。PROM２１からはク
ロツク信号CKに応答してデータDfが１ビツトず
つシリアルに読出されるが、クロツク信号CKの
パルス数は前述したように32個であるので、デー
タDfとしてはＤ１〜Ｄ３２の32ビツトが読出さ
れる。この32ビツトのデータのうち、Ｄ１４〜Ｄ
３２の19ビツトのデータがコントローラ３０内の
シフトレジスタに格納される。コントローラ３０
では、マイクロプロセツサ１０から32個のクロツ
クCKが出力された時点で発せられるストローブ
信号STBに応答して、この19ビツトのデータＤ
１４〜Ｄ３２を受信時の周波数データとして設定
する。そして、このストローブ信号STBの出力
後、リセツト信号RSTが“１”となり、初期状
態に戻る。
“０”となり、これによつてPROM２１が読出し
可能状態になると共に、クロツク信号CKが
PROM２１に供給される。PROM２１からはク
ロツク信号CKに応答してデータDfが１ビツトず
つシリアルに読出されるが、クロツク信号CKの
パルス数は前述したように32個であるので、デー
タDfとしてはＤ１〜Ｄ３２の32ビツトが読出さ
れる。この32ビツトのデータのうち、Ｄ１４〜Ｄ
３２の19ビツトのデータがコントローラ３０内の
シフトレジスタに格納される。コントローラ３０
では、マイクロプロセツサ１０から32個のクロツ
クCKが出力された時点で発せられるストローブ
信号STBに応答して、この19ビツトのデータＤ
１４〜Ｄ３２を受信時の周波数データとして設定
する。そして、このストローブ信号STBの出力
後、リセツト信号RSTが“１”となり、初期状
態に戻る。
(2) 送信モード設定時（第４図参照）
まず電源をONにすると、リセツト信号RSTが
“０”となり、これによつてPROM２１が読出し
可能状態になると共に、クロツク信号CKが
PROM２１に供給される。この場合、クロツク
信号CKのパルス数は前述したように64個である
ので、PROM２１から読出されるデータDfとし
てはＤ１〜Ｄ６４の64ビツトが読出される。この
64ビツトのデータはコントローラ３０内のシフト
レジスタに順次格納されるが、データＤ２０が格
納される時点から順次、データＤ１，Ｄ２，…、
が無効となつていく。コントローラ３０では、マ
イクロプロセツサ１０から64個のクロツクCKが
出力された時点で発せられるストローブ信号
STBに応答して、この時点でシフトレジスタ内
に保持されている19ビツトのデータ、すなわちデ
ータＤ４６〜Ｄ６４を送信時の周波数データとし
て設定する。そして、このストローブ信号STB
の出力後、リセツト信号RSTが“１”となり、
初期状態に戻る。
“０”となり、これによつてPROM２１が読出し
可能状態になると共に、クロツク信号CKが
PROM２１に供給される。この場合、クロツク
信号CKのパルス数は前述したように64個である
ので、PROM２１から読出されるデータDfとし
てはＤ１〜Ｄ６４の64ビツトが読出される。この
64ビツトのデータはコントローラ３０内のシフト
レジスタに順次格納されるが、データＤ２０が格
納される時点から順次、データＤ１，Ｄ２，…、
が無効となつていく。コントローラ３０では、マ
イクロプロセツサ１０から64個のクロツクCKが
出力された時点で発せられるストローブ信号
STBに応答して、この時点でシフトレジスタ内
に保持されている19ビツトのデータ、すなわちデ
ータＤ４６〜Ｄ６４を送信時の周波数データとし
て設定する。そして、このストローブ信号STB
の出力後、リセツト信号RSTが“１”となり、
初期状態に戻る。
上述したように本実施例装置によれば、マイク
ロプロセツサ１０からはPROM２１または２２
にクロツクCKを供給するだけで周波数データを
読出すことができるので、マイクロプロセツサ１
０自体の機能を軽減することができる。また、
PROM２１または２２からは周波数データがシ
リアルに取り出されるので、周波数データ送出部
を小型化することができ、強いては装置規模の縮
小化およびコストの低減化にも寄与することがで
きる。
ロプロセツサ１０からはPROM２１または２２
にクロツクCKを供給するだけで周波数データを
読出すことができるので、マイクロプロセツサ１
０自体の機能を軽減することができる。また、
PROM２１または２２からは周波数データがシ
リアルに取り出されるので、周波数データ送出部
を小型化することができ、強いては装置規模の縮
小化およびコストの低減化にも寄与することがで
きる。
なお、第２図に示される装置においては
PROM２１または２２に記憶されるデータ容量
として64ビツトの場合について説明したが、それ
に限らず、ビツト数が異なつても同様である。ま
た、チヤネル数に対応して２個のPROM２１お
よび２２を使用したが、例えば容量の大きい
PROMを用いることにより１個で構成すること
も可能である。
PROM２１または２２に記憶されるデータ容量
として64ビツトの場合について説明したが、それ
に限らず、ビツト数が異なつても同様である。ま
た、チヤネル数に対応して２個のPROM２１お
よび２２を使用したが、例えば容量の大きい
PROMを用いることにより１個で構成すること
も可能である。
以上説明したように本発明によれば、マイクロ
プロセツサの機能を軽減する一方で、周波数デー
タ送出部の小型化、強いては装置規模の縮小化な
らびにコストの低減化を図ることができる。
プロセツサの機能を軽減する一方で、周波数デー
タ送出部の小型化、強いては装置規模の縮小化な
らびにコストの低減化を図ることができる。
第１図は本発明による周波数設定機能付PLL
シンセサイザ装置の原理ブロツク図、第２図は本
発明の一実施例を示すブロツク図、第３図は受信
モード設定時における第２図の各部の信号の動作
タイミング図、第４図は送信モード設定時におけ
る第２図の各部の信号の動作タイミング図、第５
図は従来形の一例としての周波数設定機能付
PLLシンセサイザ装置の主要部を示すブロツク
図、である。 （符号の説明）、１，１０……マイクロプロセ
ツサ、２，２１，２２……PROM、３……デー
タ出力制御手段、３０……PLLシンセサイザコ
ントローラ、PTT……モード切換信号、CK……
クロツク信号、STB……ストローブ信号、Df…
…周波数データ。
シンセサイザ装置の原理ブロツク図、第２図は本
発明の一実施例を示すブロツク図、第３図は受信
モード設定時における第２図の各部の信号の動作
タイミング図、第４図は送信モード設定時におけ
る第２図の各部の信号の動作タイミング図、第５
図は従来形の一例としての周波数設定機能付
PLLシンセサイザ装置の主要部を示すブロツク
図、である。 （符号の説明）、１，１０……マイクロプロセ
ツサ、２，２１，２２……PROM、３……デー
タ出力制御手段、３０……PLLシンセサイザコ
ントローラ、PTT……モード切換信号、CK……
クロツク信号、STB……ストローブ信号、Df…
…周波数データ。
Claims (1)
- 【特許請求の範囲】 １ 受信モードと送信モードを選択的に指示する
信号（PTT）に応答してそれぞれ第１の所定個
数のクロツクまたは第２の所定個数のクロツク
（CK）を出力し、該第１の所定個数または第２の
所定個数のクロツクの出力後にストローブ信号
（STB）を出力するマイクロプロセツサ１と、 受信時および送信時におけるそれぞれの周波数
データが予め順に配列されて記憶され、該周波数
データが前記マイクロプロセツサからの第１の所
定個数または第２の所定個数のクロツクに応答し
て１ビツトずつシリアルに読み出されるプログラ
マブルROM２と、 該プログラマブルROMから読み出されたデー
タ（Df）を所定ビツト数だけ一時保持し、前記
ストローブ信号に応答して内部に保持されている
データを周波数データとして設定するデータ出力
制御手段３とを具備することを特徴とする周波数
設定機能付PLLシンセサイザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61208847A JPS6365710A (ja) | 1986-09-06 | 1986-09-06 | 周波数設定機能付ｐｌｌシンセサイザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61208847A JPS6365710A (ja) | 1986-09-06 | 1986-09-06 | 周波数設定機能付ｐｌｌシンセサイザ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6365710A JPS6365710A (ja) | 1988-03-24 |
| JPH0325967B2 true JPH0325967B2 (ja) | 1991-04-09 |
Family
ID=16563087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61208847A Granted JPS6365710A (ja) | 1986-09-06 | 1986-09-06 | 周波数設定機能付ｐｌｌシンセサイザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6365710A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03297223A (ja) * | 1990-04-16 | 1991-12-27 | Matsushita Electric Ind Co Ltd | 周波数発生装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52100910A (en) * | 1977-03-14 | 1977-08-24 | Toshiba Corp | Channel selection unit |
-
1986
- 1986-09-06 JP JP61208847A patent/JPS6365710A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6365710A (ja) | 1988-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6636096B2 (en) | Upscaled clock feeds memory to make parallel waves | |
| EP1277286B9 (en) | Personal communications device with gps receiver and comon clock source | |
| JP3850063B2 (ja) | 位相同期ループにおいてフィードバック分周比を決定する方法および装置 | |
| US5263178A (en) | Procedure for arranging switch-type control in a radio telephone | |
| JPH11317661A (ja) | 単カウンタ二重係数分周装置 | |
| EP0766404A2 (en) | Clock generator utilizing phase locked loop circuit | |
| JPH0325967B2 (ja) | ||
| JP2001069003A (ja) | Ｐｌｌ制御回路及びその制御方法 | |
| JP3707203B2 (ja) | 分周器 | |
| JPH05304469A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| KR930009426B1 (ko) | 위상동기루프 주파수 합성기 제어신호 발생 제어방법 | |
| WO2006017519A1 (en) | Frequencey prescaler | |
| JP3153187B2 (ja) | 時分割多元接続無線通信用無線制御タイミング発生装置 | |
| JPH1168555A (ja) | クロック分周切替回路 | |
| KR100299028B1 (ko) | 지에스엠단말기의알에프부제어장치 | |
| JPH08265148A (ja) | 周波数シンセサイザ | |
| JP2004193901A (ja) | Ｐｌｌ回路 | |
| JP2001127599A (ja) | 基準クロック生成回路および携帯機 | |
| JP2828807B2 (ja) | Ｐｌｌ回路のデッドロック防止回路 | |
| JPS6126732B2 (ja) | ||
| JP2003347932A (ja) | クロック切替回路 | |
| JPS62128211A (ja) | 周波数シンセサイザ | |
| JPH0541664A (ja) | 周波数シンセサイザ | |
| JPH0771000B2 (ja) | 半導体集積回路 | |
| JPH10126396A (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |