JPH0328860B2 - - Google Patents
Info
- Publication number
- JPH0328860B2 JPH0328860B2 JP57230970A JP23097082A JPH0328860B2 JP H0328860 B2 JPH0328860 B2 JP H0328860B2 JP 57230970 A JP57230970 A JP 57230970A JP 23097082 A JP23097082 A JP 23097082A JP H0328860 B2 JPH0328860 B2 JP H0328860B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- bit
- pulse train
- block
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
この発明はデイジタル通信方式において、Ｎ個
の情報ビツトを１つのブロツクとし、そのブロツ
クの情報ビツトのＭ番目のビツトの補符号を
M′番目に挿入する符号形式を用いた場合の符号
誤り検出方式に関する。
の情報ビツトを１つのブロツクとし、そのブロツ
クの情報ビツトのＭ番目のビツトの補符号を
M′番目に挿入する符号形式を用いた場合の符号
誤り検出方式に関する。
＜背 景＞
従来からデイジタル通信回線の品質は伝送路の
符号誤りを監視して保つている。一般にはその伝
送路の両端にある端局中継器の受信装置で符号誤
りを監視している。しかし、伝送路の中間にある
局設置の中間中継装置でオンラインの状態で監視
できれば障害点がその中間中継装置の前段方向で
あるか否かが判り、障害点の探索範囲が狭くなり
保守が容易となる。
符号誤りを監視して保つている。一般にはその伝
送路の両端にある端局中継器の受信装置で符号誤
りを監視している。しかし、伝送路の中間にある
局設置の中間中継装置でオンラインの状態で監視
できれば障害点がその中間中継装置の前段方向で
あるか否かが判り、障害点の探索範囲が狭くなり
保守が容易となる。
しかし、従来のパリテイ検出方式で符号誤りの
監視をおこなうと、数ないし数百ブロツクで構成
される１フレーム分を読み、その“１”の個数が
奇数か偶数かで判断せねばならないので、フレー
ム同期をとる必要があり、回路規模も大きくな
り、消費電力も大きくなるという欠点がある。
監視をおこなうと、数ないし数百ブロツクで構成
される１フレーム分を読み、その“１”の個数が
奇数か偶数かで判断せねばならないので、フレー
ム同期をとる必要があり、回路規模も大きくな
り、消費電力も大きくなるという欠点がある。
そこで、デイジタル通信方式において、Ｎ個の
情報ビツトを１つのブロツクとし、そのブロツク
の情報ビツトのＭ番目のビツトの補符号をM′番
目に挿入する符号形式にて、受信側にてブロツク
同期をとり、そのＭ番目のビツトとM′番目のビ
ツトの排他的論理和を取ることで符号誤りを検出
する方法が提案されている。尚、符号誤りは一般
的にランダムに発生するので、１ブロツクＮビツ
ト中の２ビツトを監視することでも伝送路の状態
を十分な精度で監視することができる。
情報ビツトを１つのブロツクとし、そのブロツク
の情報ビツトのＭ番目のビツトの補符号をM′番
目に挿入する符号形式にて、受信側にてブロツク
同期をとり、そのＭ番目のビツトとM′番目のビ
ツトの排他的論理和を取ることで符号誤りを検出
する方法が提案されている。尚、符号誤りは一般
的にランダムに発生するので、１ブロツクＮビツ
ト中の２ビツトを監視することでも伝送路の状態
を十分な精度で監視することができる。
ところがブロツク同期をとるには、通常フレー
ム同期と同等の手法が用いられ、ビツト同期のと
れたクロツク信号と、同期判定回路、同期保護回
路等の回路とを要する。
ム同期と同等の手法が用いられ、ビツト同期のと
れたクロツク信号と、同期判定回路、同期保護回
路等の回路とを要する。
＜発明の概要＞
この発明の目的は、通常のブロツク同期による
符号誤り検出方式と比べて、更に回路規模が小さ
く、消費電力が小さい簡易な符号誤り検出方式を
提供することにある。
符号誤り検出方式と比べて、更に回路規模が小さ
く、消費電力が小さい簡易な符号誤り検出方式を
提供することにある。
この発明は前記の目的を達成するために、デイ
ジタル通信方式において、Ｎ個の情報ビツトを１
つのブロツクとし、このブロツクの情報ビツトの
Ｍ番目のビツトの補符号をM′番目に挿入する符
号形式において、受信側にて原受信パルス列を、
あらかじめ知られているＭ番目のビツトとM′番
目のビツトの時間差だけ遅延させたパルス列と、
原受信パルス列との排他的論理和をとることによ
り生じたパルス列から、帯域波器を用いて伝送
路周波数のＮ分の１の周波数のクロツク信号を抽
出し、伝送路符号誤りがなければ、上記排他的論
理和をとつて生じたパルス列中にＮビツトおきに
生ずる１パターンを上記抽出クロツク信号をあら
かじめ知られる時間だけ遅延させたクロツク信号
で読みだし、そのブロツクのＭ番目のビツトある
いはM′番目のビツトの伝送路符号誤りによつて
上記１パターンが０パターンとなることを検出す
る。
ジタル通信方式において、Ｎ個の情報ビツトを１
つのブロツクとし、このブロツクの情報ビツトの
Ｍ番目のビツトの補符号をM′番目に挿入する符
号形式において、受信側にて原受信パルス列を、
あらかじめ知られているＭ番目のビツトとM′番
目のビツトの時間差だけ遅延させたパルス列と、
原受信パルス列との排他的論理和をとることによ
り生じたパルス列から、帯域波器を用いて伝送
路周波数のＮ分の１の周波数のクロツク信号を抽
出し、伝送路符号誤りがなければ、上記排他的論
理和をとつて生じたパルス列中にＮビツトおきに
生ずる１パターンを上記抽出クロツク信号をあら
かじめ知られる時間だけ遅延させたクロツク信号
で読みだし、そのブロツクのＭ番目のビツトある
いはM′番目のビツトの伝送路符号誤りによつて
上記１パターンが０パターンとなることを検出す
る。
＜実施例＞
以下、この発明の一実施例につき、図に従つて
説明する。
説明する。
第１図はこの発明に用いられる符号系列のフレ
ーム構成を示し、Ａは１フレームの構成、Ｂは１
ブロツクの構成を示す。第２図はこの発明の実施
例の符号誤り検出回路のブロツク図、第３図は第
２図の各部の波形のタイムチヤートを示し、Ａ，
Ｂ，Ｃ，Ｄ，Ｅはそれぞれ第２図中のａ，ｂ，
ｃ，ｄ，ｅ点に対応している。
ーム構成を示し、Ａは１フレームの構成、Ｂは１
ブロツクの構成を示す。第２図はこの発明の実施
例の符号誤り検出回路のブロツク図、第３図は第
２図の各部の波形のタイムチヤートを示し、Ａ，
Ｂ，Ｃ，Ｄ，Ｅはそれぞれ第２図中のａ，ｂ，
ｃ，ｄ，ｅ点に対応している。
図中１ならびに４は遅延回路、２は波器、３
はリミツタ増幅器、Ｆはフレームビツト、ＭはＭ
番目のビツト領域、M′はM′番目のビツト領域、
ＮはＮ番目のビツト領域を示す。
はリミツタ増幅器、Ｆはフレームビツト、ＭはＭ
番目のビツト領域、M′はM′番目のビツト領域、
ＮはＮ番目のビツト領域を示す。
この発明に用いられる符号構成は、伝送路の
“０”連続数、並びに“１”連続数を抑制し、伝
送路のBSI化を図るものである。すなわち、Ｍ番
目のビツト符号が“１”であれば、M′番目のビ
ツト符号は“０”、Ｍ番目のビツト符号が“０”
であれば、M′番目のビツト符号は“１”とする。
“０”連続数、並びに“１”連続数を抑制し、伝
送路のBSI化を図るものである。すなわち、Ｍ番
目のビツト符号が“１”であれば、M′番目のビ
ツト符号は“０”、Ｍ番目のビツト符号が“０”
であれば、M′番目のビツト符号は“１”とする。
したがつて伝送路符号誤りが無ければ、入力端
子１１に入力された受信パルス列（第３図）を遅
延回路１を用いてＭ番目のビツト符号及びM′番
目のビツト符号を同一時間関係として回路１２で
排他的論理和をとると、第３図Ｃに実線で示した
ように、１ブロツク長に等しい周期で１パターン
が繰り返される。この信号を伝送路周波数のＮ分
の１の周波数を通過域とする波器２に通すこと
により上記繰り返し１パターンに対し、決まつた
位相関係にある第３図Ｄに示すクロツク信号を抽
出し、この抽出クロツクを用いて、Ｄ型フリツプ
フロツプ１３にて上記１パターンを検出して、そ
の端子１４の出力である符号誤り数を計数する。
子１１に入力された受信パルス列（第３図）を遅
延回路１を用いてＭ番目のビツト符号及びM′番
目のビツト符号を同一時間関係として回路１２で
排他的論理和をとると、第３図Ｃに実線で示した
ように、１ブロツク長に等しい周期で１パターン
が繰り返される。この信号を伝送路周波数のＮ分
の１の周波数を通過域とする波器２に通すこと
により上記繰り返し１パターンに対し、決まつた
位相関係にある第３図Ｄに示すクロツク信号を抽
出し、この抽出クロツクを用いて、Ｄ型フリツプ
フロツプ１３にて上記１パターンを検出して、そ
の端子１４の出力である符号誤り数を計数する。
すなわち、Ｍ番目のビツト符号が“１”であれ
ば、M′番目のビツト符号は正常なら“０”であ
り、排他的論理和回路１２の出力は“１”である
べきだが、何等かの原因によつてＭ番目のビツト
符号あるいはM′番目のビツト符号が誤つて伝送
されると、排他的論理和回路１２の出力は第３図
Ｃに点線で示すように“０”となる。
ば、M′番目のビツト符号は正常なら“０”であ
り、排他的論理和回路１２の出力は“１”である
べきだが、何等かの原因によつてＭ番目のビツト
符号あるいはM′番目のビツト符号が誤つて伝送
されると、排他的論理和回路１２の出力は第３図
Ｃに点線で示すように“０”となる。
＜効 果＞
以上、詳細に説明したように、この発明では受
信パルス列に従属する伝送路周波数のＮ分の１の
周波数成分を抽出することにより、通常のブロツ
ク同期に必要な同期判定回路、同期保護回路を必
要とせず、回路規模が小さく、消費電力も小さ
く、局設置の中間中継装置に安易に設置できる符
号誤り検出回路が実現できるので、デイジタル通
信回線の信頼度及び保守効率も向上できる効果が
ある。
信パルス列に従属する伝送路周波数のＮ分の１の
周波数成分を抽出することにより、通常のブロツ
ク同期に必要な同期判定回路、同期保護回路を必
要とせず、回路規模が小さく、消費電力も小さ
く、局設置の中間中継装置に安易に設置できる符
号誤り検出回路が実現できるので、デイジタル通
信回線の信頼度及び保守効率も向上できる効果が
ある。
第１図はフレーム構成を示す図、第２図はこの
発明の実施例の符号誤り検出回路を示すブロツク
図、第３図は第２図の各部の波形例を示すタイム
チヤートである。 １…遅延回路、２…波器、３…増幅回路、４
…遅延回路。
発明の実施例の符号誤り検出回路を示すブロツク
図、第３図は第２図の各部の波形例を示すタイム
チヤートである。 １…遅延回路、２…波器、３…増幅回路、４
…遅延回路。
Claims (1)
- １ デイジタル通信方式において、Ｎ個の情報ビ
ツトを１つのブロツクとする複数のブロツクで１
フレームを構成し、そのフレームの各ブロツクの
情報ビツトのＭ番目のビツトの補符号をM′番目
に挿入する符号形式が用いられ、受信側にて原受
信パルス列をＭ番目のビツトとM′番目のビツト
との時間差だけ遅延させたパルス列と、上記原受
信パルスとの排他的論理和をとることにより生ず
るパルス列から、伝送路信号の繰り返し周波数の
Ｎ分の１の周波数を通過域とする帯域波器を用
いて、伝送路信号の繰り返し周波数のＮ分の１の
周波数のクロツク信号を抽出し、その抽出された
クロツクの位相を同期タイミングとして、上記排
他的論理和によるパルス列から符号誤りを検出す
る符号誤り検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57230970A JPS59123329A (ja) | 1982-12-29 | 1982-12-29 | 符号誤り検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57230970A JPS59123329A (ja) | 1982-12-29 | 1982-12-29 | 符号誤り検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59123329A JPS59123329A (ja) | 1984-07-17 |
| JPH0328860B2 true JPH0328860B2 (ja) | 1991-04-22 |
Family
ID=16916170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57230970A Granted JPS59123329A (ja) | 1982-12-29 | 1982-12-29 | 符号誤り検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59123329A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5162918A (ja) * | 1974-11-29 | 1976-05-31 | Yaskawa Denki Seisakusho Kk | Hantenrensochetsukunikakarudensohoho |
| JPS5894253A (ja) * | 1981-11-30 | 1983-06-04 | Fujitsu Ltd | 符号誤り検出方式 |
-
1982
- 1982-12-29 JP JP57230970A patent/JPS59123329A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59123329A (ja) | 1984-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4688207A (en) | Channel quality monitoring apparatus | |
| US4748643A (en) | Start bit detecting circuit | |
| US4392226A (en) | Multiple source clock encoded communications error detection circuit | |
| JPS6310835A (ja) | デイジタル伝送方式 | |
| JPS6251011B2 (ja) | ||
| US4481648A (en) | Method and system for producing a synchronous signal from _cyclic-redundancy-coded digital data blocks | |
| JPH0328860B2 (ja) | ||
| JPS5820051A (ja) | 論理レベル判定回路 | |
| US4809301A (en) | Detection apparatus for bi-phase signals | |
| JPS6347019B2 (ja) | ||
| WO1981002654A1 (en) | A method and apparatus for synchronizing a binary data signal | |
| JPS5894253A (ja) | 符号誤り検出方式 | |
| JPS6351426B2 (ja) | ||
| JPH01311740A (ja) | 同期語検出確定方式 | |
| JP2576526B2 (ja) | 入出力信号監視回路 | |
| JPH0614640B2 (ja) | フレ−ム同期回路 | |
| JPS61101138A (ja) | フレ−ム同期方式 | |
| JPS61230451A (ja) | デ−タ伝送方式 | |
| JPH0118607B2 (ja) | ||
| JPS62207039A (ja) | デ−タ伝送方式 | |
| JPH0546729B2 (ja) | ||
| JPS6223250A (ja) | パリテイ計数回路 | |
| GB1605328A (ja) | ||
| JPS63211944A (ja) | デイジタル再生中継器の監視制御回路 | |
| JPS6212226A (ja) | 同期パタ−ン不一致検出方法 |