JPH0329202B2 - - Google Patents
Info
- Publication number
- JPH0329202B2 JPH0329202B2 JP59096145A JP9614584A JPH0329202B2 JP H0329202 B2 JPH0329202 B2 JP H0329202B2 JP 59096145 A JP59096145 A JP 59096145A JP 9614584 A JP9614584 A JP 9614584A JP H0329202 B2 JPH0329202 B2 JP H0329202B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- microstrip
- pitch
- conductive line
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/30—Time-delay networks
Landscapes
- Waveguides (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は分布定数型の電磁遅延線に係り、特に
CHz帯の高周波信号、または100ps台およびそれ
以下の立ち上がり時間を有する超高速信号に好適
する電磁遅延線に関する。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a distributed constant type electromagnetic delay line, and particularly relates to a distributed constant type electromagnetic delay line.
This invention relates to an electromagnetic delay line suitable for high-frequency signals in the CHZ band or ultrahigh-speed signals with rise times of 100 ps or less.
従来この種の電磁遅延線としては、第7図に示
すように、誘電体板1の一主面にアース電極3を
形成するとともに、その対向主面に細長いマイク
ロストリツプ導線路5を形成してなるマイクロス
トリツプ線路7がよく知られている。
Conventionally, as shown in FIG. 7, this type of electromagnetic delay line has a ground electrode 3 formed on one main surface of a dielectric plate 1, and an elongated microstrip conductive line 5 formed on the opposite main surface. A microstrip line 7 made of the following is well known.
なお、第7図中符号hは誘電体板1の厚み、符
号tおよびωはマイクロストリツプ導線路5の厚
みおよび幅寸法である。 Note that in FIG. 7, the symbol h is the thickness of the dielectric plate 1, and the symbols t and ω are the thickness and width dimensions of the microstrip conductive line 5.
このように構成されたマイクロストリツプ線路
7の諸寸法は、誘電体板1の比誘電率および厚
み、マイクロストリツプ導線路5の幅ωおよび厚
みt、並びに特性インピーダンスZoによつて一
義的に決定されるのが一般的である。 The dimensions of the microstrip line 7 configured in this way are determined by the relative permittivity and thickness of the dielectric plate 1, the width ω and thickness t of the microstrip line 5, and the characteristic impedance Zo. Generally, it is determined by
従つて、例えば特定インピーダンスZo、マイ
クロストリツプ導線路5の幅ωと厚みt、並びに
誘電体板1の比誘電率が決定されると、誘電体板
1の厚みhが決定され、誘電体板1の厚みを任意
に選定することが困難である。 Therefore, for example, when the specific impedance Zo, the width ω and thickness t of the microstrip conductive line 5, and the relative permittivity of the dielectric plate 1 are determined, the thickness h of the dielectric plate 1 is determined, and the dielectric It is difficult to arbitrarily select the thickness of the plate 1.
しかも、このマイクロストリツプ線路7は、そ
のまま電磁遅延線として用いると、長さが長過ぎ
て電磁遅延線の高密度化を図れないので実用的で
はない。 Moreover, if this microstrip line 7 is used as it is as an electromagnetic delay line, it is not practical because the length is too long and it is impossible to achieve high density of the electromagnetic delay line.
このような状況において本出願人は、上述した
ようなマイクロストリツプ線路7を応用し、小型
で特性の向上した電磁遅延線を特願昭58−247506
号をもつて開示した。 Under these circumstances, the present applicant applied the above-mentioned microstrip line 7 to create an electromagnetic delay line that is compact and has improved characteristics in patent application No. 58-247506.
It was disclosed under the No.
すなわち、第8図および第9図に示すように、
細長いアース板9の外周に厚みhの誘電体層11
を形成し、この誘電体層11に幅ω、厚みtの折
れ曲がり線路13をピツチPで折り返すように単
層ソレノイド状に形成して偏平な電極遅延線を構
成し、アース板9の主面を挟んで対向する導線路
15の中心間の間隔TとピツチPを、0<T/P
<1の範囲に選定したものである。 That is, as shown in FIGS. 8 and 9,
A dielectric layer 11 with a thickness h is provided on the outer periphery of the elongated earth plate 9.
A bent line 13 having a width ω and a thickness t is formed on this dielectric layer 11 in the shape of a single-layer solenoid so as to be folded back at a pitch P to constitute a flat electrode delay line. The distance T and pitch P between the centers of the conducting lines 15 facing each other are 0<T/P.
<1.
第10図はこのように構成した電磁遅延線の原
理を説明する図である。同図は説明を容易にする
ために、第8図中導線路15が仮に電磁遅延線の
軸方向X−Xに対して直角に交わるようにピツチ
Pで折り曲げられていると仮定し、そのX−X間
の導線路15のみを取出して示した縦断面図であ
る。 FIG. 10 is a diagram explaining the principle of the electromagnetic delay line constructed in this way. For ease of explanation, this figure assumes that the conducting line 15 in FIG. 8 is bent at a pitch P so as to cross at right angles to the axial direction It is a vertical cross-sectional view showing only the conducting path 15 between -X.
第10図において、紙面方向から電流の流れ出
る導線路15を順方向導線路15aとし、紙面方
向に向かつて電流の流れる導線路15を逆方向導
線路15bとすれば、折れ曲がり線路13は、順
方向導線路15aおよび逆方向導線路15bが交
互に間隔TをおいてピツチPで配置されて構成さ
れている。 In FIG. 10, if the conductive line 15 from which the current flows in the direction of the paper is defined as the forward conductive line 15a, and the conductive line 15 through which the current flows in the direction of the paper is defined as the backward conductive line 15b, then the bent line 13 is in the forward direction. Conductive lines 15a and reverse conductive lines 15b are alternately arranged at pitches P at intervals T.
換言すれば、順方向導線路15aの中心が第1
の仮想面U上に配置され、この第1の仮想面Uか
ら間隔Tだけ離れた第2の仮想面V上に逆方向導
線路15bの中心が配置されている。 In other words, the center of the forward conducting path 15a is the first
The center of the reverse conducting path 15b is placed on a second virtual surface V that is spaced apart from the first virtual surface U by a distance T.
このような電磁遅延線の遅延特性は、導線路1
5間の結合係数によつて決定されるが、隣接した
順方向導線路15a間の正の結合係数K2(逆方向
導線路15b間も同じ)および順方向導線路15
aと逆方向導線路15b間の負の結合係数−K1
によつて主に決定される。 The delay characteristics of such an electromagnetic delay line are
5, the positive coupling coefficient K2 between adjacent forward conductive lines 15a (the same applies between reverse conductive lines 15b) and forward conductive lines 15
Negative coupling coefficient −K1 between a and the reverse conducting line 15b
Mainly determined by.
そして、正の結合係数K2および負の結合係数
−K1は互いに打ち消し合うので、負の結合係数
−K1と正の結合係数K2の大きさの関係を適当に
選定することにより、遅延特性を変化させること
ができる。 Since the positive coupling coefficient K2 and the negative coupling coefficient -K1 cancel each other out, the delay characteristics can be changed by appropriately selecting the relationship between the magnitudes of the negative coupling coefficient -K1 and the positive coupling coefficient K2. be able to.
ここで左から2本の順方向導線路15aおよび
1本の逆方向導線路15bの計3本(便宜上A,
B,Cとする)のみを選んでこれに着目し、間隔
TとピツチPの比をT/P=0.866に選定すれば、
各導線路A,B,Cが正三角形の各々の頂点に位
置するようになる。この場合、導線路A−B間と
導線路A−C間が等距離となるので、導線路A−
B間の負の結合係数−K1と導線路A−C間の正
の結合係数k2の大きさは等しくなる。 Here, from the left, there are two forward conducting paths 15a and one reverse conducting path 15b, a total of three (for convenience, A,
B, C), and if we focus on this and select the ratio of interval T and pitch P to T/P = 0.866, we get
Each of the conducting lines A, B, and C comes to be located at each vertex of the equilateral triangle. In this case, since the distance between conductive lines A and B and between conductive lines A and C are equal, the distance between conductive lines A and C is equal.
The magnitude of the negative coupling coefficient -K1 between conductive lines B and the positive coupling coefficient k2 between conductive lines A and C are equal in magnitude.
そして、間隔TとピツチPの比をT/P>
0.866とすれば結合係数の関係がk1<k2となり、
T/P<0.866では結合係数の関係がk1>K2とな
ることが分かり、間隔TとピツチPの比T/Pを
適当に選択することによつて負の結合係数−k1
と正の結合係数k2の大きさの関係を適当に選定
することができるので、望む遅延特性を有する超
高速の電磁遅延線を容易に構成できる。 Then, the ratio of the interval T and pitch P is T/P>
If it is set to 0.866, the relationship of the coupling coefficient becomes k1<k2,
It can be seen that when T/P<0.866, the relationship between the coupling coefficients is k1>K2, and by appropriately selecting the ratio T/P between the interval T and the pitch P, a negative coupling coefficient -k1 can be obtained.
Since the relationship between the magnitude of the positive coupling coefficient k2 and the magnitude of the positive coupling coefficient k2 can be appropriately selected, an ultrahigh-speed electromagnetic delay line having desired delay characteristics can be easily constructed.
しかし、このような電磁遅延線において、さら
に性能を維持したまま高密度化、小型化を実現す
ると、以下の問題がある。 However, in such an electromagnetic delay line, if higher density and smaller size are realized while maintaining performance, the following problems arise.
すなわち、導線路15の幅ωを同じに保つたま
まマイクロストリツプ線路13のピツチPを小さ
くして高密度化を図ると、同じ遅延特性を保つた
めには誘電体層11の厚みhを小さくして間隔T
を小さくする必要が生じる。 In other words, if the pitch P of the microstrip line 13 is reduced to increase the density while keeping the width ω of the conducting line 15 the same, the thickness h of the dielectric layer 11 must be increased in order to maintain the same delay characteristics. Reduce the interval T
It becomes necessary to make it smaller.
ところが、第7図に関して説明したように、同
じ特性インピーダンスを保つとともに、誘電体層
11の厚みhを小さくするには導線路15の幅ω
も小さくしなければならず、導線路15の幅ωが
小さくなると、導線路15の損失が増加して特性
が低下する。 However, as explained with reference to FIG. 7, in order to maintain the same characteristic impedance and reduce the thickness h of the dielectric layer 11, the width ω of the conducting path 15 is
If the width ω of the conductive line 15 becomes smaller, the loss of the conductive line 15 increases and the characteristics deteriorate.
本発明はこのような状況の下になされたもの
で、導線路の幅ωを大きく保つたままピツチPを
小さくするとともに、特性インピーダンスに影響
を与えることなく誘電体層の厚みh及びTを小さ
くして高密度化を可能とし、超小型、高密度かつ
低損失の超高速電磁遅延線の提供を目的とする。
The present invention was made under these circumstances, and it is possible to reduce the pitch P while keeping the width ω of the conducting path large, and to reduce the thickness h and T of the dielectric layer without affecting the characteristic impedance. The aim is to provide an ultra-compact, high-density, low-loss, ultra-high-speed electromagnetic delay line that enables high density.
この目的を達成するために本発明は、アース板
の外周に誘電体層を形成し、この誘電体層にマイ
クロストリツプ導線路をピツチPで折返すように
単層ソレノイド状に形成した偏平な電磁遅延線に
おいて、そのアース板の主面を挟んで対向するマ
イクロストリツプ導線路の中心間の間隔Tとその
ピツチPを0<T/P<1の範囲に設定するとと
もに、そのアース板のうち少なくとも上記マイク
ロストリツプ導線路に重なるように対向する部分
に部分的に導体除去部を形成したものである。
In order to achieve this object, the present invention forms a dielectric layer on the outer periphery of a grounding plate, and a microstrip conductive line is formed on this dielectric layer in the shape of a single layer solenoid so as to be folded back at a pitch P. In an electromagnetic delay line, the distance T between the centers of the microstrip conducting lines facing each other across the main surface of the ground plate and the pitch P thereof are set in the range 0<T/P<1, and the ground A conductor-removed portion is formed at least in a portion of the plate that faces and overlaps the microstrip conductive line.
このような本発明の構成によれば、アース電極
に部分的な導体除去部が形成されることによつて
マイクロストリツプ導線路のインダクタンス分が
増加して静電容量の不足が生じるが、誘電体層を
薄くすることによつてその不足分が得られるか
ら、マイクロストリツプ導線路の幅を大きく保つ
たまま誘電体層の厚みを薄くするとともに導線路
のピツチも小さくすることにより、マイクロスト
リツプ導線路の間隔TとピツチPを0<T/P<
1の範囲に収めることが可能となり、小型化、高
密度化及び低損失化が可能である。 According to the configuration of the present invention, the inductance of the microstrip conductive line increases due to the partial conductor removed portion being formed in the ground electrode, resulting in a lack of capacitance. The deficit can be made up by making the dielectric layer thinner, so by reducing the thickness of the dielectric layer and reducing the pitch of the conductor lines while keeping the width of the microstrip conductor line large, The distance T and pitch P of the microstrip conductor lines are 0<T/P<
This makes it possible to reduce the size, increase the density, and reduce the loss.
以下、本発明の詳細を説明する。 The details of the present invention will be explained below.
まず、本発明の原理を第4図を参照して説明す
る。なお、便宜上マイクロストリツプ線路を例に
して示す。 First, the principle of the present invention will be explained with reference to FIG. For convenience, a microstrip line is shown as an example.
図において、厚みhの偏平で細長い誘電体板1
7の一主面(図中上面)全面には厚みtのアース
電極19が形成されており、対向する主面(図中
下面)にはアース電極19と対向するように幅ω
の細長いマイクロストリツプ導線路21が形成さ
れている。 In the figure, a flat and elongated dielectric plate 1 with a thickness h
A ground electrode 19 with a thickness t is formed on the entire surface of one main surface (upper surface in the figure) of 7, and a ground electrode 19 with a thickness ω is formed on the opposite main surface (lower surface in the figure) so as to face the ground electrode 19.
An elongated microstrip conductive line 21 is formed.
なお、このマイクロストリツプ導線路21の形
状は、第7図中のマイクロストリツプ導線路5と
同様である。 The shape of this microstrip conductive line 21 is similar to the microstrip conductive line 5 in FIG.
アース電極19においてマイクロストリツプ導
線路21と重なり合うように対向する部分には、
方形の導体除去部23がピツチdでマイクロスト
リツプ導線路21に沿つて複数並行に形成され、
マイクロストリツプ線路25が構成されている。 In the portion of the ground electrode 19 that overlaps and faces the microstrip conductive line 21,
A plurality of rectangular conductor removal portions 23 are formed in parallel along the microstrip conductive line 21 at a pitch d,
A microstrip line 25 is configured.
導体除去部23は、マイクロストリツプ導線路
21の長手方向と同方向の辺a(以下辺aとする)
および幅ωと同方向の辺b(以下辺bとする)を
有する方形となつており、導体除去部23の部分
では誘電体板17が露出している。 The conductor removal part 23 is located on a side a (hereinafter referred to as side a) in the same direction as the longitudinal direction of the microstrip conductive line 21.
and a side b (hereinafter referred to as side b) in the same direction as the width ω, and the dielectric plate 17 is exposed at the conductor removal portion 23.
次に、このように構成されたマイクロストリツ
プ線路25について考察する。 Next, the microstrip line 25 configured in this manner will be considered.
第5図は第4図に示すマイクロストリツプ線路
25の特性変化を示す図であり、誘電体板17と
して超高周波帯における実効比誘電率2.25を有す
る厚さh=0.7mmのふつ素樹脂上面にアース電極
19を形成し、そのふつ素樹脂下面に厚さt=
0.035mm、幅ω=3.5mmのマイクロストリツプ導線
路21を形成した長さ100mmの試料を用い、導体
除去部23間のピツチdを2.5mmとするとともに
辺bを3.5mmとして、辺aを変化させた場合(便
宜上、a/dで示す)、マイクロストリツプ線路
25の特性インピーダンスZoおよび伝播遅延時
間tdの値を測定したものである。 FIG. 5 is a diagram showing changes in the characteristics of the microstrip line 25 shown in FIG. A ground electrode 19 is formed on the upper surface, and a thickness t=
Using a sample with a length of 100 mm on which a microstrip conductive line 21 of 0.035 mm and width ω = 3.5 mm was formed, the pitch d between the conductor removed parts 23 was set to 2.5 mm, the side b was set to 3.5 mm, and the side a was The values of the characteristic impedance Zo and propagation delay time td of the microstrip line 25 are measured when the microstrip line 25 is varied (indicated by a/d for convenience).
これによると、a/d=0、すなわち第7図に
示す従来のマイクロストリツプ線路7と同様な構
成では、特性インピーダンスZo=33Ω、伝播遅延
時間td=0.5nsとなつている。a/dを増加させ
ると、当初はマイクロストリツプ導線路21に対
向するアース電極19の面積が減少することによ
つて生じる静電容量の減少率以上にマイクロスト
リツプ導線路21のインダクタンス増加率が大き
くなり、特性インピーダンスZoおよび伝播遅延
時間tdが共に増加する。 According to this, when a/d=0, that is, a configuration similar to the conventional microstrip line 7 shown in FIG. 7, the characteristic impedance Zo=33Ω and the propagation delay time td=0.5 ns. When a/d is increased, the inductance of the microstrip conductive line 21 initially increases more than the rate of decrease in capacitance caused by the decrease in the area of the ground electrode 19 facing the microstrip conductive line 21. The rate of increase increases, and both the characteristic impedance Zo and the propagation delay time td increase.
さらに、a/dの増加によつて静電容量は減少
をつづけるが、インダクタンスは増加率が少なく
なるので、特性インピーダンスZoは増加をつづ
ける反面、伝播遅延時間tdは0.59ns程度を最大値
として以降は逆に減少する。 Furthermore, as a/d increases, the capacitance continues to decrease, but the rate of increase in inductance decreases, so while the characteristic impedance Zo continues to increase, the propagation delay time td increases from a maximum value of about 0.59 ns. On the contrary, it decreases.
そして、a/d=1、すなわちアース電極19
におけるマイクロストリツプ導線路21に重なつ
て対向する部分を連続的に除去した場合には、特
性インピーダンスZo=61.9Ω、伝播遅延時間td=
0.43nsとなり、伝播遅延時間tdはa/d=0の場
合よりも逆に減少する。これらに関し、誘電体板
の比誘電率と伝播遅延時間に係る従来の考え方か
らすると、ふつ素樹脂の比誘電率が1.66〜3.13の
範囲の等価的に増減したことに相当する。 Then, a/d=1, that is, the earth electrode 19
When the part overlapping and facing the microstrip conductive line 21 is continuously removed, the characteristic impedance Zo=61.9Ω and the propagation delay time td=
The propagation delay time td becomes 0.43 ns, and the propagation delay time td is conversely reduced compared to the case where a/d=0. Regarding these, from the conventional concept regarding the relative permittivity of the dielectric plate and the propagation delay time, this corresponds to an equivalent increase or decrease in the relative permittivity of the fluororesin in the range of 1.66 to 3.13.
また、電磁遅延線としての立ち上がり時間は、
a/d=0の場合に比べて若干大きくなる傾向に
はあるが、a/dの変化範囲全てにおいて100ps
よりも小さい値の超高速性が得られる。 Also, the rise time as an electromagnetic delay line is
Although it tends to be slightly larger than when a/d = 0, it is 100 ps over the entire a/d change range.
Ultra high speed with a value smaller than .
第6図は、上述した第4図と同様なマイクロス
トリツプ線路25を用い、ピツチdも同じ2.5mm
とするとともに導体除去部の辺aを0.25mmで一定
にしておき、導体除去部23の辺bを変化させた
場合(便宜上、b/ωで示す)、同じく特性イン
ピーダンスZoおよび伝播遅延時間tdの変化を測
定したものである。 Figure 6 uses the same microstrip line 25 as in Figure 4 above, and the pitch d is also 2.5mm.
When side a of the conductor removed part 23 is kept constant at 0.25 mm and side b of the conductor removed part 23 is changed (denoted as b/ω for convenience), the characteristic impedance Zo and propagation delay time td are also This is a measurement of change.
これによると、導体除去部23の辺aを小さく
保ち、辺bを長くして導体除去部23の形状を細
長く延ばしてゆくと、静電容量の減少率に比較し
てインダクタンスの増加率が大きくなり、特性イ
ンピーダンスZoの増加率および伝播遅延時間td
の増加率を同じ傾向にすることができる。 According to this, if side a of the conductor removed part 23 is kept small and side b is lengthened to make the shape of the conductor removed part 23 elongated, the rate of increase in inductance is greater than the rate of decrease in capacitance. , the increase rate of characteristic impedance Zo and propagation delay time td
The rate of increase of can be made to follow the same trend.
なお、この場合にも100psよりも小さい値の超
高速の立ち上がり時間が得られる。 Note that in this case as well, an ultra-fast rise time of less than 100 ps can be obtained.
これらの第5図及び第6図から分かることは、
アース電極19においてマイクロストリツプ導線
路21と重なるように対向する部分を含めて部分
的に除去した場合の特性が、単に導体除去部23
の面積のみならず、その形状や寸法により影響を
受けることであり、導体除去部23の形状や寸法
的な選択によつてマイクロストリツプ線路25に
おける単位長さ当たりの伝播遅延時間tdや特性イ
ンピーダンスZo等を変化できることである。 What can be seen from these figures 5 and 6 is that
The characteristics when the ground electrode 19 is partially removed, including the portion facing the microstrip conductive line 21 so as to overlap with it, are simply the conductor removed portion 23.
The propagation delay time td per unit length and characteristics of the microstrip line 25 are influenced by not only the area but also its shape and dimensions. It is possible to change impedance Zo, etc.
その結果、マイクロストリツプ線路25のアー
ス電極19に、導体除去部23を形成するととも
にこの導体除去部23の形状や寸法を適当に変化
させれば、従来一義的に定められていた特性イン
ピーダンスZoおよび伝播遅延時間tdを変化する
ことが可能となる。 As a result, if a conductor removed portion 23 is formed in the ground electrode 19 of the microstrip line 25 and the shape and dimensions of this conductor removed portion 23 are appropriately changed, the characteristic impedance, which has been uniquely determined in the past, can be changed. It becomes possible to change Zo and propagation delay time td.
従つて、マイクロストリツプ導線路21の幅ω
を小さくすることなく誘電体板17の厚みhを薄
くしても、所望の特性インピーダンスZoを得る
ことができるばかりか伝播遅延時間tdを増加させ
ることができる。 Therefore, the width ω of the microstrip conductive line 21
Even if the thickness h of the dielectric plate 17 is reduced without reducing , it is possible not only to obtain the desired characteristic impedance Zo but also to increase the propagation delay time td.
次に、このような考察に基づいて本発明に係る
電磁遅延線の実施例を説明する。 Next, examples of the electromagnetic delay line according to the present invention will be described based on such consideration.
第1図および第2図は本発明の電磁遅延線の一
実施例を示す正面図および側面図である。 1 and 2 are a front view and a side view showing an embodiment of the electromagnetic delay line of the present invention.
両図において、薄く長方形状のアース板27
は、その長手方向に沿つて幅a、長さb′の細長い
導体除去部29がピツチdで複数並列に形成され
ている。すなわち、アース板27は長手方向の両
端が連結された簾状になつている。 In both figures, a thin rectangular earth plate 27 is shown.
, a plurality of elongated conductor removal portions 29 having a width a and a length b' are formed in parallel at a pitch d along its longitudinal direction. That is, the ground plate 27 has a blind shape in which both longitudinal ends are connected.
アース板27の外周には誘電体層31が形成さ
れ、アース板27の両端部が突出している。 A dielectric layer 31 is formed on the outer periphery of the ground plate 27, and both ends of the ground plate 27 protrude.
誘電体層31の外周には、幅ω、厚みtのマイ
クロストリツプ導線路33がピツチPで単層ソレ
ノイド状にスペース巻きされて、電磁遅延線が構
成されている。 On the outer periphery of the dielectric layer 31, a microstrip conductive line 33 having a width ω and a thickness t is space-wound at a pitch P in the shape of a single layer solenoid, thereby forming an electromagnetic delay line.
なお、図中符号hはアース板27の片面側にお
ける誘電体層31の厚み、符号Tはアース板27
の主面を挟んで対向するマイクロストリツプ導線
路33の中心間の距離である。 In addition, in the figure, the symbol h indicates the thickness of the dielectric layer 31 on one side of the grounding plate 27, and the symbol T indicates the thickness of the dielectric layer 31 on one side of the grounding plate 27.
This is the distance between the centers of the microstrip conductive lines 33 that face each other across the main surface.
そして、マイクロストリツプ導線路33のピツ
チPとアース板27を挟んで対向するマイクロス
トリツプ導線路33の中心間隔Tは、実用的なパ
ルス応答波形の得られる範囲として、0<T/P
<1の範囲で選定されるのが好ましい。 The pitch P of the microstrip conductive line 33 and the center distance T of the microstrip conductive line 33 facing each other with the ground plate 27 in between are determined as 0<T/ P
It is preferable to select in the range <1.
このように構成された電磁遅延線は、上述した
ように、マイクロストリツプ導線路33と重なる
アース板27部分に導体除去部29が部分的に形
成されるので、マイクロストリツプ導線路33の
インダクタンスが増加し、その増加分だけ静電容
量も大きくして特性インピーダンスを同様に保つ
ことが必要となるが、静電容量を形成する導体面
積が減少しているので、誘電体層31の厚みhを
十分に薄くすることで必要な静電容量を得ること
ができる。 In the electromagnetic delay line configured in this way, as described above, the conductor removal portion 29 is partially formed in the portion of the ground plate 27 that overlaps with the microstrip conductive line 33. The inductance of the dielectric layer 31 increases, and it is necessary to increase the capacitance by that increase to maintain the same characteristic impedance. However, since the area of the conductor that forms the capacitance is reduced, The necessary capacitance can be obtained by making the thickness h sufficiently thin.
すなわち、誘電体層31の厚みhを十分薄くで
きるので、マイクロストリツプ導線路33のピツ
チP及び間隔Tを小さくすることが可能となる。 That is, since the thickness h of the dielectric layer 31 can be made sufficiently thin, the pitch P and the interval T of the microstrip conductive lines 33 can be made small.
そのため、上述したように、ピツチPと間隔T
との関係を0<T/P<1に設定することによる
特性の向上に加え、間隔Tが小さくなるので、マ
イクロストリツプ導線路33のピツチPも小さく
することが可能となり、超小型化および高密度化
が可能となる。 Therefore, as mentioned above, the pitch P and the interval T
In addition to improving the characteristics by setting the relationship between And high density becomes possible.
さらに、マイクロストリツプ導線路33の幅ω
を同じに保つたまま単位長さ当たりの伝播遅延時
間tdが大きくなるので、超小型化を図りながら単
位遅延時間当たりの損失が逆に低下するので、一
層高性能とすることができる。 Furthermore, the width ω of the microstrip conductive line 33
Since the propagation delay time td per unit length increases while keeping the same value, the loss per unit delay time decreases while achieving ultra-miniaturization, so that higher performance can be achieved.
アース電極27に形成する導体除去部29の形
状は、上述した第1図に示す長方形に限らず、第
3図に示すように、円形の導体除去部35であつ
てもよいし、三角形や六角形等でもよい。またそ
の寸法や相互の間隔も一律にする必要はなく、目
的とする寸法、特性に合わせて選定すればよい。 The shape of the conductor removed portion 29 formed on the ground electrode 27 is not limited to the rectangular shape shown in FIG. 1 described above, but may be a circular conductor removed portion 35 as shown in FIG. It may be rectangular or the like. Further, the dimensions and mutual spacing do not need to be uniform, and may be selected according to the intended dimensions and characteristics.
要は、アース板27のうち、少なくともマイク
ロストリツプ導線路33に重なるように対向する
部分に、マイクロストリツプ導線路のインダクタ
ンスや導線路とアース電極間に生じる静電容量を
変化可能な形状・寸法で導体除去部を部分的に形
成すれば、本発明の目的を達成できる。 The point is that at least the part of the grounding plate 27 that faces and overlaps the microstrip conductive line 33 has a structure that can change the inductance of the microstrip conductive line and the capacitance generated between the conductive line and the earth electrode. The object of the present invention can be achieved by partially forming the conductor removal portion depending on the shape and size.
なお、従来1GHZより遥かに低い周波数、例え
ば10MHz以下で用いる分布定数型の電磁遅延線
にあつては、うず電流損を小さくするために、ア
ース電極を分割することが行われている。 Note that in conventional distributed constant type electromagnetic delay lines used at frequencies far lower than 1 GHZ, for example, 10 MHz or less, the ground electrode is divided in order to reduce eddy current loss.
しかし、この種の電磁遅延線は、分割したアー
ス電極の一方の端においてのみ相互に接続して他
端を開放し、うず電流に対しては閉回路を形成し
ないようなものであつた。 However, in this type of electromagnetic delay line, the divided earth electrodes are connected to each other only at one end and the other end is open, and does not form a closed circuit against eddy currents.
これに対して本発明の電磁遅延線は、第1図に
示すように、例えば分割したアース板が両端で相
互に接続され、入出力側の各々でアース側帰線を
最短距離として超高速信号に対して良好なインピ
ーダンス特性を得ることを可能としている等、超
高速信号に対して従来のアース電極の分割手法と
は異なる考え方に基づき、異なる効果を得るもの
である。 In contrast, in the electromagnetic delay line of the present invention, as shown in Fig. 1, for example, divided ground plates are connected to each other at both ends, and ultra-high-speed signals are generated using the ground return line as the shortest distance on each of the input and output sides. It is based on a different concept from the conventional method of dividing the ground electrode for ultra-high-speed signals, and achieves different effects, such as making it possible to obtain good impedance characteristics for ultra-high-speed signals.
以上説明したように本発明の電磁遅延線は、ア
ース板の外周に形成した誘電体層にマイクロスト
リツプ導線路をピツチPで偏平な単層ソレノイド
状に形成し、そのアース板の主面を挟んで対向す
るマイクロストリツプ導線路間の間隔Tとそのピ
ツチPを0<T/P<1の範囲に設定するととも
に、そのアース板に導体除去部を形成してそのマ
イクロストリツプ導線路に重なるように対向させ
たので、マイクロストリツプ導線路の幅を保つた
まま誘電体層の厚みを薄くするとともに導線路の
ピツチも小さくすることができる。 As explained above, in the electromagnetic delay line of the present invention, a microstrip conductive line is formed in the shape of a flat single-layer solenoid with pitch P on a dielectric layer formed on the outer periphery of a ground plate, and the main surface of the ground plate is The distance T and the pitch P between the microstrip conductive lines facing each other are set in the range of 0<T/P<1, and a conductor removed part is formed on the ground plate. Since the dielectric layer is placed opposite to the conductive line so as to overlap with it, the thickness of the dielectric layer can be reduced while maintaining the width of the microstrip conductive line, and the pitch of the conductive line can also be reduced.
そのため、マイクロストリツプ導線路の間隔T
とピツチPを0<T/P<1の範囲に収めること
が可能となり、小型化、高密度化および低損失化
を達成することができる。 Therefore, the distance T between the microstrip conductive lines is
and pitch P can be kept within the range of 0<T/P<1, making it possible to achieve smaller size, higher density, and lower loss.
第1図及び第2図は本発明に係る電磁遅延線の
一実施例を示す正面図及び側面図、第3図は第1
図に示すアース板の他の例を示す部分正面図、第
4図は本発明の原理を説明するための電磁遅延線
を示す部分斜視図、第5図及び第6図は第4図に
示す電磁遅延線における特性の変化例を示す図、
第7図は従来の電磁遅延線を示す部分斜視図、第
8図及び第9図は本発明の参考となる電磁遅延線
を示す正面図及び側面図、第10図は第8図の電
磁遅延線を説明する部分断面図である。
1,11,17,31……誘電体層(誘電体
板)、3,9,19,27……アース板(アース
電極)、5,21,33……導線路(マイクロス
トリツプ導線路)、7,25……マイクロストリ
ツプ線路、13……折れ曲がり線路、15……導
線路、23,29,35……導体除去部。
1 and 2 are front and side views showing one embodiment of the electromagnetic delay line according to the present invention, and FIG.
FIG. 4 is a partial perspective view showing an electromagnetic delay line for explaining the principle of the present invention; FIGS. 5 and 6 are shown in FIG. 4. A diagram showing an example of changes in characteristics in an electromagnetic delay line,
FIG. 7 is a partial perspective view showing a conventional electromagnetic delay line, FIGS. 8 and 9 are front and side views showing an electromagnetic delay line that serves as a reference for the present invention, and FIG. 10 is the electromagnetic delay line shown in FIG. It is a partial sectional view explaining a line. 1, 11, 17, 31... Dielectric layer (dielectric plate), 3, 9, 19, 27... Earth plate (earth electrode), 5, 21, 33... Conductive line (microstrip conductive line) ), 7, 25... Microstrip line, 13... Bent line, 15... Conductive line, 23, 29, 35... Conductor removal section.
Claims (1)
電体層にマイクロストリツプ導線路をピツチPで
折返すように単層ソレノイド状に形成した偏平な
電磁遅延線において、 前記アース板の主面を挟んで対向するマイクロ
ストリツプ導線路の中心間の間隔Tと前記ピツチ
Pが0<T/P<1の範囲に設定されるととも
に、 前記アース板のうち少なくとも前記マイクロス
トリツプ導線路に重なるように対向する部分に部
分的に導体除去部が形成されてなることを特徴と
する電磁遅延線。[Scope of Claims] 1. A flat electromagnetic delay line in which a dielectric layer is formed on the outer periphery of a grounding plate, and a microstrip conductive line is formed on this dielectric layer in the form of a single-layer solenoid so as to be folded back at a pitch P. In this case, the distance T between the centers of the microstrip conductive lines facing each other across the main surface of the ground plate and the pitch P are set in a range of 0<T/P<1, and An electromagnetic delay line characterized in that a conductor removed portion is partially formed at least in a portion facing and overlapping the microstrip conductive line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9614584A JPS60239112A (en) | 1984-05-14 | 1984-05-14 | Electromagnetic delay line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9614584A JPS60239112A (en) | 1984-05-14 | 1984-05-14 | Electromagnetic delay line |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60239112A JPS60239112A (en) | 1985-11-28 |
| JPH0329202B2 true JPH0329202B2 (en) | 1991-04-23 |
Family
ID=14157211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9614584A Granted JPS60239112A (en) | 1984-05-14 | 1984-05-14 | Electromagnetic delay line |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60239112A (en) |
-
1984
- 1984-05-14 JP JP9614584A patent/JPS60239112A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60239112A (en) | 1985-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6949991B1 (en) | Embedded shielded stripline (ESS) structure using air channels within the ESS structure | |
| US4313095A (en) | Microwave circuit with coplanar conductor strips | |
| JPS588763B2 (en) | microwave equipment | |
| JPS58119113A (en) | Transmission line | |
| GB1570106A (en) | Dielectric resonators | |
| JP2008524926A (en) | Bandpass filter | |
| US4349792A (en) | Pi pad attenuator | |
| JPH04117701A (en) | Resistive film attenuator element, transmission path incorporating the same, and cascade type attenuator | |
| JPH0329202B2 (en) | ||
| US6194981B1 (en) | Slot line band reject filter | |
| JP2603022Y2 (en) | Printed circuit board transmission line | |
| US6023206A (en) | Slot line band pass filter | |
| JP2894245B2 (en) | High frequency transmission line | |
| JP2630387B2 (en) | Dielectric filter | |
| JPH03721Y2 (en) | ||
| US4570136A (en) | Electromagnetic delay line | |
| JP2768411B2 (en) | Dielectric waveguide directional coupler | |
| JPS58136108A (en) | Meander type transmission line | |
| JPH0219013A (en) | Electromagnetic delay line | |
| JPH04167703A (en) | Delay line | |
| CN117497990B (en) | Slow wave delay line and chip | |
| JP2768409B2 (en) | Dielectric waveguide directional coupler | |
| JPS6342568Y2 (en) | ||
| JP3856666B2 (en) | filter | |
| JP2621653B2 (en) | Directional coupler and detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |