JPH0330165B2 - - Google Patents
Info
- Publication number
- JPH0330165B2 JPH0330165B2 JP60092759A JP9275985A JPH0330165B2 JP H0330165 B2 JPH0330165 B2 JP H0330165B2 JP 60092759 A JP60092759 A JP 60092759A JP 9275985 A JP9275985 A JP 9275985A JP H0330165 B2 JPH0330165 B2 JP H0330165B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- input
- voltage level
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】
〔概要〕
接点信号を電圧信号に変換する入力回路におい
ては、接点と電流制限用抵抗との電源、接地間に
おける接続方法によつて、接点のオン／オフに対
応する電圧信号出力の極性の変化が異なるので、
出力電圧信号レベルと電圧信号出力端子に接続さ
れる電流制限抵抗の他端の電圧レベルとの不一致
を検出して出力を発生することによつて、前述の
接続方法のいかんに拘らず、接点のオン／オフに
応じて同一極性の変化をする電圧信号出力を得る
ことができる。しかしながら、このような回路を
多数使用する場合には、不一致検出回路の数が増
大する。
ては、接点と電流制限用抵抗との電源、接地間に
おける接続方法によつて、接点のオン／オフに対
応する電圧信号出力の極性の変化が異なるので、
出力電圧信号レベルと電圧信号出力端子に接続さ
れる電流制限抵抗の他端の電圧レベルとの不一致
を検出して出力を発生することによつて、前述の
接続方法のいかんに拘らず、接点のオン／オフに
応じて同一極性の変化をする電圧信号出力を得る
ことができる。しかしながら、このような回路を
多数使用する場合には、不一致検出回路の数が増
大する。
本発明の方式では、多数の入力回路を分割した
１つのグループに対応して不一致検出回路を設
け、各グループの入力回路の電圧信号出力を切り
替えて不一致検出回路に加えるようにすることに
よつて、回路規模を縮小し回路部品数を減少させ
るようにしている。
１つのグループに対応して不一致検出回路を設
け、各グループの入力回路の電圧信号出力を切り
替えて不一致検出回路に加えるようにすることに
よつて、回路規模を縮小し回路部品数を減少させ
るようにしている。
本発明は制御対象からのインタフエース信号を
電圧信号に変換するための回路方式に係り、特に
接点信号またはこれと等価な信号からなるインタ
フエース信号を電圧信号に変換するための入力回
路方式に関するものである。
電圧信号に変換するための回路方式に係り、特に
接点信号またはこれと等価な信号からなるインタ
フエース信号を電圧信号に変換するための入力回
路方式に関するものである。
一般に数値制御装置（NC）やプログラマブル
コントローラ（PC）においては、工作機械等の
制御対象との間のインタフエース信号として、内
部制御ロジツクの信号とは異なる信号が用いられ
ており、そのためこれらの装置にはインタフエー
ス信号を内部制御ロジツクの信号に変換するため
の入力回路が必要になる。
コントローラ（PC）においては、工作機械等の
制御対象との間のインタフエース信号として、内
部制御ロジツクの信号とは異なる信号が用いられ
ており、そのためこれらの装置にはインタフエー
ス信号を内部制御ロジツクの信号に変換するため
の入力回路が必要になる。
このような、入力回路においては、インタフエ
ース信号が接点信号である場合、接点信号発生回
路の構成のいかんに拘らず接点のオン／オフに対
して同一極性の電圧信号の変化を生じることが必
要であるとともに、接点信号発生回路が多数ある
場合にも、なるべくその構成が簡単であることが
要望されている。
ース信号が接点信号である場合、接点信号発生回
路の構成のいかんに拘らず接点のオン／オフに対
して同一極性の電圧信号の変化を生じることが必
要であるとともに、接点信号発生回路が多数ある
場合にも、なるべくその構成が簡単であることが
要望されている。
第３図は従来の入力回路を示したものであつ
て、接点信号を電圧信号に変換する変換回路にお
ける接続方法によつて２種類の場合があり、ａは
変換回路１の接地側端子と入力端子の間に接
点２を接続する場合を示し、ｂは変換回路１の電
刑側端子と入力端子の間に接点２を接続する
場合を示している。
て、接点信号を電圧信号に変換する変換回路にお
ける接続方法によつて２種類の場合があり、ａは
変換回路１の接地側端子と入力端子の間に接
点２を接続する場合を示し、ｂは変換回路１の電
刑側端子と入力端子の間に接点２を接続する
場合を示している。
第３図ａにおいて、接点２のオン／オフの変化
に応じて抵抗３に接続された端子にはローレベ
ルまたはハイレベルの出力を生じる。この出力は
フイルタ回路４を経てコンパレータ５に入力さ
れ、基準電圧Vrefと比較されることによつて、
接点２のオン／オフに対応してハイレベルまたは
ローレベルの出力を生じる。一方、抵抗３の他端
が接続された端子の電圧レベルを検出する電圧
レベル検出回路６の出力は常にローレベルであ
る。排他的論理和回路７は、コンパレータ５の出
力と電圧レベル検出回路６の出力との不一致を検
出することによつて、接点２のオン／オフに応じ
てハイレベルまたはローレベルの電圧信号出力を
発生する。すなわちこの場合の電圧信号出力は、
コンパレータ５の電圧出力レベルに対して非反転
の関係にある。
に応じて抵抗３に接続された端子にはローレベ
ルまたはハイレベルの出力を生じる。この出力は
フイルタ回路４を経てコンパレータ５に入力さ
れ、基準電圧Vrefと比較されることによつて、
接点２のオン／オフに対応してハイレベルまたは
ローレベルの出力を生じる。一方、抵抗３の他端
が接続された端子の電圧レベルを検出する電圧
レベル検出回路６の出力は常にローレベルであ
る。排他的論理和回路７は、コンパレータ５の出
力と電圧レベル検出回路６の出力との不一致を検
出することによつて、接点２のオン／オフに応じ
てハイレベルまたはローレベルの電圧信号出力を
発生する。すなわちこの場合の電圧信号出力は、
コンパレータ５の電圧出力レベルに対して非反転
の関係にある。
第３図ｂにおいては、接点２のオン／オフの変
化に応じて生じる端子およびコンパレータ５の
出力レベル、および電圧レベル検出回路の出力レ
ベルはいずれも第３図ａの場合に比べて逆の関係
となり、従つて排他的論理和回路７の電圧信号出
力は、接点２のオン／オフに対応してハイレベル
またはローレベルとなる。すなわちこの場合の電
圧信号出力は、コンパレータ５の電圧出力レベル
を反転したものとなる。
化に応じて生じる端子およびコンパレータ５の
出力レベル、および電圧レベル検出回路の出力レ
ベルはいずれも第３図ａの場合に比べて逆の関係
となり、従つて排他的論理和回路７の電圧信号出
力は、接点２のオン／オフに対応してハイレベル
またはローレベルとなる。すなわちこの場合の電
圧信号出力は、コンパレータ５の電圧出力レベル
を反転したものとなる。
入力端子に接続された接点２の他端を接地端
子に接続するか、電源端子に接続するかは、
一般に安全規格や工作機械側接点の都合等によつ
て定められるが、第３図の回路によればいずれの
接続方法によつた場合も、接点２のオン／オフの
変化に伴つて電圧信号出力の同じ極性の変化が得
られる。
子に接続するか、電源端子に接続するかは、
一般に安全規格や工作機械側接点の都合等によつ
て定められるが、第３図の回路によればいずれの
接続方法によつた場合も、接点２のオン／オフの
変化に伴つて電圧信号出力の同じ極性の変化が得
られる。
第３図に示された入力回路は、各インタフエー
ス信号ごとに電圧レベル検出回路と排他的論理和
回路とを必要とし、従つてインタフエース信号の
数が多い場合には回路規模が大きくなり、小形化
が妨げられるとともに経済的でないという問題が
ある。
ス信号ごとに電圧レベル検出回路と排他的論理和
回路とを必要とし、従つてインタフエース信号の
数が多い場合には回路規模が大きくなり、小形化
が妨げられるとともに経済的でないという問題が
ある。
本発明の入力回路方式においては、上述の問題
点を解決するため、第１図に示す原理的構成を具
えている。すなわち第３図に示されたと同じ入力
回路１０をそれぞれ複数個具え変換回路における
接点の接続方法を異にするグループ１０１-1，１
０１-2に対し、それぞれの電圧レベル検出回路の
出力をオン／オフする複数個のゲート回路からな
るグループ１０２-1，１０２-2を設けていずれか
一方のグループのゲート回路を選択的にオンする
とともに、各入力回路グループにおける共通に接
続された第２の端子の電圧レベルを検出する電圧
レベル検出回路１０３-1，１０３-2を設けてその
出力をマルチプレクサ１０４を経てゲート回路グ
ループ１０２-1，１０２-2の選択に対応して選択
し、これを選択されたゲート回路の出力をそれぞ
れの一方の入力に加えられている複数個の不一致
検出回路１０５のそれぞれの他方の入力に共通に
加えることによつて、各不一致検出回路の出力に
所望の電圧信号出力を得る。
点を解決するため、第１図に示す原理的構成を具
えている。すなわち第３図に示されたと同じ入力
回路１０をそれぞれ複数個具え変換回路における
接点の接続方法を異にするグループ１０１-1，１
０１-2に対し、それぞれの電圧レベル検出回路の
出力をオン／オフする複数個のゲート回路からな
るグループ１０２-1，１０２-2を設けていずれか
一方のグループのゲート回路を選択的にオンする
とともに、各入力回路グループにおける共通に接
続された第２の端子の電圧レベルを検出する電圧
レベル検出回路１０３-1，１０３-2を設けてその
出力をマルチプレクサ１０４を経てゲート回路グ
ループ１０２-1，１０２-2の選択に対応して選択
し、これを選択されたゲート回路の出力をそれぞ
れの一方の入力に加えられている複数個の不一致
検出回路１０５のそれぞれの他方の入力に共通に
加えることによつて、各不一致検出回路の出力に
所望の電圧信号出力を得る。
本発明の入力回路方式では、変換回路における
接点の接続方法が異なり、従つて接点のオン／オ
フに伴う各入力回路グループ１０１-1，１０１-2
の電圧信号出力の極性の変化が逆になる場合で
も、ゲート回路グループ１０２-1，１０２-2によ
つて選択された出力を、この選択に同期して選択
された電圧レベル検出回路１０３-1，１０３-2の
出力に応じて、不一致検出回路グループ１０５に
送り、２系統のマルチプレクサを行ない、前記不
一致回路の出力を反転または非反転させた電圧信
号出力を得るようにしているので、変換回路にお
ける接続方法のいかんに拘らず、接点のオン／オ
フに伴つて電圧信号出力の同じ極性の変化を得る
ことができる。
接点の接続方法が異なり、従つて接点のオン／オ
フに伴う各入力回路グループ１０１-1，１０１-2
の電圧信号出力の極性の変化が逆になる場合で
も、ゲート回路グループ１０２-1，１０２-2によ
つて選択された出力を、この選択に同期して選択
された電圧レベル検出回路１０３-1，１０３-2の
出力に応じて、不一致検出回路グループ１０５に
送り、２系統のマルチプレクサを行ない、前記不
一致回路の出力を反転または非反転させた電圧信
号出力を得るようにしているので、変換回路にお
ける接続方法のいかんに拘らず、接点のオン／オ
フに伴つて電圧信号出力の同じ極性の変化を得る
ことができる。
第２図は本発明の入力回路方式の一実施例の構
成を示したものであつて、１０-1〜１０-4，１０
-5〜１０-8はそれぞれ第３図に示された入力回路
１０と同じ４個の入力回路からなる入力回路グル
ープであつて、入力回路１０-1〜１０-4において
は、変換回路１における接地側端子が共通であ
り、接点２が端子、間に接続され端子、
間には短絡されている。また入力回路１０-5〜１
０-8においては電源側端子が共通であり、接点
２が端子、間に接続され端子、間は短絡
されている。各入力回路１０-1〜１０-4，１０-5
〜１０-8の出力にそれぞれ対応して、ゲート回路
１１-1〜１１-4，１１-5〜１１-8が設けられてい
るとともに、各入力回路１０-1〜１０-4，１０-5
〜１０-8のそれぞれの端子を共通に接続してそ
れぞれ電圧レベル検出回路１２-1，１２-2に接続
し、マルチプレクサ１３によつて電圧レベル検出
回路１２-1，１２-2の信号を選択して出力する。
入力回路１０-1〜１０-4，１０- 5〜１０-8はそれ
ぞれの対応する出力が並列に接続されて、それぞ
れ排他的論理和回路１５-1〜１５-4の一方の入力
に加えられるとともに、各排他論理和回路の他方
の入力にはマルチプレクサ１３で選択された出力
が共通に加えられるようになつている。
成を示したものであつて、１０-1〜１０-4，１０
-5〜１０-8はそれぞれ第３図に示された入力回路
１０と同じ４個の入力回路からなる入力回路グル
ープであつて、入力回路１０-1〜１０-4において
は、変換回路１における接地側端子が共通であ
り、接点２が端子、間に接続され端子、
間には短絡されている。また入力回路１０-5〜１
０-8においては電源側端子が共通であり、接点
２が端子、間に接続され端子、間は短絡
されている。各入力回路１０-1〜１０-4，１０-5
〜１０-8の出力にそれぞれ対応して、ゲート回路
１１-1〜１１-4，１１-5〜１１-8が設けられてい
るとともに、各入力回路１０-1〜１０-4，１０-5
〜１０-8のそれぞれの端子を共通に接続してそ
れぞれ電圧レベル検出回路１２-1，１２-2に接続
し、マルチプレクサ１３によつて電圧レベル検出
回路１２-1，１２-2の信号を選択して出力する。
入力回路１０-1〜１０-4，１０- 5〜１０-8はそれ
ぞれの対応する出力が並列に接続されて、それぞ
れ排他的論理和回路１５-1〜１５-4の一方の入力
に加えられるとともに、各排他論理和回路の他方
の入力にはマルチプレクサ１３で選択された出力
が共通に加えられるようになつている。
いま入力回路グループの一方、例えば１０-1〜
１０-4から接点信号を変化した電圧信号出力を取
り出そうとするときは、アドレス信号に応じてマ
ルチプレクサ１３において電圧レベル検出回路１
２-1の出力を選択するとともに、同じアドレス信
号に同期してデコーダ１４を介してゲート回路１
１-1〜１１-4をオンにする。
１０-4から接点信号を変化した電圧信号出力を取
り出そうとするときは、アドレス信号に応じてマ
ルチプレクサ１３において電圧レベル検出回路１
２-1の出力を選択するとともに、同じアドレス信
号に同期してデコーダ１４を介してゲート回路１
１-1〜１１-4をオンにする。
これによつて排他的論理和回路１５-1〜１５-4
には、入力回路１０-1〜１０-4の電圧出力と、電
圧レベル検出回路１２-1の出力とが加えられる
が、入力回路１０-1〜１０-4は第３図ａについて
説明したと同様にして、接点２のオンオフの変化
に応じてハイレベルまたはローレベルの出力を生
じ、電圧レベル検出回路１２-1は常ローレベルの
出力を生じるので、排他的論理和回路１５-1〜１
５-4は両入力の不一致を検出することによつて、
接点２のオン／オフに応じてハイレベルまたはロ
ーレベルの電圧信号出力を発生する。
には、入力回路１０-1〜１０-4の電圧出力と、電
圧レベル検出回路１２-1の出力とが加えられる
が、入力回路１０-1〜１０-4は第３図ａについて
説明したと同様にして、接点２のオンオフの変化
に応じてハイレベルまたはローレベルの出力を生
じ、電圧レベル検出回路１２-1は常ローレベルの
出力を生じるので、排他的論理和回路１５-1〜１
５-4は両入力の不一致を検出することによつて、
接点２のオン／オフに応じてハイレベルまたはロ
ーレベルの電圧信号出力を発生する。
また入力回路グループ１０-5〜１０-8から接点
信号を変化した電圧信号出力を取り出そうとする
ときは、同様にアドレス信号によつてマルチプレ
クサ１３において電圧レベル検出回路１２- 2の出
力を選択するとともに、デコーダ１４を介してゲ
ート回路１１-5〜１１-5をオンにする。
信号を変化した電圧信号出力を取り出そうとする
ときは、同様にアドレス信号によつてマルチプレ
クサ１３において電圧レベル検出回路１２- 2の出
力を選択するとともに、デコーダ１４を介してゲ
ート回路１１-5〜１１-5をオンにする。
これによつて、排他的論理和回路１５-1〜１５
-4には、入力回路１０- 5〜１０-8の電圧出力と、
電圧レベル検出回路１２-2の出力とが加えられる
が、入力回路１０-5〜１０-8は第３図ｂについて
説明したように、接点２のオン／オフの変化に応
じてローレベルまたはハイレベルの出力を生じ、
電圧レベル検出回路１２-2は常にハイレベルの出
力を生じるので、排他的論理和回路１５-1〜１５
-4は接点２のオン／オフに応じてハイレベルまた
はローレベルの電圧信号出力を発生する。
-4には、入力回路１０- 5〜１０-8の電圧出力と、
電圧レベル検出回路１２-2の出力とが加えられる
が、入力回路１０-5〜１０-8は第３図ｂについて
説明したように、接点２のオン／オフの変化に応
じてローレベルまたはハイレベルの出力を生じ、
電圧レベル検出回路１２-2は常にハイレベルの出
力を生じるので、排他的論理和回路１５-1〜１５
-4は接点２のオン／オフに応じてハイレベルまた
はローレベルの電圧信号出力を発生する。
このように本発明の入力回路方式では、変換回
路における接続方法によつて異なる極性を有する
入力回路からの出力を、不一致検出回路によつて
反転しまたは非反転することによつて、接点のオ
ン／オフに応じて同じ極性の変化を生じる電圧信
号出力を得ることができる。
路における接続方法によつて異なる極性を有する
入力回路からの出力を、不一致検出回路によつて
反転しまたは非反転することによつて、接点のオ
ン／オフに応じて同じ極性の変化を生じる電圧信
号出力を得ることができる。
本例では、４個の入力回路からなる２つの入力
回路グループの例について説明したが、本発明の
入力回路方式はもつと入力信号数が多い場合に
に、より効果的となる。例えば入力信号数が64信
号の場合、８個の入力回路からなる８つの入力回
路グループで構成することにより、電圧レベル検
出回路１２-1〜を1/8に減らすことが出来る。
回路グループの例について説明したが、本発明の
入力回路方式はもつと入力信号数が多い場合に
に、より効果的となる。例えば入力信号数が64信
号の場合、８個の入力回路からなる８つの入力回
路グループで構成することにより、電圧レベル検
出回路１２-1〜を1/8に減らすことが出来る。
以上説明したように本発明の入力回路方式によ
れば、電源または接地に一端を接続された抵抗
と、この抵抗の他端と接地間または電源間に接続
された接点と、この接点と抵抗の接続点の電圧レ
ベルを検出する電圧レベル検出回路とを具えて、
接点のオン／オフに応じて接続方法によつて異な
る電圧信号出力の極性の変化を生じる入力回路を
多数具えた系において、接続方法のいかんに拘ら
ず接点のオン／オフに応じて同じ電圧信号出力の
極性の変化を生じるようにすることができるとと
もに各入力回路グループの出力を選択的に不一致
検出回路に加え、かつ抵抗の他端の電圧を検出す
る電圧レベル検出回路を各入力回路グループごと
に共通に設けてその出力によつて不一致検出回路
出力を反転しまたは非反転させるようにしたの
で、回路構成が簡潔になり使用部品数が削減され
て、経済的にも有利である。
れば、電源または接地に一端を接続された抵抗
と、この抵抗の他端と接地間または電源間に接続
された接点と、この接点と抵抗の接続点の電圧レ
ベルを検出する電圧レベル検出回路とを具えて、
接点のオン／オフに応じて接続方法によつて異な
る電圧信号出力の極性の変化を生じる入力回路を
多数具えた系において、接続方法のいかんに拘ら
ず接点のオン／オフに応じて同じ電圧信号出力の
極性の変化を生じるようにすることができるとと
もに各入力回路グループの出力を選択的に不一致
検出回路に加え、かつ抵抗の他端の電圧を検出す
る電圧レベル検出回路を各入力回路グループごと
に共通に設けてその出力によつて不一致検出回路
出力を反転しまたは非反転させるようにしたの
で、回路構成が簡潔になり使用部品数が削減され
て、経済的にも有利である。
第１図は本発明方式の原理的構成を示す図、第
２図は本発明方式の一実施例の構成を示す図、第
３図は従来の入力回路の構成を示す図である。 １……変換回路、２……接点、３……抵抗、４
……フイルタ回路、５……コンパレータ、６，１
２-1，１２-2……電圧レベル検出回路、７，１５
-1〜１５-4……排他的論理和回路、１０，１０-1
〜１０-8……入力回路、１１-1〜１１-8……ゲー
ト回路、１３……マルチプレクサ、１４……デコ
ーダ。
２図は本発明方式の一実施例の構成を示す図、第
３図は従来の入力回路の構成を示す図である。 １……変換回路、２……接点、３……抵抗、４
……フイルタ回路、５……コンパレータ、６，１
２-1，１２-2……電圧レベル検出回路、７，１５
-1〜１５-4……排他的論理和回路、１０，１０-1
〜１０-8……入力回路、１１-1〜１１-8……ゲー
ト回路、１３……マルチプレクサ、１４……デコ
ーダ。
Claims (1)
- 【特許請求の範囲】 １ 抵抗を介して互いに接続された第１、第２の
端子と、該第２の端子の電圧レベルを検出する電
圧レベル検出回路とを有する複数の入力回路と、
電源に接続された第３の端子と、接地された第４
の端子を具え、これら入力回路を複数のグループ
に分割し、各グループ内では、前記第１の端子を
共通に接続してなる回路において、 該各電圧レベル検出回路の出力を選択的にオ
ン／オフする複数個のゲート回路と、 前記各グループの共通に接続された第１の端子
の電圧レベルを検出する電圧レベル検出手段と、 該各電圧レベル検出手段の出力を選択するマル
チプレクサと、 前記各グループの各ゲート回路の出力を並列に
それぞれの一方の入力に順次接続させ、それぞれ
の他方の入力に、前記マルチプレクサの出力を共
通に接続させて、両入力の不一致を検出してそれ
ぞれ出力を発生する複数個の不一致検出手段、 とを具え、 前記ゲート回路の選択的オン／オフ出力と、前
記電圧レベル検出手段の出力の選択は、前記マル
チプレクサに印加されるアドレス信号により同期
して出力されることを特徴とする入力回路方式。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60092759A JPS61250704A (ja) | 1985-04-30 | 1985-04-30 | 入力回路方式 |
| KR1019860700925A KR900001808B1 (ko) | 1985-04-26 | 1986-04-25 | 입력회로 |
| EP86902512A EP0220326B1 (en) | 1985-04-26 | 1986-04-25 | Input state detection circuit |
| US07/012,670 US4761566A (en) | 1985-04-26 | 1986-04-25 | Input circuit for converting contact signal into a voltage signal |
| DE8686902512T DE3680176D1 (de) | 1985-04-26 | 1986-04-25 | Schaltung zur detektion des eingangszustandes. |
| PCT/JP1986/000210 WO1986006566A1 (fr) | 1985-04-26 | 1986-04-25 | Circuit d'entree |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60092759A JPS61250704A (ja) | 1985-04-30 | 1985-04-30 | 入力回路方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61250704A JPS61250704A (ja) | 1986-11-07 |
| JPH0330165B2 true JPH0330165B2 (ja) | 1991-04-26 |
Family
ID=14063354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60092759A Granted JPS61250704A (ja) | 1985-04-26 | 1985-04-30 | 入力回路方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61250704A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0731284Y2 (ja) * | 1986-11-14 | 1995-07-19 | 松下電器産業株式会社 | プログラマブルコントロ−ラの入力回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56145404A (en) * | 1980-03-19 | 1981-11-12 | Omron Tateisi Electronics Co | Input circuit of sequence controller |
| JPS56148704U (ja) * | 1980-04-03 | 1981-11-09 |
-
1985
- 1985-04-30 JP JP60092759A patent/JPS61250704A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61250704A (ja) | 1986-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6889282B2 (en) | Fieldbus connecting system for actuators or sensors | |
| JPS60222949A (ja) | モジユ−ルの存在センサ | |
| WO2002008867A2 (en) | System, device and method for comprehensive input/output interface between process or machine transducers and controlling device or system | |
| EP0220326B1 (en) | Input state detection circuit | |
| JPH0330165B2 (ja) | ||
| JPS6227409B2 (ja) | ||
| EP1001506B1 (en) | A circuit for detecting digital signals, particularly for a system with an ASI field bus | |
| JPH0124822Y2 (ja) | ||
| JP4876254B2 (ja) | 回路装置 | |
| JP3034274B2 (ja) | スイッチ作動量検出回路 | |
| JPH02119413A (ja) | 信号入力モジュール | |
| SU1348805A1 (ru) | Система питани посто нным током | |
| JPS61251225A (ja) | インタフエ−ス回路 | |
| SU1383476A1 (ru) | Распределитель | |
| EP0130094B1 (en) | Multiple level voltage comparator circuit | |
| KR101351529B1 (ko) | 범용 주변 장치 인터페이스, 인터페이싱 방법 및 이를 가지는 로봇용 제어 장치 | |
| JPH0441386Y2 (ja) | ||
| SU980283A1 (ru) | Устройство коммутации | |
| SU1654823A1 (ru) | Устройство дл контрол цифровых блоков | |
| SU1310941A1 (ru) | Устройство дл сравнени фаз | |
| JP2663613B2 (ja) | 出力極性選択機能を備えた補助制御器 | |
| JPH03126120A (ja) | スイッチ読取り回路 | |
| JPS5855533B2 (ja) | 信号変換回路の故障診断方法 | |
| JPS61170139A (ja) | デイジタル／アナログ変換器 | |
| JPS6338727B2 (ja) |