JPH0331032B2 - - Google Patents
Info
- Publication number
- JPH0331032B2 JPH0331032B2 JP57115749A JP11574982A JPH0331032B2 JP H0331032 B2 JPH0331032 B2 JP H0331032B2 JP 57115749 A JP57115749 A JP 57115749A JP 11574982 A JP11574982 A JP 11574982A JP H0331032 B2 JPH0331032 B2 JP H0331032B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- period
- flyback
- flyback pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】
本発明は多倍圧整流回路を具備するフライバツ
クトランス電源回路に関するもので、フライバツ
クパルス発生用スイツチング回路のオン期間に生
じるリンギング電圧を減衰させることを目的とす
るものである。
クトランス電源回路に関するもので、フライバツ
クパルス発生用スイツチング回路のオン期間に生
じるリンギング電圧を減衰させることを目的とす
るものである。
一般に、ビデオカメラ等の撮像管及び映像管ド
ライブ電源回路は、電子ビーム加速用、電子ビー
ム制御用、信号回路用等の各種の電圧が必要で、
数千ボルトから数十ボルトに至る。これらの電圧
は、テレビジヨン受像機の高圧発生回路と同様
に、フライバツクパルス発生用スイツチング回路
のオフ期間に発生するフライバツクパルス電圧
を、トランスを用いて任意の電圧に昇圧、整流す
ることで得ている。
ライブ電源回路は、電子ビーム加速用、電子ビー
ム制御用、信号回路用等の各種の電圧が必要で、
数千ボルトから数十ボルトに至る。これらの電圧
は、テレビジヨン受像機の高圧発生回路と同様
に、フライバツクパルス発生用スイツチング回路
のオフ期間に発生するフライバツクパルス電圧
を、トランスを用いて任意の電圧に昇圧、整流す
ることで得ている。
ところが、昇圧されたフライバツクパルス電圧
は、トランスのリーケージフラツクス及び浮遊容
量の影響により、リンギング電圧を重畳した波形
となる。このリンギング電圧は、フライバツクパ
ルス発生用スイツチング回路のオン期間において
画面にたてじま等の妨害を与える。
は、トランスのリーケージフラツクス及び浮遊容
量の影響により、リンギング電圧を重畳した波形
となる。このリンギング電圧は、フライバツクパ
ルス発生用スイツチング回路のオン期間において
画面にたてじま等の妨害を与える。
本発明はこのような問題点を解決するもので、
多倍圧整流回路に抵抗素子を挿入することで、従
来、画面に妨害を与えていたリンギング電圧を減
衰させるものである。
多倍圧整流回路に抵抗素子を挿入することで、従
来、画面に妨害を与えていたリンギング電圧を減
衰させるものである。
以下、本発明の一実施例について、第１図〜第
５図の図面を用いて説明する。なお、実施例で
は、公称３倍圧コツククロフト回路を用いた場合
について述べる。
５図の図面を用いて説明する。なお、実施例で
は、公称３倍圧コツククロフト回路を用いた場合
について述べる。
第１図において、１はフライバツクパルス発生
用のスイツチング回路、２は電源印加端子、３は
フライバツクトランス、４，５は前記フライバツ
クトランス３の第１巻線と第２巻線、６，７は低
圧出力電圧の整流ダイオード、８，９は前記低圧
出力電圧の平滑回路、１０，１１は前記低圧出力
電圧の出力端子、１２は公称３倍圧コツククロフ
ト回路、１３，１４，１５は前記コツククロフト
回路１２の整流ダイオード、１６，１７，１８は
前記コツククロフト回路１２の積上げ用コンデン
サ、１９は負荷、２０は前記コツククロフト回路
１２の出力端子、２１は本発明の目的を遂行する
ために挿入接続した抵抗素子である。
用のスイツチング回路、２は電源印加端子、３は
フライバツクトランス、４，５は前記フライバツ
クトランス３の第１巻線と第２巻線、６，７は低
圧出力電圧の整流ダイオード、８，９は前記低圧
出力電圧の平滑回路、１０，１１は前記低圧出力
電圧の出力端子、１２は公称３倍圧コツククロフ
ト回路、１３，１４，１５は前記コツククロフト
回路１２の整流ダイオード、１６，１７，１８は
前記コツククロフト回路１２の積上げ用コンデン
サ、１９は負荷、２０は前記コツククロフト回路
１２の出力端子、２１は本発明の目的を遂行する
ために挿入接続した抵抗素子である。
電源印加端子２から、フライバツクトランス３
の第１巻線４を介して、スイツチング回路１へ電
源を印加すれば、スイツチング回路１のオン、オ
フ動作により第１巻線４の両端には、フライバツ
クパルス電圧が発生する。第１巻線４に発生した
フライバツクパルス電圧は、トランス作用により
第２巻線５にフライバツクパルス出力電圧を誘起
する。
の第１巻線４を介して、スイツチング回路１へ電
源を印加すれば、スイツチング回路１のオン、オ
フ動作により第１巻線４の両端には、フライバツ
クパルス電圧が発生する。第１巻線４に発生した
フライバツクパルス電圧は、トランス作用により
第２巻線５にフライバツクパルス出力電圧を誘起
する。
第２図ａ，ｂに前記動作により得られた電圧波
形を示す。第２図ａは第１巻線４に発生している
フライバツクパルス電圧、第２図ｂは第２巻線５
に誘起されているフライバツクパルス出力電圧で
ある。このフライバツクパルス出力電圧は、第２
巻線５に設けられたタツプ端子から、それぞれの
端子に接続された整流ダイオード６，７、平滑回
路８，９及びコツククロフト回路１２に導出さ
れ、各々のフライバツクパルス出力電圧に応じた
直流電圧が各々の出力端子１０，１１，２０に得
られる。コツククロフト回路１２の各々の積上げ
用コンデンサ１６，１７，１８に以下の電圧が充
電される。すなわち、入力電圧を第２図ｂの値と
すれば、積上げ用コンデンサ１６，１８にはフラ
イバツクパルス出力電圧の尖頭対尖頭値V0（＝V1
＋V2）が、積上げ用コンデンサ１７には、フラ
イバツク出力電圧の尖頭値V1がそれぞれ充電さ
れる。
形を示す。第２図ａは第１巻線４に発生している
フライバツクパルス電圧、第２図ｂは第２巻線５
に誘起されているフライバツクパルス出力電圧で
ある。このフライバツクパルス出力電圧は、第２
巻線５に設けられたタツプ端子から、それぞれの
端子に接続された整流ダイオード６，７、平滑回
路８，９及びコツククロフト回路１２に導出さ
れ、各々のフライバツクパルス出力電圧に応じた
直流電圧が各々の出力端子１０，１１，２０に得
られる。コツククロフト回路１２の各々の積上げ
用コンデンサ１６，１７，１８に以下の電圧が充
電される。すなわち、入力電圧を第２図ｂの値と
すれば、積上げ用コンデンサ１６，１８にはフラ
イバツクパルス出力電圧の尖頭対尖頭値V0（＝V1
＋V2）が、積上げ用コンデンサ１７には、フラ
イバツク出力電圧の尖頭値V1がそれぞれ充電さ
れる。
ここで、コツククロフト回路１２のオフ期間、
オン期間の動作について、第３図ａ，ｂの等価回
路を用いて説明する。なお、第３図ａ，ｂにおい
て、第１図と同一部品については、同一番号を付
している。
オン期間の動作について、第３図ａ，ｂの等価回
路を用いて説明する。なお、第３図ａ，ｂにおい
て、第１図と同一部品については、同一番号を付
している。
第３図ａはオフ期間時の動作等価回路図、第３
図ｂはオン期間時の動作等価回路図である。
図ｂはオン期間時の動作等価回路図である。
まず最初に、オフ期間時の動作について、第３
図ａを用いて述べると、整流ダイオード１３，１
５はオフ期間のフライバツクパルス出力正電圧期
間で導通する。定常動作時では、積上げ用コンデ
ンサ１７，１８は、それぞれフライバツクパルス
出力電圧の尖頭値V1及び尖頭対尖頭値V0（V1＋
V2）に充電される。なお、積上げ用コンデンサ
１６は、定常状態において、あらかじめ尖頭対尖
頭値V0に充電されていると仮定している。
図ａを用いて述べると、整流ダイオード１３，１
５はオフ期間のフライバツクパルス出力正電圧期
間で導通する。定常動作時では、積上げ用コンデ
ンサ１７，１８は、それぞれフライバツクパルス
出力電圧の尖頭値V1及び尖頭対尖頭値V0（V1＋
V2）に充電される。なお、積上げ用コンデンサ
１６は、定常状態において、あらかじめ尖頭対尖
頭値V0に充電されていると仮定している。
次に、オン期間時の動作を第３図ｂを用いて説
明すると、整流ダイオード１４は、フライバツク
パルス出力負電圧、すなわちオン期間の台形波部
電圧期間で導通する。この時の充電電圧及びダイ
オード動作電流を第４図ａ，ｂに示す。
明すると、整流ダイオード１４は、フライバツク
パルス出力負電圧、すなわちオン期間の台形波部
電圧期間で導通する。この時の充電電圧及びダイ
オード動作電流を第４図ａ，ｂに示す。
初めに、抵抗素子２１がない場合を考えると、
整流ダイオード１４は、フライバツクパルス出力
負電圧波形のオン期間の始点から導通を始め、尖
頭値V2まで続く。この電圧波形は第４図ｂに示
すようにオン期間内で徐々に減少していき、やが
て零となる。このダイオード動作電流により、積
上げ用コンデンサ１６は、フライバツクパルス出
力正電圧V1と、サイン波形のリンギング電圧を
重畳したフライバツクパルス出力負電圧V2の和
電圧に充電される。この時のフライバツクパルス
出力電圧波形を第５図ａに示す。なお、積上げ用
コンデンサ１７，１８は、オフ期間と同様に、あ
らかじめ尖頭値V1及び尖頭対尖頭値V0に充電さ
れているものとしている。このように、抵抗素子
２１がない場合には、整流ダイオード１４の導通
電流によつて、オン期間の入力電圧は何ら作用さ
れない。
整流ダイオード１４は、フライバツクパルス出力
負電圧波形のオン期間の始点から導通を始め、尖
頭値V2まで続く。この電圧波形は第４図ｂに示
すようにオン期間内で徐々に減少していき、やが
て零となる。このダイオード動作電流により、積
上げ用コンデンサ１６は、フライバツクパルス出
力正電圧V1と、サイン波形のリンギング電圧を
重畳したフライバツクパルス出力負電圧V2の和
電圧に充電される。この時のフライバツクパルス
出力電圧波形を第５図ａに示す。なお、積上げ用
コンデンサ１７，１８は、オフ期間と同様に、あ
らかじめ尖頭値V1及び尖頭対尖頭値V0に充電さ
れているものとしている。このように、抵抗素子
２１がない場合には、整流ダイオード１４の導通
電流によつて、オン期間の入力電圧は何ら作用さ
れない。
次に、抵抗素子２１を挿入した場合を考える
と、整流ダイオード１４は、抵抗素子２１がない
場合と同様に、オン期間の始点から導通を始める
が、ダイオード動作電流は、第４図ｂに示すよう
に抵抗素子２１がない場合に比してゆるやかなカ
ーブで増加、減少していく。このダイオード動作
電流のカーブは、積上げ用コンデンサ１６，１７
と抵抗素子２１との時定数で決定される。ここ
で、ダイオード動作電流がオン期間中流れるよう
に前記時定数を設定すれば、オン期間では、以下
の式の電力Ｐが消費される。
と、整流ダイオード１４は、抵抗素子２１がない
場合と同様に、オン期間の始点から導通を始める
が、ダイオード動作電流は、第４図ｂに示すよう
に抵抗素子２１がない場合に比してゆるやかなカ
ーブで増加、減少していく。このダイオード動作
電流のカーブは、積上げ用コンデンサ１６，１７
と抵抗素子２１との時定数で決定される。ここ
で、ダイオード動作電流がオン期間中流れるよう
に前記時定数を設定すれば、オン期間では、以下
の式の電力Ｐが消費される。
Ｐ＝Iv2（ｔ）・Ｒ
Iv（ｔ）＝整流ダイオード１４の電流関数
Ｒ＝抵抗素子２１の抵抗値
この電力Ｐの消費は、リンギング電圧を重畳し
たフライバツクパルス出力負電圧V2の減衰とな
つてあらわれる。一方、オン期間の電圧成分は台
形波とリンギング電圧の和であり、台形波成分の
実効値の方がリンギング電圧の実効値より大きく
なつている。また、電力損失の最大値はリンギン
グ電圧の尖頭値で発生する。従つて、台形波部は
殆んど減衰しないが、前記リンギング電圧は、サ
イン波形の尖頭部で大きく減衰する。この時のフ
ライバツクパルス出力電圧波形を第５図ｂに示
す。
たフライバツクパルス出力負電圧V2の減衰とな
つてあらわれる。一方、オン期間の電圧成分は台
形波とリンギング電圧の和であり、台形波成分の
実効値の方がリンギング電圧の実効値より大きく
なつている。また、電力損失の最大値はリンギン
グ電圧の尖頭値で発生する。従つて、台形波部は
殆んど減衰しないが、前記リンギング電圧は、サ
イン波形の尖頭部で大きく減衰する。この時のフ
ライバツクパルス出力電圧波形を第５図ｂに示
す。
第５図ｂに示したように、抵抗素子２１によつ
てリンギング電圧成分が大きく減衰されることか
ら、フライバツクパルス出力電圧のオン期間電圧
に重畳していたリンギング電圧成分は大幅に低減
される。なお、抵抗素子２１の挿入による出力電
圧への影響は、リンギング電圧部のみの減衰作用
だけで、オン期間の電圧には何ら影響を及ぼさな
いことから、出力電圧の低下は殆んどない。
てリンギング電圧成分が大きく減衰されることか
ら、フライバツクパルス出力電圧のオン期間電圧
に重畳していたリンギング電圧成分は大幅に低減
される。なお、抵抗素子２１の挿入による出力電
圧への影響は、リンギング電圧部のみの減衰作用
だけで、オン期間の電圧には何ら影響を及ぼさな
いことから、出力電圧の低下は殆んどない。
なお、前述の説明では多倍圧回路として公称３
倍圧回路を取り上げたが、本発明の実施効果は、
倍圧段数が４倍圧、５倍圧と増加してもオン期間
の負電圧、すなわち台形波部電圧で導通する整流
ダイオードに、抵抗素子を直列に接続することで
同様の効果が得られることは言うまでもない。
倍圧回路を取り上げたが、本発明の実施効果は、
倍圧段数が４倍圧、５倍圧と増加してもオン期間
の負電圧、すなわち台形波部電圧で導通する整流
ダイオードに、抵抗素子を直列に接続することで
同様の効果が得られることは言うまでもない。
以上説明したように本発明によれば、抵抗素子
を挿入接続するだけで、オン期間中に発生してい
たリンギング電圧を簡単に減衰させることがで
き、しかも発生する電圧に殆んど影響を与えない
というフライバツクトランス電源回路が得られ
る。
を挿入接続するだけで、オン期間中に発生してい
たリンギング電圧を簡単に減衰させることがで
き、しかも発生する電圧に殆んど影響を与えない
というフライバツクトランス電源回路が得られ
る。
第１図は本発明の一実施例によるフライバツク
トランス電源回路を示す回路図、第２図ａ，ｂは
第１図の回路におけるフライバツクトランスの電
圧波形を示す特性図、第３図ａ，ｂは本発明の動
作を説明するための等価回路図、第４図ａ，ｂは
第３図の回路の充電電圧及びダイオード動作電流
を示す特性図、第５図ａ，ｂは従来及び本発明に
よるフライバツクトランス電源回路の出力電圧波
形図である。 １…スイツチング回路、３…フライバツクトラ
ンス、４…第１巻線、５…第２巻線、６…整流ダ
イオード、８…平滑コンデンサ、１２…コツクク
ロフト回路、１４…整流ダイオード、２１…抵抗
素子。
トランス電源回路を示す回路図、第２図ａ，ｂは
第１図の回路におけるフライバツクトランスの電
圧波形を示す特性図、第３図ａ，ｂは本発明の動
作を説明するための等価回路図、第４図ａ，ｂは
第３図の回路の充電電圧及びダイオード動作電流
を示す特性図、第５図ａ，ｂは従来及び本発明に
よるフライバツクトランス電源回路の出力電圧波
形図である。 １…スイツチング回路、３…フライバツクトラ
ンス、４…第１巻線、５…第２巻線、６…整流ダ
イオード、８…平滑コンデンサ、１２…コツクク
ロフト回路、１４…整流ダイオード、２１…抵抗
素子。
Claims (1)
- １ 一端が電源印加端子に接続され、他の一端が
フライバツクパルス発生用スイツチング回路に接
続されている第１巻線及び複数のタツプ端子を有
する第２巻線を備えているフライバツクトランス
と、前記第２巻線の複数のタツプ端子の各々に接
続されている整流回路及び多倍圧整流回路とを具
備し、かつ前記フライバツクパルス発生用スイツ
チング回路のオン期間に導通してコンデンサを充
電するように配置されている前記多倍圧整流回路
の整流素子に、抵抗素子が直列に接続されている
ことを特徴とするフライバツクトランス電源回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115749A JPS596673A (ja) | 1982-07-02 | 1982-07-02 | フライバツクトランス電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115749A JPS596673A (ja) | 1982-07-02 | 1982-07-02 | フライバツクトランス電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS596673A JPS596673A (ja) | 1984-01-13 |
| JPH0331032B2 true JPH0331032B2 (ja) | 1991-05-02 |
Family
ID=14670100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57115749A Granted JPS596673A (ja) | 1982-07-02 | 1982-07-02 | フライバツクトランス電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596673A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51155018U (ja) * | 1975-06-04 | 1976-12-10 | ||
| JPS5397925U (ja) * | 1977-01-11 | 1978-08-09 |
-
1982
- 1982-07-02 JP JP57115749A patent/JPS596673A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS596673A (ja) | 1984-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3828239A (en) | High dc voltage generating circuit | |
| JPH06225517A (ja) | Ａｃ−ｄｃコンバータ | |
| CA1154153A (en) | Deflection and power supply circuit with reduced start-up drive | |
| US4079294A (en) | Control circuit arrangement for generating a control signal for a voltage converter | |
| US4968106A (en) | High voltage generating apparatus for television equipment | |
| US3912972A (en) | Line deflection circuit for cathode-ray tubes | |
| US4611152A (en) | High DC voltage generator | |
| JPS6348230B2 (ja) | ||
| JPS60261255A (ja) | スイツチング電源 | |
| US6072709A (en) | Multiple output voltage converter with improved cross-regulation | |
| EP0106482A1 (en) | High tension DC voltage generating apparatus | |
| JPH0331032B2 (ja) | ||
| US5691609A (en) | Power supply for a raster center controller for a video display appliance | |
| US4327405A (en) | Voltage suppression circuit for a DC-to-DC voltage converter circuit | |
| JPS61174880A (ja) | 水平出力回路 | |
| JPH01195780A (ja) | 鋸歯波状電流発生回路配置 | |
| US4176302A (en) | Vertical deflection output circuit | |
| JP3258620B2 (ja) | スイッチング電源装置 | |
| EP0319011B1 (en) | High voltage generating apparatus for television equipment | |
| JP3728899B2 (ja) | 高電圧発生回路 | |
| KR810002134B1 (ko) | 시동 감결합(始動減結合) 회로를 내포하고 있는 텔레비젼 수상기용 돌입전류(突入電流) 시동회로 | |
| JPS6114226Y2 (ja) | ||
| JPS622846Y2 (ja) | ||
| KR100363795B1 (ko) | 플라이백 트랜스 포머 | |
| JPS5831425A (ja) | 電源装置 |