Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0334672B2 - - Google Patents
[go: Go Back, main page]

JPH0334672B2 - - Google Patents

Info

Publication number
JPH0334672B2
JPH0334672B2 JP57095191A JP9519182A JPH0334672B2 JP H0334672 B2 JPH0334672 B2 JP H0334672B2 JP 57095191 A JP57095191 A JP 57095191A JP 9519182 A JP9519182 A JP 9519182A JP H0334672 B2 JPH0334672 B2 JP H0334672B2
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
film
temperature
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57095191A
Other languages
Japanese (ja)
Other versions
JPS58212180A (en
Inventor
Kazuo Sato
Ichizo Kamei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP57095191A priority Critical patent/JPS58212180A/en
Publication of JPS58212180A publication Critical patent/JPS58212180A/en
Publication of JPH0334672B2 publication Critical patent/JPH0334672B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/69IGFETs having charge trapping gate insulators, e.g. MNOS transistors

Landscapes

  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】 本発明は、MNOS(金属一窒化シリコン膜−二
酸化シリコン膜−半導体)型の電界トランジスタ
構造を基本構成とする不揮発性記憶装置における
不揮発性能、特に、記憶保持特性の優れた高性能
の不揮発性記憶装置およびその製造方法に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides excellent nonvolatile performance, particularly excellent memory retention characteristics, in a nonvolatile memory device having a basic configuration of an MNOS (metal mononitride film-silicon dioxide film-semiconductor) field transistor structure. The present invention relates to a high-performance nonvolatile memory device and a method for manufacturing the same.

従来、MNOS型不揮発性記憶装置のゲート電
極としてAl電極を用いるのが通常であつた。
Conventionally, it has been usual to use an Al electrode as the gate electrode of an MNOS type nonvolatile memory device.

近年、半導体の寸法微細化、高集積化、および
高速化に伴つてMOS構造素子のゲート電極とし
て、ポリシリコン等の高融点材料を用いる方向に
進みつつある。しかしながら、MNOS型構造に
おいて、高融点金属材料をゲート電極に形成する
際に、通常1000℃程度の高温処理を必要とするの
で、MNOS素子の記憶保持特性を悪化させるこ
とが知られている。
In recent years, as semiconductors have become smaller in size, more highly integrated, and faster, there has been a trend towards using high melting point materials such as polysilicon as gate electrodes of MOS structural elements. However, in the MNOS type structure, high-temperature treatment of about 1000° C. is usually required when forming the high-melting point metal material on the gate electrode, which is known to deteriorate the memory retention characteristics of the MNOS element.

MNOS型不揮発性記憶装置は、窒化シリコン
膜と、極薄の二酸化シリコン膜の界面、又は窒化
シリコン膜バルク中に分布するトラツプに、半導
体側から極薄の二酸化シリコン膜を介して行なわ
れる電荷のトンネリング注入と、その蓄積により
トランジスタのしきい値電圧Vthを変化させ、情
報を記憶させるものであり、その記憶保持特性の
確保がMNOS型不揮発性記憶装置の最大の課題
となつており、又実用上の重要な問題となつてい
る。
MNOS type non-volatile memory devices utilize charge transfer from the semiconductor side through the ultra-thin silicon dioxide film to traps distributed at the interface between a silicon nitride film and an ultra-thin silicon dioxide film, or in the bulk of the silicon nitride film. Tunneling injection and its accumulation change the threshold voltage Vth of the transistor and store information.Ensuring the memory retention characteristics is the biggest challenge for MNOS type nonvolatile memory devices, and it is difficult to put it into practical use. This has become an important issue.

本発明の目的は、記憶保持特性が高集積化、高
精度化において飛躍的な向上をはかることのでき
る高融点金属ゲート電極を有するMNOS絶縁膜
構造およびその製造方法を提供することにある。
すなわち、本発明は、ゲート絶縁膜を形成させる
際に、水素含有量の異なる2以上の窒化シリコン
膜を積層させることを特徴とするものである。
An object of the present invention is to provide an MNOS insulating film structure having a high melting point metal gate electrode and a method for manufacturing the same, which can dramatically improve memory retention characteristics in terms of high integration and high precision.
That is, the present invention is characterized in that two or more silicon nitride films having different hydrogen contents are stacked when forming the gate insulating film.

本発明者らの実験によれば、高温熱処理による
記憶保持特性の劣化は、MNOS構造における窒
化シリコン中に含まれる水素、特にSi−H結合の
含有量に関係があり、Si−H結合の多い窒化シリ
コン膜は、900℃以上の高温処理を行なうことに
より、Si−H結合が少なくなり、不安定なトラツ
プが附加増大され、記憶保持特性の劣化が起こ
る。他方、Si−H結合の少ない窒化シリコン膜
は、900℃以上の高温処理を行なつても前記不安
定なトラツプの生成がほとんどないので記憶保持
特性の変化が少ないことを見い出した。すなわ
ち、窒化シリコン膜を形成した後の高温処理によ
る特性の悪化は、主に窒化シリコン膜形成の際の
水素含有量に大きく依存していることを見い出し
た。
According to the experiments of the present inventors, the deterioration of memory retention characteristics due to high-temperature heat treatment is related to the hydrogen contained in silicon nitride in the MNOS structure, especially the content of Si-H bonds. When a silicon nitride film is subjected to high-temperature treatment at 900° C. or higher, the number of Si--H bonds decreases, unstable traps are added and increased, and memory retention characteristics deteriorate. On the other hand, it has been found that a silicon nitride film with few Si--H bonds hardly produces the unstable traps even when subjected to high-temperature treatment at 900 DEG C. or higher, so that there is little change in memory retention characteristics. In other words, it has been found that the deterioration in characteristics due to high temperature treatment after forming a silicon nitride film largely depends on the hydrogen content during the formation of the silicon nitride film.

さらに、本発明者らの検討結果によれば、窒化
シリコン膜中の水素含有量は、シランとアンモニ
アを用いる気相成長の際の温度に強く依存し、 (1) 成長温度が高いほど全水素含有量、及びSi−
H結合が少なくなる傾向にある(例えば700℃
で約8%、900℃で約6%)。
Furthermore, according to the study results of the present inventors, the hydrogen content in a silicon nitride film strongly depends on the temperature during vapor phase growth using silane and ammonia; (1) The higher the growth temperature, the lower the total hydrogen content. content, and Si−
H-bonds tend to decrease (e.g. at 700℃
(approximately 8% at 900℃, approximately 6% at 900℃).

(2) 成長温度が900℃以上になると、Si−H結合
は、ほとんど存在しなくなる。
(2) When the growth temperature is 900°C or higher, almost no Si-H bonds exist.

ことが見い出された。この経果は、他の研究者ら
の経果とも一致する(P.S.Peery ital、J.
Elictrorils Mat′、8.11、(1979))。
It was discovered that This result is consistent with the results of other researchers (PSPeery ital, J.
Elictrorils Mat′, 8.11, (1979)).

本発明は、上記の事実に基づいてなされたもの
である。以下、本発明に係るMNOS構造につい
て説明する。本発明の実施例では、薄い二酸化シ
リコン膜上に、比較的低温(700〜900℃)でSi−
H結合の多い窒化シリコン膜を形成させ次いで、
この窒化シリコン膜上に、高温(900〜1000℃)
で、Si−H結合の少ない窒化シリコン膜を積層さ
せることにより、第2層目の窒化シリコン膜成長
時に、第1層目の窒化シリコン膜が高温処理さ
れ、有効なトラツプを生じさせると同時に、その
上に水素含有量の少ない窒化シリコン膜を形成さ
せることができる。本発明のような構造にするこ
とにより、MNOSの記憶特性として必要な、し
きい値電圧の窓の大きさ(△Vth)を適当に大き
くとることができると同時に、第2層目の窒化シ
リコン膜形成時に高温(〜1000℃)で成長してい
るため、窒化シリコン膜上にゲート電極を被着し
た後に高温処理を行なつても、記憶保持特性は、
ほとんど劣化しないことが見い出された。
The present invention has been made based on the above facts. The MNOS structure according to the present invention will be explained below. In the embodiment of the present invention, Si-
A silicon nitride film with many H bonds is formed, and then
On this silicon nitride film, high temperature (900 to 1000℃)
By stacking silicon nitride films with few Si-H bonds, the first silicon nitride film is treated at high temperature during the growth of the second silicon nitride film, creating an effective trap. A silicon nitride film with low hydrogen content can be formed thereon. By adopting the structure of the present invention, it is possible to appropriately increase the size of the threshold voltage window (△Vth) necessary for the memory characteristics of MNOS, and at the same time, the second layer of silicon nitride Since the film is grown at high temperature (~1000°C) during film formation, even if high temperature treatment is performed after depositing the gate electrode on the silicon nitride film, the memory retention characteristics will remain the same.
It was found that there was almost no deterioration.

次に、本発明の構造を有するMNOSの具体的
な製造法の実施例を図面を用いて説明する。
Next, a specific example of a method for manufacturing MNOS having the structure of the present invention will be described with reference to the drawings.

第1図Aに示すように、P型基板1全面に二酸
化シリコン膜2を500Å形成し、さらに窒化シリ
コン膜3を1200Å程度形成したのち、素子分離の
ため、所定の部分を周知のフオトエツチング技術
でエツチングを行なう。
As shown in FIG. 1A, a silicon dioxide film 2 with a thickness of 500 Å is formed on the entire surface of a P-type substrate 1, and a silicon nitride film 3 is further formed with a thickness of about 1200 Å, and predetermined portions are etched using a well-known photoetching technique for device isolation. Perform etching with.

次に、第1図Bに示すように、通常の熱酸化法
によりフイールド酸化膜4を1μ程度形成する。
Next, as shown in FIG. 1B, a field oxide film 4 of about 1 μm is formed by a normal thermal oxidation method.

次に、第1図Cに示すように、窒化シリコン膜
3とその下の二酸化シリコン膜2を順次エツチン
グした後、20Å程度の薄い二酸化シリコン膜5を
800℃、酸素雰囲気中で酸化して形成する。
Next, as shown in FIG. 1C, after sequentially etching the silicon nitride film 3 and the underlying silicon dioxide film 2, a thin silicon dioxide film 5 of about 20 Å is etched.
Formed by oxidation at 800℃ in an oxygen atmosphere.

その後、第1図Dに示すように、二酸化シリコ
ン膜5の上に、シラン(SH4)とアンモニア
(NH3)の化学反応にもとずく気相成長法によつ
て、NH3/SiH4=500、800℃の条件下で窒化シ
リコン膜6を50Å形成させる。さらに、引き続
き、窒化シリコン膜6上にNH3/SiH4=1000、
950℃の条件下の気相成長により、窒化シリコン
膜7を500Å形成させる。次いで、全面にポリシ
リコン膜を4000Å程度形成させ、その後、ゲート
となりうる部分のみを残して、ポリシリコンをフ
オトエツチングによりパターンニングし、ゲート
電極8を形成する。さらに、ゲート電極8とフイ
ールド酸化膜4をマスクとして、リンを打ち込み
(100KeV、4×1015cm2)ポリシリコンのゲート電
極とソース・ドレイン領域9,10を形成する。
Thereafter, as shown in FIG. 1D, NH 3 /SiH 4 is deposited on the silicon dioxide film 5 by a vapor phase growth method based on a chemical reaction between silane (SH 4 ) and ammonia (NH 3 ). A silicon nitride film 6 is formed to a thickness of 50 Å under conditions of =500 and 800°C. Furthermore, NH 3 /SiH 4 =1000,
A silicon nitride film 7 having a thickness of 500 Å is formed by vapor phase growth at 950°C. Next, a polysilicon film with a thickness of about 4000 Å is formed on the entire surface, and then the polysilicon is patterned by photo-etching, leaving only a portion that can become a gate, to form a gate electrode 8. Furthermore, using the gate electrode 8 and field oxide film 4 as a mask, phosphorus is implanted (100 KeV, 4×10 15 cm 2 ) to form a polysilicon gate electrode and source/drain regions 9 and 10.

次いで、第1図Eに示すように、周知の気相成
長法により、二酸化シリコ膜11を全面に被着し
た後、ソース・ドレインの押し込みと、二酸化シ
リコン膜11の緻密化のために、1000℃で30分の
N2雰囲気中で熱処理を行なう。最後に、ソー
ス・ドレイン領域9,10に電極を設けるため
に、二酸化シリコン膜11、窒化シリコン膜6,
7、及び二酸化シリコン膜5をエツチングしてコ
ンタクト孔を開孔し、ソース・ドレイン電極1
2,13を形成して、Nチヤンネルシリコンゲー
トMNOS型不揮発性記憶装置を作製することが
できる。
Next, as shown in FIG. 1E, a silicon dioxide film 11 is deposited on the entire surface by a well-known vapor phase growth method, and then a silicon dioxide film 11 is deposited on the entire surface by a 1,000-μm film in order to push in the source/drain and to make the silicon dioxide film 11 denser. ℃ for 30 minutes
Heat treatment is performed in an N2 atmosphere. Finally, in order to provide electrodes in the source/drain regions 9 and 10, a silicon dioxide film 11, a silicon nitride film 6,
7, and the silicon dioxide film 5 is etched to form contact holes, and source/drain electrodes 1 are formed.
2 and 13, an N-channel silicon gate MNOS type nonvolatile memory device can be manufactured.

以上の如くして得られたMNOS型不揮発性記憶
装置の記憶保持特性の一例を第2図に示す。横軸
は、しきい値電圧、縦軸は、蓄積された電荷の減
衰率(∂Vth/∂logt;Vth:しきい値電圧、t:
時間)を示している。直線の傾きが小さいほど、
記憶保持特性が優れていることを示している。第
2図に示すように、本発明により形成された不揮
発性記憶装置の記憶保持特性(直線14)は、従
来のPチヤンネルAlゲートMNOS型不揮発性記
憶装置の記憶保持特性(直線15)と比較しても
同程度の記憶能力をもち、減衰率の少ない良好な
不揮発性記憶装置を作製することができた。
FIG. 2 shows an example of the memory retention characteristics of the MNOS type nonvolatile memory device obtained as described above. The horizontal axis is the threshold voltage, and the vertical axis is the decay rate of the accumulated charge (∂Vth/∂logt; Vth: threshold voltage, t:
time). The smaller the slope of the line, the
This shows that it has excellent memory retention properties. As shown in FIG. 2, the memory retention characteristics (straight line 14) of the nonvolatile memory device formed according to the present invention are compared with the memory retention characteristics (straight line 15) of the conventional P-channel Al gate MNOS type nonvolatile memory device. However, we were able to fabricate a good nonvolatile memory device with comparable memory capacity and low decay rate.

本実施例以外に、種々の水素含有量の窒化シリ
コン膜について検討した結果、気相成長温度700
〜900℃の比較的低温の条件下で成長した窒化シ
リコン膜上に、900〜1000℃の高温の条件下で成
長した窒化シリコン膜を積層させることより、本
発明の効果が十分発揮できることが確認された。
In addition to this example, as a result of examining silicon nitride films with various hydrogen contents, we found that
It was confirmed that the effects of the present invention can be fully demonstrated by stacking a silicon nitride film grown under a high temperature condition of 900 to 1000 degrees Celsius on a silicon nitride film grown under a relatively low temperature condition of ~900 degrees Celsius. It was done.

本実施例では、P型基板を用い、nチヤンネル
不揮発性記憶装置を形成する場合について説明を
行なつてきたが、Pチヤンネル型MNOSでも使
用できることはもちろんであり、高融点金属ゲー
ト電極としてポリシリコンを用いた例を示したが
Mo等の高融点金属性材料を用いてよいことは言
うまでもない。
In this example, the case where an N-channel nonvolatile memory device is formed using a P-type substrate has been explained, but it goes without saying that a P-channel type MNOS can also be used, and polysilicon can be used as a high-melting point metal gate electrode. I showed an example using
Needless to say, a high melting point metallic material such as Mo may be used.

以上のように、本発明は、MNOS型不揮発性
記憶装置の製造方法において、窒化シリコン膜を
形成した後に高温処理が必要であつても、ゲート
絶縁膜である窒化シリコン膜を形成させる際に、
比較的低温(700〜900℃)の条件下の気相成長法
で窒化シリコン膜を形成させ、さらに該窒化シリ
コン膜上に、高温(900〜1000℃)の条件下の気
相成長法で窒化シリコン膜を形成させて、水素含
有量の異なる窒化シリコン膜を積層させることに
より、記憶保持特性の悪化のない優れた不揮発性
記憶装置を作製することができる。特に本発明は
ポリシリコン高融点金属性材料をゲート電極に用
いたMNOS型不揮発性記憶装置の高性能化、及
びポリシリコン等の高融点金属性材料をゲート電
極として用いることができることにより高集積化
に大きく寄与するものである。
As described above, the present invention provides a method for manufacturing an MNOS type nonvolatile memory device, in which even if high-temperature treatment is required after forming a silicon nitride film, when forming a silicon nitride film as a gate insulating film,
A silicon nitride film is formed using a vapor phase growth method under relatively low temperature conditions (700 to 900°C), and then nitriding is performed on the silicon nitride film using a vapor growth method under high temperature conditions (900 to 1000°C). By forming a silicon film and stacking silicon nitride films having different hydrogen contents, an excellent nonvolatile memory device without deterioration of memory retention characteristics can be manufactured. In particular, the present invention aims to improve the performance of MNOS type nonvolatile memory devices using polysilicon high-melting point metallic materials as gate electrodes, and to achieve high integration by using high-melting point metallic materials such as polysilicon as gate electrodes. This will greatly contribute to the

【図面の簡単な説明】[Brief explanation of the drawing]

第1図A〜Eは本発明の一実施例を説明するた
めの工程断面図、第2図は本発明の効果を説明す
るための特性図である。 1……シリコン基板、2……二酸化シリコン
膜、3……窒化シリコン膜、4……二酸化シリコ
ン膜、5……二酸化シリコン膜、6……窒化シリ
コン膜、7……窒化シリコン膜、8……ポリシリ
コン膜、9,10……ソース及びドレイン、11
……二酸化シリコン膜、12,13……ソース・
ドレイン電極。
1A to 1E are process sectional views for explaining an embodiment of the present invention, and FIG. 2 is a characteristic diagram for explaining the effects of the present invention. 1...Silicon substrate, 2...Silicon dioxide film, 3...Silicon nitride film, 4...Silicon dioxide film, 5...Silicon dioxide film, 6...Silicon nitride film, 7...Silicon nitride film, 8... ... Polysilicon film, 9, 10 ... Source and drain, 11
...Silicon dioxide film, 12,13...Source
drain electrode.

Claims (1)

【特許請求の範囲】 1 半導体基板上に形成された酸化シリコン膜
と、前記酸化シリコン膜上に形成された第1の窒
化シリコン膜と、前記第1の窒化シリコン膜上に
形成された前記第1の窒化シリコン膜より水素含
有量の少ない第2の窒化シリコン膜と、前記第2
の窒化シリコン膜上に形成された高融点金属材料
でなる電極膜を備えたことを特徴とする不揮発性
記憶装置。 2 半導体基板主面上に酸化シリコン膜を形成す
る工程と、前記酸化シリコン膜上に第1の窒化シ
リコン膜を第1の温度で気相成長する工程と、前
記第1の窒化シリコン膜上に前記第1の温度より
高温の第2の温度で第2の窒化シリコン膜を形成
する工程と、前記第2の窒化シリコン膜上に高融
点金属材料でなる電極膜を形成することを特徴と
する不揮発性記憶装置の製造方法。 3 第1の温度が700℃−900℃、第2の温度が
900℃−1000℃の範囲であることを特徴とする特
許請求の範囲第2項に記載の不揮発性記憶装置の
製造方法。
[Scope of Claims] 1. A silicon oxide film formed on a semiconductor substrate, a first silicon nitride film formed on the silicon oxide film, and the first silicon nitride film formed on the first silicon nitride film. a second silicon nitride film having a lower hydrogen content than the first silicon nitride film;
1. A nonvolatile memory device comprising an electrode film made of a high melting point metal material formed on a silicon nitride film. 2 forming a silicon oxide film on the main surface of the semiconductor substrate; growing a first silicon nitride film on the silicon oxide film in a vapor phase at a first temperature; and forming a first silicon nitride film on the first silicon nitride film. The method is characterized by forming a second silicon nitride film at a second temperature higher than the first temperature, and forming an electrode film made of a high melting point metal material on the second silicon nitride film. A method for manufacturing a non-volatile storage device. 3 The first temperature is 700℃-900℃, the second temperature is
3. The method of manufacturing a nonvolatile memory device according to claim 2, wherein the temperature is in the range of 900°C to 1000°C.
JP57095191A 1982-06-03 1982-06-03 Nonvolatile memory device and manufacture thereof Granted JPS58212180A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57095191A JPS58212180A (en) 1982-06-03 1982-06-03 Nonvolatile memory device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57095191A JPS58212180A (en) 1982-06-03 1982-06-03 Nonvolatile memory device and manufacture thereof

Publications (2)

Publication Number Publication Date
JPS58212180A JPS58212180A (en) 1983-12-09
JPH0334672B2 true JPH0334672B2 (en) 1991-05-23

Family

ID=14130857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57095191A Granted JPS58212180A (en) 1982-06-03 1982-06-03 Nonvolatile memory device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS58212180A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2649511B2 (en) * 1986-02-05 1997-09-03 松下電子工業株式会社 Semiconductor storage device
US5168334A (en) * 1987-07-31 1992-12-01 Texas Instruments, Incorporated Non-volatile semiconductor memory

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893289A (en) * 1981-11-30 1983-06-02 Seiko Epson Corp Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JPS58212180A (en) 1983-12-09

Similar Documents

Publication Publication Date Title
US7479425B2 (en) Method for forming high-K charge storage device
US9105740B2 (en) SONOS type stacks for nonvolatile changetrap memory devices and methods to form the same
US20070215958A1 (en) Semiconductor device and method of manufacturing the same
JP4617574B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
JPH0259633B2 (en)
JPS6364063B2 (en)
JPH0334672B2 (en)
JPH0259632B2 (en)
JPH0259631B2 (en)
JPH061839B2 (en) Method of manufacturing nonvolatile memory device
JPH0422031B2 (en)
JPH0665232B2 (en) Method of manufacturing semiconductor memory device
JPH02277269A (en) Manufacture of nonvolatile memory
JPH07297182A (en) Method for forming SiN insulating film
JPH0888286A (en) Manufacture of semiconductor memory device
JPS6170763A (en) Method of manufacturing semiconductor memory device
JPS61288471A (en) Manufacture of semiconductor memory device
JP2718931B2 (en) Method for manufacturing semiconductor memory device
JPH01264268A (en) Manufacture of nonvolatile memory device
JPS61290771A (en) Manufacture of semiconductor memory device
JPH0590602A (en) Semiconductor memory cell and manufacture thereof
JPH02114568A (en) Manufacture of nonvolatile storage device
JPS61263281A (en) Method of manufacturing non-volatile storage device
JPH02103965A (en) Manufacture of semiconductor memory device
JPH0341775A (en) Manufacture of semiconductor memory