JPH0335631B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は例えばICテスタに用いられる電圧
発生装置に関し、特に回路構造を簡素化し、安価
に作ることができる電圧発生装置を提供しようと
するものである。

＜発明の背景＞ 例えばICテスタでは各種の規格が異なるICを
試験するため、規格が異なるICを試験する毎に
例えば被試験ICに入力する信号のドライブ電圧、
読出出力がＨ論理であるかＬ論理であるかの判定
を行なうための基準電圧を設定しなければならな
い。これらの各電圧は被試験ICの各端子毎に数
種類ずつ用意する必要がある。また各端子毎に単
独で電圧を制御しなければならないため多くの数
の電圧発生器を必要とする。従つてこれら各電圧
発生器の電圧をそれぞれ手動により設定すること
は無理であり、従来より予め設定電圧をメモリ等
に記憶しておき、このメモリからデータを読出し
てＤ−Ａ変換し、そのＤ−Ａ変換出力により所望
の設定電圧を得るようにしている。Ｄ−Ａ変換器
は必要な設定電圧の数だけ必要とするものである
からその数も多くなりコストが高くなる欠点があ
る。

然も後述するようにＤ−Ａ変換器の出力を取出
すバツフア増幅器等のオフセツト電圧を除去する
ために各電圧発生器毎にオフセツトデータを記憶
しておき、そのオフセツトデータをＤ−Ａ変換し
てそのＤ−Ａ変換出力を設定電圧から減算するよ
うにしている。よつてＤ−Ａ変換器の数が益々多
くなる欠点がある。

＜従来の説明＞ 第１図に従来の電圧発生装置を示す。この図で
一つの設定電圧を発生する部分だけを示す。図中
１０１は出力すべき電圧値に該当するデジタルデ
ータをストアするレジスタを示す。このレジスタ
１０１にメモリ（特に図示しない）からデータ１
０２が与えられ、そのデータをストアする。レジ
スタ１０１にストアされたデータはＤ−Ａ変換器
１０３に与えられ、このＤ−Ａ変換器１０３にお
いてアナログ値に変換される。Ｄ−Ａ変換器は電
流出力形が一般的であるためＤ−Ａ変換器１０３
の出力側には電流−電圧変換器１０４が設けられ
電圧信号に変換している。

電流−電圧変換器１０４の出力電圧はそのまゝ
と極性反転器１０５を通じて極性選択回路１０６
に供給される。極性選択回路１０６には二つのス
イツチ１０６ａと１０６ｂが設けられ、これらス
イツチ１０６ａと１０６ｂが極性データレジスタ
１０７にストアされた極性データにより正と負の
何れか一方の電圧を選択し、その選択した極性の
電圧を電圧加算回路１０８に与える。

この電圧加算回路１０８はその後段側に接続さ
れるバツフア増幅器１０９、その他のアナログ回
路で発生するオフセツト電圧をを除去するために
設けられたものである。つまりバツフア増幅器１
０９以後のアナログ回路にオフセツト電圧が存在
するとレジスタ１０１にストアした設定電圧デー
タのＤ−Ａ変換値にオフセツト電圧が加算されて
しまい、本来与えるべき電圧とは異なる電圧が設
定値として与えられてしまう不都合がある。

このためバツフア増幅器１０９以後のアナログ
回路で発声するオフセツト電圧相当値を補正回路
１１１から発生させ、この補正回路１１１から出
力される補正電圧を電圧加算回路１０８に与え、
オフセツト電圧を除去するようにしている。

補正回路１１１は上記した電圧発生装置と同様
にレジスタ１１２とＤ−Ａ変換器１１３、電流−
電圧変換回路１１４とにより構成され、レジスタ
１１２に予め測定として求めたアナログ回路のオ
フセツト電圧値に相当するデータ１１５をメモリ
からストアし、そのデータ値をＤ−Ａ変換して電
圧加算回路１０８に与える。

＜従来の欠点＞ 上記したように従来はチヤンネルの数だけＤ−
Ａ変換器１０３を必要とする上にオフセツト除去
のためにもＤ−Ａ変換器１１３を必要とする。よ
つてＤ−Ａ変換器の数が多くなり、コスト高とな
つている。また回路の規模が大きくなり複雑にな
る欠点がある。

＜発明の目的＞ この発明は補正回路１１１側のＤ−Ａ変換器を
省略し、回路を簡素化することによりコストダウ
ンを達することを目的とするものである。

＜発明の概要＞ この発明では設定電圧に関するデータをデイジ
タル信号の状態においてオフセツト電圧相当値を
設定電圧データに対して加算又は減算し、デイジ
タル信号の状態でオフセツト電圧相当値を除去
し、そのオフセツト電圧相当値が除去されたデイ
ジタル信号をＤ−Ａ変換するように構成したもの
である。

従つてこの発明によればＤ−Ａ変換器を一つの
チヤンネルにおいて１個にすることができるため
全体としてＤ−Ａ変換器の数を少なくでき、コス
トダウンが期待できる。

＜発明の実施例＞ 第２図にこの発明の一実施例を示す。第２図に
おいて第１図と対応する部分には同一符号を付し
て示す。この発明においては例えば極性データに
応じて加算及び減算動作を行なうことができるデ
ータ変換器２０１を設け、このデータ変換器２０
１において設定データ１０２の最上位ビツトの値
に相当するデイジタル信号をオフセツトバアイア
スとして加え、このオフセツトバイアスを中心に
設定電圧データを正極性側では加算し、また負極
性側では減算してデータ変換を行ない、このデー
タ変換したデイジタル信号をＤ−Ａ変換するよう
に構成したものである。

データ変換器２０１の動作について更に詳細に
説明する。レジスタ１０１から与えられる設定電
圧データ１０２が例えば４ビツトのデータである
ものとすると、修正回路１１１を構成するレジス
タ１１２からはそのデータの上位に「１」論理を
持つオフセツトバイアス「１、０、０、０、０」
を与える。

このオフセツトバイアスに対しレジスタ１０１
から入力される設定電圧データをこのデータが正
極性の場合は極性データによりデータ変換器２０
１は加算動作を行なう。また設定電圧データが負
極性の場合は減算動作を行なう。この加減算結果
を第３図に示す。第３図においてB₁〜B₅はビツ
ト番号を示し、B₅がMSBを示す。この図から明
らかなようにオフセツトバイアス３０１の中心に
上側をオフセツトバイアス３０１に正のデータを
加算した値を示し、下側はオフセツトバイアス３
０１から負のデータを減算した値を示す。データ
変換器２０１の加算動作と、減算動作の切換は極
性データレジスタ１０７にストアされている極性
データにより行なわれる。

この演算結果の中の下位４ビツトB₁〜B₅をＤ
−Ａ変換器２０２に与える。このＤ−Ａ変換器２
０２は正常出力端子２０２ａと、補数出力端子２
０２ｂを有し、この例では４ビツトのデイジタル
データをＤ−Ａ変換する。

Ｄ−Ａ変換器２０２の正常出力端子２０２ａに
は電流−電圧変換器１０４を接続し、この電流電
圧変換器１０４から正極性のアナログ電圧を得
る。また補数出力端子２０２ｂには抵抗器２０３
によつて構成した電流−電圧変換器１０４′を接
続し、この抵抗器２０３を流れる電流によつて発
生する負極性のアナログ電圧を得る。

これら電流−電圧変換器１０４と１０４′から
出力される正と負のアナログ電圧を極性選択回路
１０６に与え、この極性選択回路１０６から正又
は負の何れか一方のアナログ電圧を取出し、バツ
フア増幅器１０９を通じて出力端子１１０にその
アナログ電圧を出力する。極性選択回路１０６の
スイツチ１０６ａと１０６ｂはデータ変換器２０
１から出力される最上位ビツトB₅の論理により
オン、オフ制御される。つまり、加減算器２０１
から出力される最上位ビツトB₅が「１」論理の
場合はスイツチ１０６ａをオンに制御し、正極性
のアナログ電圧を取出す。また最上位ビツトB₅
が「０」論理の場合はスイツチ１０６ｂをオンに
制御し、負極性のアナログ電圧を取出す。

Ｄ−Ａ変換器２０２の正常出力端子２０２ａと
補数出力端子２０２ｂの関係は第４図に示すよう
な関係になつている。第４図において４０１ａ，
４０１ｂ，４０１ｃ，４０１ｂはそれぞれデイジ
タル信号によつて転換制御されるスイツチであ
る。端子４０２ａ，４０２ｂ，４０２ｃ，４０２
ｄにデイジタル信号が与えられる。端子４０２ａ
がLSB、端子４０２ｄがMSBである。これらの
端子４０２ａ〜４０２ｄのそれぞれにＬ論理が与
えられているときスイツチ４０１ａ〜４０１ｄは
接点ａ側に転接し、各端子４０２ａ〜４０２ｄに
Ｈ論理が与えられるとスイツチ４０１ａ〜４０１
ｄは接点ｂ側に転換制御される。

よつて端子４０２ａ〜４０２ｄの全てのデイジ
タル信号がＬ論理であれば、通常出力端子２０２
ａを流れる電流はゼロである。これに対し補数出
力端子２０２ｂには全ての電流源４０３ａ，４０
３ｂ，４０３ｃ，４０３ｄの全ての電流Ｉ、2I、
4I、8Iが加算されて流れる。端子４０２ａだけが
Ｈ論理になるとスイツチ４０１ａが接点ｂに転換
し、通常出力端子２０２ａに電流源４０３ａの電
流Ｉを出力する。これと共に補数出力端子２０３
ｂの電流は（2I＋4I＋8I）となる。このように正
常出力端子２０２ａと補数出力端子２０２ｂの出
力電流は互に相補的に変化する。

第５図にデイジタルデータとアナログ出力の関
係を示す。第５図に示すデイジタルデータの中で
カツコを示したビツトがMSBであり、このMSB
の論理により極性選択回路１０６が制御される。

こゝでバツフア増幅器１０９がオフセツト電圧
を持つ場合について説明する。オフセツト電圧を
測定するにはレジスタ１０１に「０、０、０、
０」のデータをストアし、Ｄ−Ａ変換器２０２に
おいて「０、０、０、０」のデイジタルデータを
Ｄ−Ａ変換する。このＤ−Ａ変換出力をバツフア
増幅器１０９に与え、出力端子１１０の電圧を測
定する。このとき出力端子１１０に出力されてい
る電圧がオフセツト電圧である。

このオフセツト電圧がゼロとなるようにレジス
タ１１２にストアしているオフセツトバイアス値
を微調する。例えばオフセツト電圧が＋１ｍＶ発
生した場合はその値を打消す方向にオフセツトバ
イアスの値を変更する。つまりオフセツトバイア
スを「１、０、０、０、０」から例えば「０、
１、１、１、０」に変更する。

またオフセツト電圧が例えば−１ｍＶであつた
場合はこの負極性のオフセツト電圧を打消す方向
にオフセツトバイアスの値を「１、０、０、０、
１」に変更する。

＜発明の効果＞ 上記したようにこの発明によれば、デイジタル
信号の状態にあるオフセツトバイアスを変更する
ことによりオフセツト電圧を除去することができ
る。よつて一つの電圧発生回路に使われるＤ−Ａ
変換器を１個にすることができ、コストダウンが
期待できる。

＜発明の他の実施例＞ 尚上述では一つのＤ−Ａ変換器２０２によつて
一つの電圧発生器を構成した場合を説明したが、
第６図に示すようにバツフア増幅器１０９の出力
側にデイマルチプレクサ６０１を設け、このデイ
マルチプレクサ６０１によつて複数のサンプルホ
ールド回路６０２ａ，６０２ｂ，…６０２ｎにバ
ツフア増幅器１０９の出力電圧を分配し、この分
配と同期してレジスタ１０１，１０７，１１２に
ストアする各データを順次各チヤンネルで必要と
するデータに書換ることにより、一つのＤ−Ａ変
換器２０２によつて多チヤンネルの電圧を出力す
ることができ、より一層コストダウンが期待でき
る。

尚第６図において６０３はタイミング発生器を
示し、このタイミング発生器６０３から出力され
るタイミング信号によりメモリから読出される各
チヤンネルの設定電圧データ、極性データ、オフ
セツトバイアスデータをレジスタ１０１，１０
７，１１２に順次取込む動作を行なう。またこの
レジスタ１０１，１０９，１１２はそれぞれ
RAMのようなメモリとし、このメモリから各チ
ヤンネルのデータを直接出力してデータ変換器２
０１に与えるように構成することもできる。

尚上述ではデータ変換器２０１を加減算器とし
て説明したが、他の方法としては正のデータはそ
のまま出力し、負のデータはその補数に変換する
回路によつてもデータ変換回路２０１で構成でき
る。

第７図にその一例を示す。第７図において７０
１はバツフアを示す。このバツフア７０１には極
性データを与える。７０２ａ，７０２ｂ，７０２
ｃ，７０２ｄはそれぞれ排他的論理和回路を示
す。この排他的論理和回路７０２ａ〜７０２ｄの
各一方の入力端子に極性データを与え、他方の入
力端子に設定電圧データを与える。

従つて正極性のデータの場合は排他的論理和回
路７０２ａ〜７０２ｄの各一方の入力端子に
「１」論理が与えられるから設定電圧データはそ
のままの論理で出力される。また負極性のデータ
の場合は各排他的論理和回路７０２ａ〜７０２ｄ
の各一方の入力端子「０」論理が与えられるか
ら、設定電圧データはそれぞれ逆の論理に反転さ
れ補数に変換されて出力される。この補数に変換
した論理は第３図に示したオフセツトバイアス３
０１より下側に示すビツトB₁〜B₄の論理に対応
する。

このようにデータ変換器２０１は加減算回路だ
けでなく、極性データに応じて入力データを補数
に変換する回路によつても構成することができ
る。

【図面の簡単な説明】

第１図は従来の電圧発生器を説明するためのブ
ロツク図、第２図はこの発明の一実施例を示すブ
ロツク図、第３図はこの発明の動作を説明するた
めの図、第４図はこの発明の電圧発生器に用いた
Ｄ−Ａ変換器の一例を示す接続図、第５図はこの
発明の動作を説明するためのグラフ、第６図はこ
の発明の他の実施例を示すブロツク図、第７図は
この発明に用いるデータ変換器の他の例を示す接
続図である。 ２０１：データ変換器、２０２：Ｄ−Ａ変換
器、１０６：極性選択回路。

Claims (1)

1. 【特許請求の範囲】 １ Ａ 出力すべき電圧値を規定するデータと出
   力すべき電圧の極性を規定する極性データと、
   オフセツトバイアス値とが入力され一方の極性
   の入力データに関しては入力データとオフセツ
   トデータを加算し、他方の極性の入力データに
   関してはオフセツトバイアスから入力データを
   減算して出力するデータ変換器と、 Ｂ この加減算器の出力データをＤ−Ａ変換し通
   常出力端子と複数出力端子を持つＤ−Ａ変換器
   と、 Ｃ 上記極性データにより上記通常出力端子と複
   数出力端子の出力とを選択して取出す選択スイ
   ツチと、 を具備して成る電圧発生装置。