JPH0336339B2 - - Google Patents
Info
- Publication number
- JPH0336339B2 JPH0336339B2 JP57177438A JP17743882A JPH0336339B2 JP H0336339 B2 JPH0336339 B2 JP H0336339B2 JP 57177438 A JP57177438 A JP 57177438A JP 17743882 A JP17743882 A JP 17743882A JP H0336339 B2 JPH0336339 B2 JP H0336339B2
- Authority
- JP
- Japan
- Prior art keywords
- gto
- gate
- terminal
- cathode
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 6
- 238000006073 displacement reaction Methods 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for DC voltages or currents
- H03K17/732—Measures for enabling turn-off
Landscapes
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Description
【発明の詳細な説明】
この発明は増幅ゲート構造GTOのゲートドラ
イブ回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a gate drive circuit for an amplification gate structure GTO.
GTOは一般に点弧電流が通常のサイリスタに
比較して大きいため、ゲート回路が大型化になる
欠点がある。この点を改善するために、近年増幅
ゲート(Amplified Gate以下A・Gと称す)構
造を有するGTOが開発された。このA・G構造
GTOの動作は普通のサイリスタと変わりないが、
補助サイリスタと称される部分もGTO構造にな
つている。第1図はA・G構造GTOの構成説明
図で、この第1図のGTOは埋込ゲート構造の例
である。第1図において、GTO1が主GTOで、
GTO2が補助GTOであり、この埋込ゲート構造
GTOをターンオンさせるにはゲート端子G1にゲ
ート信号を与える。この信号によりまず補助
GTOがターンオンし、そのときに流れる主電流
を増幅ゲート電流として主GTOに供給してGTO
をターンオンさせる。一方、このGTOをターン
オフさせるゲートドライブ回路としては補助
GTOのカソード電極(主GTOのゲート電極)か
ら引き出されている端子G2と、補助GTOのゲー
ト電極から引き出されているゲート端子G1との
間に図示極性のダイオードDを接続し、主GTO
のカソード端子Kと端子G1の間に逆バイアス電
圧(端子Kをプラス、端子G1をマイナス)を印
加してオフゲート電流を流し、GTOをターンオ
フさせる手段がある。前記ダイオードDは補助
GTOのゲート・カソード間に逆バイアスを印加
させるためのものである。このような機能を持
つ、A・G構造GTOにおいて、GTOの点弧感度
を向上させるためには補助GTOの点弧感度を高
めれば可能であるが、しかし、この場合ターンオ
フが逆にしにくくなり、前記ダイオードDが1個
の場合の逆バイアス電圧(約1V)ではターンオ
フ失敗する。このため、ダイオードを複数個直列
接続したり、あるいはツエナーダイオード(この
ツエナーダイオードの接続方向はカソードがG2
へ、アノードがG1へ接続される。)を接続する手
段が考えられている。しかし、このような手段を
用いて逆バイアス電圧を増加させると、主GTO
のオフゲート電流の大部分はこの逆バイアス用素
子に流れるため、そこでの損失が無視できなくな
る。 GTOs generally have a larger ignition current than normal thyristors, so they have the disadvantage of requiring larger gate circuits. In order to improve this point, a GTO having an amplified gate (hereinafter referred to as A.G.) structure has recently been developed. This A/G structure
The operation of GTO is no different from that of an ordinary thyristor, but
The part called the auxiliary thyristor also has a GTO structure. FIG. 1 is an explanatory diagram of the configuration of an A/G structure GTO, and the GTO in FIG. 1 is an example of a buried gate structure. In Figure 1, GTO1 is the main GTO,
GTO2 is the auxiliary GTO, and this buried gate structure
To turn on the GTO, apply a gate signal to the gate terminal G1 . This signal first assists
When the GTO turns on, the main current that flows at that time is supplied to the main GTO as an amplification gate current, and the GTO
turn on. On the other hand, it is used as an auxiliary gate drive circuit to turn off this GTO.
A diode D with the polarity shown is connected between terminal G2 drawn out from the cathode electrode of the GTO (gate electrode of the main GTO) and gate terminal G1 drawn out from the gate electrode of the auxiliary GTO.
There is a means to turn off the GTO by applying a reverse bias voltage (positive terminal K, negative terminal G1 ) between the cathode terminal K and terminal G1 of the GTO to cause an off-gate current to flow. The diode D is auxiliary
This is to apply a reverse bias between the gate and cathode of the GTO. In an A/G structure GTO that has such a function, it is possible to improve the firing sensitivity of the GTO by increasing the firing sensitivity of the auxiliary GTO, but in this case, it becomes difficult to reverse turn-off, When there is only one diode D, turn-off fails at a reverse bias voltage (approximately 1V). For this reason, it is necessary to connect multiple diodes in series, or to connect a Zener diode (the connection direction of this Zener diode is such that the cathode is G 2
, the anode is connected to G 1 . ) is being considered. However, increasing the reverse bias voltage using such means will cause the main GTO
Since most of the off-gate current flows through this reverse bias element, the loss there can no longer be ignored.
第2図は上記の欠点を改善するために案出され
たゲートドライブ回路で、GTO2のターンオフ
用に独立した電源EOFF2を備えたものである。次
に第2図の回路の動作について述べる。 Figure 2 shows a gate drive circuit devised to improve the above drawbacks, and is equipped with an independent power supply E OFF2 for turning off GTO2. Next, the operation of the circuit shown in FIG. 2 will be described.
GTOをターンオンさせるとき、(このときサイ
リスタTh1とトランジスタTr2はオフ状態になつ
ている。)トランジスタTr1をオンにする。する
とオンゲート電源EONから抵抗R1,R2を通してオ
ンゲート電流IgfがG1−K間に流れる。このとき、
トランジスタTr1をオンさせた直後は、コンデン
サCに充電されている電荷が抵抗R2を通して放
電するため、オンゲート電流Igfは第3図に示す
ような波形となり、GTOのターンオン時にオー
バーゲート電流となる。こうした手段はGTOの
ターンオン時のスイツチング損失を低減させるも
ので、周知の手段である。 When turning on the GTO, the transistor Tr 1 is turned on (thyristor Th 1 and transistor Tr 2 are in the off state at this time). Then, an on-gate current I gf flows from the on-gate power supply E ON through the resistors R 1 and R 2 between G 1 and K. At this time,
Immediately after the transistor Tr 1 is turned on, the charge stored in the capacitor C is discharged through the resistor R 2 , so the on-gate current I gf has a waveform as shown in Figure 3, and when the GTO is turned on, it becomes an over-gate current. Become. These measures reduce switching loss when the GTO is turned on, and are well-known measures.
次にGTOをターンオフさせるときには、トラ
ンジスタTr1をオフにしてサイリスタTh1、トラ
ンジスタTr2をオン状態にし、オフゲート電源
EOFF1,EOFF2により主GTO(GTO1)、補助GTO
(GTO2)のゲート・カソード間に各々、オフゲ
ート電流Igr1,Igr2を流すことによつて行う。とこ
ろが、主GTOのゲート・カソード間接合が回復
しても、第1図に示すPベース層の横方向抵抗
RPを通してG2−G1間にはオフゲート電流Igr2がオ
フ期間中流れ放しになる。通常RPは数オーム程
度であるので、例えばEOFF2=5V,RP=5Ωとす
ると、GTOのオフ期間中もIgr2=1Aが流れ続け
ることになる。 Next, when turning off the GTO, transistor Tr 1 is turned off, thyristor Th 1 and transistor Tr 2 are turned on, and the off-gate power supply is turned off.
Main GTO (GTO1) and auxiliary GTO by E OFF1 and E OFF2
This is done by flowing off-gate currents I gr1 and I gr2 between the gate and cathode of (GTO2), respectively. However, even if the gate-cathode junction of the main GTO is restored, the lateral resistance of the P base layer shown in Figure 1
The off-gate current I gr2 is allowed to flow between G 2 and G 1 through R P during the off period. Normally R P is about several ohms, so if E OFF2 =5V and R P =5Ω, for example, I gr2 =1A will continue to flow even during the off period of the GTO.
上記のような欠点を改善するために、第4図に
示すゲートドライブ回路が考えられるようになつ
た。この第4図においては第2図に示したオフゲ
ート電源EOFF2の代わりにGTOのオン期間中(ト
ランジスタTr1オン)にオンゲート電源EONより
コンデンサCに充電された電荷を利用する。この
ようにコンデンサCの電荷を利用するものであれ
ば電荷が全て放電してしまえば、GTOのオフ期
間中に横方向抵抗RPを通してG2−G1間にオフゲ
ート電流Igr1が流れ続けるということが解消され
る。また、図中抵抗R2<抵抗R1のように抵抗値
を設定すれば第3図に示すようなオンゲート電流
Igfを流すことができる。第4図中、ダイオード
D1はコンデンサCの電荷が抵抗R2から抵抗R1を
介して放電されるのを防止するためのものであ
る。また、ダイオードD2はコンデンサCの電荷
の放電後、補助GTOのゲート・カソード間(G2
−G1間)を低インピーダンスに保つてdv/dt耐
量をもたせるものである。このような対策を施し
ていながらも(G2−G1間を低インピーダンス状
態にする)補助GTOにとつてはdv/dt耐量は不
充分であつた。この理由として第1図では図示省
略されているが、第6図に示すようにゲート端子
G1と補助GTOとのNエミツタのN+間のPベース
層にも当然横方向抵抗R′pが存在する。このた
め、G1,G2を低インピーダンス(ダイオードD2
で)にしても、dv/dtによる変位電流が流れて
R′pによる電圧降下がPN接合のエン層電圧以上
になれば、変位電流はGTO2のカソードを通つて
流れるから、電子はN+からPNに注入されてター
ンオンし易くなる。更に補助GTOが誤点弧した
場合、補助GTOの主電流がサイリスタTh1→オ
フゲート電源EOFF→主回路の負荷Z→主回路の電
源EMを通つて流れ、GTOをこの電流で破壊させ
てしまうばかりか、ゲートドライブ回路までも破
壊させてしまうおそれがあつた。 In order to improve the above-mentioned drawbacks, a gate drive circuit shown in FIG. 4 has been devised. In this FIG. 4, instead of the off-gate power source E OFF2 shown in FIG. 2, the electric charge charged in the capacitor C by the on-gate power source E ON during the on period of the GTO (transistor Tr 1 is on) is used. If the charge of the capacitor C is used in this way, once the charge is completely discharged, the off-gate current I gr1 will continue to flow between G 2 and G 1 through the lateral resistor R P during the off period of the GTO. This will solve the problem. In addition, if the resistance value is set such that resistance R 2 < resistance R 1 in the figure, the on-gate current as shown in Figure 3 can be obtained.
I can flow gf . In Figure 4, diode
D1 is for preventing the charge in the capacitor C from being discharged from the resistor R2 through the resistor R1 . In addition, after the charge of capacitor C is discharged, diode D 2 connects between the gate and cathode of auxiliary GTO (G 2
-G1 ) to maintain low impedance and provide dv/dt tolerance. Even with such measures in place, the dv/dt tolerance was insufficient for the auxiliary GTO (which maintains a low impedance state between G2 and G1 ). The reason for this is that although it is not shown in Figure 1, as shown in Figure 6, the gate terminal
Naturally, a lateral resistance R'p also exists in the P base layer between N + of the N emitter of G 1 and the auxiliary GTO. Therefore, G 1 and G 2 are connected to low impedance (diode D 2
), the displacement current due to dv/dt flows.
When the voltage drop due to R'p becomes equal to or higher than the enlayer voltage of the PN junction, the displacement current flows through the cathode of GTO 2 , so electrons are injected from N + into PN and easily turned on. Furthermore, if the auxiliary GTO accidentally fires, the main current of the auxiliary GTO flows through the thyristor Th 1 → off-gate power supply E OFF → main circuit load Z → main circuit power supply E M , and the GTO is destroyed by this current. There was a risk that it would not only be damaged, but also destroy the gate drive circuit.
この発明は上記の事情に鑑みてなされたもの
で、補助GTOのdv/dt耐量を高めるとともに補
助GTOの誤点弧による破壊を防止するようにし
た増幅ゲート構造GTOのゲートドライブ回路を
提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a gate drive circuit for a GTO with an amplified gate structure, which increases the dv/dt withstand capability of the auxiliary GTO and prevents damage due to erroneous firing of the auxiliary GTO. With the goal.
以下図面を参照してこの発明の一実施例を説明
するに、第1図〜第4図に示した各構成と同一部
分は同一符号を付して示す。第5図において、オ
ンゲート電源EONのマイナス側はGTOのカソード
端子Kに接続し、そのプラス側はトランジスタ
Tr1を介してダイオードD1のアノード側に接続さ
れる。アノード側は抵抗R2を介してコンデンサ
Cの一端に接続される。コンデンサCの他端は補
助GTO(GTO2)のゲート端子G1に接続される
とともに抵抗R1の一端に接続される。抵抗R1の
他端はダイオードD1のアノード側接続される。
また、コンデンサCには図示極性のようにdv/
dtを向上させるダイオードD2が並列接続される。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings. Parts that are the same as those shown in FIGS. 1 to 4 are designated by the same reference numerals. In Figure 5, the negative side of the on-gate power supply E ON is connected to the cathode terminal K of the GTO, and its positive side is connected to the transistor
Connected to the anode side of diode D1 via Tr1 . The anode side is connected to one end of the capacitor C via a resistor R2 . The other end of the capacitor C is connected to the gate terminal G1 of the auxiliary GTO (GTO2) and also to one end of the resistor R1 . The other end of the resistor R1 is connected to the anode side of the diode D1 .
Also, capacitor C has dv/
A diode D 2 is connected in parallel to improve dt.
上記回路はGTOをターンオンさせるときのも
のでこのときトランジスタTr1はオンされ、コン
デンサCは図示極性に充電される。 The above circuit is used to turn on the GTO. At this time, the transistor Tr1 is turned on and the capacitor C is charged to the polarity shown.
オフゲート電源EOFFのプラス側は前記カソード
端子Kに接続され、そのマイナス側はトランジス
タTr2を介して抵抗R2とコンデンサとの共通接続
点に接続される。また、オフゲート電源EOFFのマ
イナス側には主GTOのオフゲート電流通電用の
サイリスタTh1のカソード側が接続され、そのサ
イリスタTh1のアノード側はGTOの端子G2に接
続される。Tr3は補助GTOのオフゲート電流通電
用のトランジスタで、そのコレクタはサイリスタ
Th1のカソード側に接続され、そのエミツタ側は
図示極性のダイオードD3を介してアノード側に
接続される。このダイオードD3はトランジスタ
Tr3に逆電圧(GTOのオン状態ではEOFFが印加さ
れる)が加わるのを防止するものである。 The positive side of the off-gate power supply E OFF is connected to the cathode terminal K, and the negative side thereof is connected to the common connection point between the resistor R 2 and the capacitor via the transistor Tr 2 . Further, the cathode side of a thyristor Th 1 for energizing the off-gate current of the main GTO is connected to the negative side of the off-gate power supply E OFF , and the anode side of the thyristor Th 1 is connected to the terminal G 2 of the GTO. Tr 3 is a transistor for conducting off-gate current of the auxiliary GTO, and its collector is a thyristor.
It is connected to the cathode side of Th 1 , and its emitter side is connected to the anode side via a diode D 3 of the illustrated polarity. This diode D 3 is a transistor
This prevents reverse voltage (E OFF is applied when GTO is on) from being applied to Tr 3 .
なお、上記実施例ではトランジスタTr1〜Tr3
およびサイリスタTh1はスイツチング素子であれ
ば使用可能である。また、ダイオードD3はトラ
ンジスタTr3の代わりに逆耐圧を持つ素子例えば
サイリスタを使用したときには不要としてもよ
い。 Note that in the above embodiment, the transistors Tr 1 to Tr 3
And thyristor Th1 can be used as long as it is a switching element. Furthermore, the diode D3 may be unnecessary when an element having a reverse breakdown voltage, such as a thyristor, is used in place of the transistor Tr3 .
次に上記実施例の動作を述べるに、GTOをオ
ンさせるときには前述したので、ここではGTO
をターンオフさせる場合について述べる。まず、
トランジスタTr1をオフにし、トランジスタTr2,
Tr3、サイリスタTh1をオンさせる。これらのオ
ンにより、オフゲート電源EOFFの電圧およびコン
デンサCの充電電圧で、GTO1,GTO2のゲー
ト・カソード間に各々、オフゲート電流Igr1,Igr2
を流してそれからをターンオフさせる。完全にタ
ーンオフしてから(約10μS〜20μS)、サイリスタ
Th1、トランジスタTr3をオフにする。なお、
GTO1のゲート・カソード間接合が回復したとき
にコンデンサCに或る程度の電圧が残つていれ
ば、トランジスタTr3がオフされるとサイリスタ
Th1に逆電圧が印加されるため、特別な転流回路
がなくともサイリスタTh1はオフされる。GTO
がターンオフした後もオフ期間中、トランジスタ
Tr2はオン状態を持続させる。このようにするこ
とにより、GTO1のカソードとGTO2のゲートG1
間にはオフゲート電源EOFFによる逆バイアス電圧
が印加されるために、dv/dt耐量の向上を図る
ことができる。これはGTO1の逆バイアスは
GTO2のdv/dt耐量の向上には直接関係ないが、
上記のようにGTO2のカソードを通つて変位電流
が流れようとしても、第5図のサイリスタTh1が
オフ状態で、かつダイオードD3が存在している
ため電流は流れず、結果的にGTO2のdv/dt耐量
が向上する。一方GTO2については、サイリスタ
Th1がオフ状態にあるため、EOFF→Z→EM→
GTO2→Th1(オフ状態)と通る主電流の流れるル
ープが形成されないからゲートドライブ回路を破
壊することはない。 Next, to describe the operation of the above embodiment, since it was mentioned above when turning on the GTO, here we will explain the operation of the GTO.
Let's discuss the case of turning off. first,
Turn off transistor Tr 1 , turn off transistor Tr 2 ,
Tr 3 turns on thyristor Th 1 . By turning on these, the off-gate currents I gr1 and I gr2 are generated between the gate and cathode of GTO1 and GTO2, respectively, at the voltage of the off-gate power supply E OFF and the charging voltage of the capacitor C.
flow and then turn off. After turning off completely (approximately 10μS to 20μS), the thyristor
Th 1 and transistor Tr 3 are turned off. In addition,
If a certain amount of voltage remains in the capacitor C when the gate-cathode junction of GTO 1 is restored, the thyristor will turn off when the transistor Tr 3 is turned off.
Since a reverse voltage is applied to Th 1 , thyristor Th 1 is turned off without a special commutation circuit. G.T.O.
During the off period even after the transistor turns off,
Tr 2 remains on. By doing this, the cathode of GTO 1 and the gate G 1 of GTO 2
Since a reverse bias voltage is applied between them by the off-gate power supply E OFF , it is possible to improve the dv/dt tolerance. This means that GTO 1 's reverse bias is
Although it is not directly related to the improvement of GTO 2 's DV/DT tolerance,
Even if the displacement current attempts to flow through the cathode of GTO 2 as described above, the current will not flow because thyristor Th 1 in Figure 5 is in the off state and diode D 3 is present, and as a result, the displacement current will not flow through the cathode of GTO 2. 2 's dv/dt resistance is improved. On the other hand, for GTO 2 , the thyristor
Since Th 1 is in the off state, E OFF → Z → E M →
Since no loop is formed in which the main current flows through GTO 2 → Th 1 (off state), the gate drive circuit will not be destroyed.
以上述べたように、この発明によれば、GTO
のオフ期間中、主GTOのゲート・カソード間に
は逆バイアス電圧を印加させるようにしたので、
dv/dt耐量の向上を図ることができ、また補助
GTOに対しては補助GTOのカソードとオフゲー
ト用電源のマイナス側との間に設けられたスイツ
チング素子をオフとするようにしたので、補助
GTOの誤点弧によるゲートドライブ回路の破壊
を防止することができる等の利点がある。 As described above, according to this invention, GTO
During the off-period, a reverse bias voltage is applied between the gate and cathode of the main GTO.
It is possible to improve DV/DT tolerance and also provide supplementary
For the GTO, the switching element installed between the cathode of the auxiliary GTO and the negative side of the off-gate power supply is turned off.
This has advantages such as being able to prevent damage to the gate drive circuit due to erroneous firing of the GTO.
第1図は増幅ゲート構造GTOの構成説明図、
第2図および第4図は従来のゲートドライブ回路
図、第3図はオンゲート電流波形図、第5図はこ
の発明の一実施例を示す回路図、第6図は第1図
の一部拡大図である。
GTO1……主GTO、GTO2……補助GTO、
EON……オンゲート用電源、EOFFオフゲート用電
源、Tr1,Tr2,Tr3……トランジスタ、Th1……
サイリスタ、D1,D2,D3……ダイオード、C…
…コンデンサ、R1,R2……抵抗。
Figure 1 is an explanatory diagram of the configuration of the amplification gate structure GTO,
Figures 2 and 4 are conventional gate drive circuit diagrams, Figure 3 is an on-gate current waveform diagram, Figure 5 is a circuit diagram showing an embodiment of the present invention, and Figure 6 is a partial enlargement of Figure 1. It is a diagram. GTO1...Main GTO, GTO2...Auxiliary GTO,
E ON ... Power supply for on-gate, E OFF power supply for off-gate, Tr 1 , Tr 2 , Tr 3 ... Transistor, Th 1 ...
Thyristor, D 1 , D 2 , D 3 ...diode, C...
...Capacitor, R 1 , R 2 ...Resistance.
Claims (1)
設けられ、それぞれプラス側とマイナス側が共通
接続されて主GTOのカソードに接続された一対
の電源と、ゲートオン用電源のプラス側と補助
GTOのゲート端子とを接続する電路に介挿され
た第1抵抗とオフ状態の第1スイツチング素子と
の直列回路と、前記第1抵抗とオフ状態の第1ス
イツチング素子の共通接続点にアノード端子が接
続され、カソード端子に抵抗とコンデンサの直列
回路を介して補助GTOのゲート端子に接続され
た第1ダイオードと、前記コンデンサに並列接続
されるとともにアノード端子が補助GTOのゲー
ト端子に接続される第2ダイオードと、前記ゲー
トオフ用電源のマイナス側と第2ダイオードのカ
ソード端子間に接続されたオン状態の第2スイツ
チング素子と、前記ゲートオフ用電源のマイナス
側と主GTOのゲート端子間に接続され、補助
GTOのオフゲート電流通電用のオン状態の第3
スイツチング素子及び主GTOのオフゲート電流
用のオン状態の第4スイツチング素子とを備えた
増幅ゲート構造GTOのゲートドライブ回路。1 A pair of power supplies are provided independently for gate on and gate off, and the positive and negative sides of each are commonly connected and connected to the cathode of the main GTO, and the positive side of the gate on power supply and the auxiliary power supply are connected to the main GTO cathode.
A series circuit of a first resistor and a first switching element in an OFF state inserted in an electric path connecting the gate terminal of the GTO, and an anode terminal at a common connection point of the first resistor and a first switching element in an OFF state. a first diode whose cathode terminal is connected to the gate terminal of the auxiliary GTO through a series circuit of a resistor and a capacitor, and whose anode terminal is connected in parallel to the capacitor and whose anode terminal is connected to the gate terminal of the auxiliary GTO. a second diode, a second switching element in an on state connected between the negative side of the gate-off power supply and the cathode terminal of the second diode, and a second switching element connected between the negative side of the gate-off power supply and the gate terminal of the main GTO. ,auxiliary
The third in the on state for off-gate current conduction of the GTO.
A gate drive circuit for an amplified gate structure GTO, comprising a switching element and a fourth switching element in an on state for an off-gate current of a main GTO.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57177438A JPS5967725A (en) | 1982-10-08 | 1982-10-08 | Gate driving circuit of amplifier gate structure gto |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57177438A JPS5967725A (en) | 1982-10-08 | 1982-10-08 | Gate driving circuit of amplifier gate structure gto |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5967725A JPS5967725A (en) | 1984-04-17 |
| JPH0336339B2 true JPH0336339B2 (en) | 1991-05-31 |
Family
ID=16030941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57177438A Granted JPS5967725A (en) | 1982-10-08 | 1982-10-08 | Gate driving circuit of amplifier gate structure gto |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5967725A (en) |
-
1982
- 1982-10-08 JP JP57177438A patent/JPS5967725A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5967725A (en) | 1984-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200878A (en) | Drive circuit for current sense igbt | |
| US5210479A (en) | Drive circuit for an insulated gate transistor having overcurrent detecting and adjusting circuits | |
| EP0206505A1 (en) | An overcurrent protective circuit for modulated-conductivity type MOSFET | |
| GB2324664A (en) | Protection of half-bridge driver IC against negative voltage failures | |
| US5789951A (en) | Monolithic clamping circuit and method of preventing transistor avalanche breakdown | |
| JPS60236498A (en) | Switching circuit disposition | |
| CA1276993C (en) | Transistor fault tolerance method and apparatus | |
| JPH05218836A (en) | Insulated gate element drive circuit | |
| JPS60230716A (en) | electronic switch | |
| JPS63272221A (en) | Temporary current recirculating circuit through power switching transistor driving inductive load | |
| JPH051652B2 (en) | ||
| JPH0336339B2 (en) | ||
| US4739199A (en) | High switching speed semiconductor device | |
| JPH0638707B2 (en) | Control method of reverse conduction type gate turn-off type thyristor | |
| JP2709208B2 (en) | Optical thyristor voltage detector | |
| JP3039092B2 (en) | Short circuit protection circuit | |
| JPH04588Y2 (en) | ||
| JPS5858900B2 (en) | Gate circuit of gate turn-off thyristor | |
| JPH0257376B2 (en) | ||
| JPS6338690Y2 (en) | ||
| JPS6016171A (en) | Overcurrent protecting circuit of gate turn-off thyristor | |
| JPH0720365B2 (en) | Driving circuit for electrostatic induction type self-extinguishing element | |
| JPH0620126B2 (en) | Gate turn-off thyristor control circuit | |
| JP3151313B2 (en) | Power supply | |
| JPH0555839A (en) | Semiconductor integrated circuit |