JPH0338791B2

JPH0338791B2 -

Info

Publication number: JPH0338791B2
Application number: JP57023486A
Authority: JP
Inventors: Ejuaado Hafuaaru Piita
Original assignee: RCA Licensing Corp
Current assignee: RCA Licensing Corp
Priority date: 1981-02-16
Filing date: 1982-02-15
Publication date: 1991-06-11
Also published as: PT74416B; DK65382A; FI75961B; FI820408L; PT74416A; DK164622B; DK164622C; ATE24367T1; JPS57152777A; DE3274781D1; ES8303815A1; GB2094085A; DE3280436D1; DE3205381A1; DE3280436T2; FI75961C; EP0058552B1; EP0058552A1; JPS57164664A; GB2094085B

Description

【発明の詳細な説明】〔発明の技術分野〕この発明はテレビジヨン表示装置用の安定化
（調整）された偏向回路に関するものである。

〔従来技術〕

周知のAC（交流）配電線すなわち本線分離型テ
レビジヨン受像機の電源回路には種々の設計があ
る。一つの設計では、50または60Hzの本線変圧器
を電気的分離（絶縁）のために使用しているが、
この本線変圧器は比較的重くかさ張るものであ
る。またこの変圧器によつて生ずる漂遊磁界はカ
ラーテレビジヨン受像機に色純度整合誤差を発生
させる可能性があり、更にこの変圧器は電気的絶
縁だけを目的としているので別に電圧調整（安定
化）回路を必要とする。

大型スクリーンテレビジヨン受像機では、屡々
スイツチ・モード電源が使用される。この様な電
源は比較的価格が高く、かつスイツチ・モード変
圧器やスイツチング・トランジスタおよび整流ダ
イオード等の特別な素子を必要とする。その制御
回路には過負荷および短絡防御手段が設けられる
ため、複雑化し修理が厄介であり、また故障率が
高い。同期スイツチ型電源中の本線分離用に高圧
変圧器またはフライバツク変圧器を使用すると、
テレビジヨン受像機を起動させるために別の電源
を要するのみならず複雑な制御回路が必要とな
る。

〔発明の開示〕

この発明の一特徴は、特別な回路素子を必要と
せず、簡単な制御回路を使用したスイツチ型電源
にある。この電源は過負荷や回路短絡に対して充
分な防御能力を有し、また起動変圧器を必要とし
ない。

偏向サイクル期間中に走査電流を発生させるた
めに、偏向巻線には偏向発生器が結合されてい
る。この偏向発生器は、偏向巻線に結合されかつ
それと共振リトレース回路を形成して偏向サイク
ルのリトレース期間中にリトレース・パルス電圧
を発生するリトレース・キヤパシタンスを含んで
いる。インダクタンスを含む第２の共振回路が上
記の共振リトレース回路に結合されて、それらの
間でエネルギーの転送が行なわれるようになつて
いる。

エネルギー源と第２の共振回路とにスイツチ機
構が結合されていて偏向周波数スイツチング信号
に応動して上記エネルギー源から制御可能な量の
エネルギーをこの第２共振回路中に蓄える。

この発明の一つの面として、スイツチ機構は第
２の共振回路と自己発振装置を構成して、偏向周
波数スイツチング信号が存在しないときに、自走
発振を行なう。この様な装置は起動電流が少なく
て良く、回路短絡状態の期間における転送エネル
ギーが制限されたものとなる。

この発明の別の面として、このスイツチ機構は
第２の共振回路に結合された第１と第２の可制御
スイツチを持つている。各スイツチは、他方のス
イツチが非導通状態になつてから導通する。第１
スイツチが導通するとエネルギー源を第２の共振
回路に結合して、それらの間でエネルギーの転送
ができるようにする。第１スイツチが非導通のと
きにはこのエネルギー源を第２の共振回路から切
離す。第２のスイツチは、導通のとき、第２の共
振回路と共振リトレース回路との間におけるエネ
ルギーの転送を可能にする。

この発明の偏向回路は、便宜上後記する図示実
施例で使用している参照符合を付記して説明すれ
ば、偏向巻線LHと、上記偏向巻線に結合されか
つ偏向周波数信号に応動するトレーススイツチ３
５と上記偏向巻線に結合されてこの巻線と共に共
振リトレース回路５０を形成するリトレース・キ
ヤパシタンスCRとを含み偏向サイクル中上記巻
線中に走査電流を発生させる偏向発生器６０と、
フライバツク変圧器Ｔ１と、電圧源２４と、各偏
向サイクルの第１の期間中上記フライバツク変圧
器の第１の巻線Ｗ１を上記電圧源２４に結合する
スイツチング手段Ｓ１，Ｓ２と、上記共振リトレ
ース回路５０に結合され各偏向サイクルの第２の
期間中リトレース・パルス電圧を発生する上記フ
ライバツク変圧器の第２の巻線Ｗ２と、上記共振
リトレース回路５０と動作上共働する第２の共振
回路Ｌ１，Ｃ５を形成し、上記電圧源２４から上
記フライバツク変圧器Ｔ１を介して上記共振リト
レース回路５０にエネルギーを転送する手段Ｓ
１，Ｓ２，Ｑ１０と、上記偏向発生器６０と上記
スイツチング手段Ｓ１，Ｓ２とに結合され上記ス
イツチング手段の導通時点を制御して上記電圧源
２４と上記共振リトレース回路５０間のエネルギ
ーの転送を調整する制御手段２６とを具備し、上記スイツチング手段Ｓ１，Ｓ２は、始動期間
中自走発振を行なつて、上記トレーススイツチ３
５が上記共振リトレース回路５０で発生したリン
ギング・パルス電圧を受けるように、上記電圧源
２４と共振リトレース回路５０との間で始動エネ
ルギーの転送を行なうように構成されており、更に上記リンギング・パルス電圧の存在すると
き上記トレーススイツチ３５に対する正常な駆動
を不動化して上記トレーススイツチ３５をオフ状
態に維持する手段Ｗ３，Ｒ３５，Ｄ１６を具える
ものとして構成されている。

〔発明の実施例〕

以下、図面を参照して説明するが、各図を通じ
て、２個の端子間に付記された電圧矢印の向きに
関する約束として、負端子が基準端子でそれは矢
印の後尾位置が最も近接している端子であるとす
る。

第１図ａと第１図ｂには、この発明を実施し
た、安定化されたテレビジヨン受像機用偏向回路
および電源が示されている。第１図ａは交流
（AC）主電源から電気的に分離（絶縁）されてい
ない形式のものを、また第１図ｂは分離されてい
る形式のものを示している。スイツチング装置す
なわちスイツチＳ１，Ｓ２は、インダクタＬ１と
キヤパシタC₅と共働してブロツキング発振器３
０を構成している。これら両スイツチの交番的な
導通は、インダクタＬ１の両端間に発生し調整器
制御回路２６に供給される電圧から取出される、
図示されていない、正の帰還信号によつて制御さ
れる。第１図ａと第１図ｂの回路中には、主電源
整流器２４とそのフイルタキヤパシタＣ１、水平
偏向回路６０およびフライバツク変圧器Ｔ１が含
まれている。第１図ａと第１図ｂには示されてい
ないが、フライバツク変圧器の巻線にはテレビジ
ヨン受像機の種々の負荷回路が結合されている。

第１図ａのブロツキング発振器３０の自走動作
を説明するに当つて、たとえば、水平偏向回路６
０の水平トレーススイツチ３５は大地に短絡され
ているものと仮定する。ブロツキング発振器３０
はインダクタＬ１とキヤパシタＣ５の値によつて
決まる周波数で自走動作をする。この周波数は、
水平偏向周波数f_Hの約２分の１またはそれ以下に
選ばれる。この自走周波数は、ブロツキング発振
器が偏向同期モードで動作するときにこのブロツ
キング発振器の動作が水平走査電流の発生と適切
に同期化し得るようにするために、水平偏向周波
数よりも低く選ばれるものである。しかし、この
自走周波数を余り低く選ぶと自走動作期間中にイ
ンダクタＬ１中に不必要に大きなピーク電流が発
生する。

インダクタＬ１とキヤパシタＣ５のＬ対Ｃの比
の選択によつて、自走動作期間中に流れるピーク
入力電流すなわちインダクタ電流i_Lが決まり、従
つて消費し得る最大可能電力が決まる。自走動作
は、フライバツク変圧器Ｔ１のどの巻線でもその
両端間に回路短絡負荷が現われたときにも起生す
る。

スイツチＳ２両端間のスイツチング電圧V_S2と
自走動作期間中に流れるインダクタ電流i_Lが第５
図ａと第５図ｂに示されている。スイツチＳ１の
両端間のスイツチング電圧波形は図示されていな
いが第５図ａの波形と位相が180度ずれた波形で
ある。両スイツチを介して流れる電流のほとんど
はリアクタンス性であるから実際の電力消費は非
常に少ない。この電力消費量は、スイツチＳ１と
Ｓ２およびインダクタＬ１とキヤパシタＣ５の両
抵抗性成分中における損失に等しい。

同期化された発振器動作を説明するに当つて、
第１図ａの水平出力トランジスタＱ１０は水平周
波数でスイツチされ、水平偏向巻線L_H中に走査
電流を発生しまた第６図ａに示されたリトレース
パルス電圧V_rがこの出力トランジスタＱ１０の
コレクタ電極に発生されると仮定する。第６図ａ
〜ｃの水平トレース期間内の時点t₂からそれより
も後に生ずる次の水平リトレース期間の始点に相
当する時点t₀まで、スイツチＳ２は開かれスイツ
チＳ１は閉じられている。インダクタ電流i_Lは、
スイツチＳ１、インダクタL_i、キヤパシタＣ５お
よびトレーススイツチ３５を通して大地へ流れ
る。時点t₀に、I_P1 ²L／２なるエネルギーがインダ
クタＬ１中に蓄えられる。但し、Ｌはインダクタ
Ｌ１のインダクタンス、I_P1は時点t₀にインダクタ
Ｌ１を流れるピーク電流である。

第６図ａ〜ｃの時点t₀に水平出力トランジスタ
Ｑ１０は開となる。発生したリトレースパルス電
圧V_rは、信号線Ｓを介して調整器制御回路２６
に印加されて、スイツチＳ１の開とスイツチＳ２
の閉とを水平リトレースの始点に同期させる。時
点t₀〜t₂の間スイツチＳ２が閉じられると、イン
ダクタ電流i_Lの電流路は、リトレースキヤパシタ
C_R、Ｓ成形キヤパシタC_Sおよび水平偏向巻線L_H
よりなるリトレース共振回路路５０に接続され
る。その結果、時点t₀にインダクタＬ１に蓄えら
れていたエネルギーは、第６図ｃの時点t₀後、急
速に減少する電流i_Lで表わされるようにリトレー
ス共振回路５０中へ急速に転送される。この電流
i_Lは急速に減少し、それが零に達するとインダク
タＬ１中に蓄えられていたすべてのエネルギーの
転送が終了する。リトレース期間中このインダク
タ電流i_Lの零交差点に達した瞬間に続いて、時点
t₁に先立つ負の電流i_Lで示されるように転送され
たエネルギーの微小部分がインダクタＬ１へ戻
る。時点t₁の水平リトレース期間の終了点で、ダ
ンパーダイオードD_dと出力トランジスタＱ１０
のベース・コレクタ接合は順バイアスされて再び
キヤパシタＣ５を大地へ確実に結合する。各水平
偏向サイクル期間中に転送されるエネルギーは、
実質的に時点t₀とt₁とにおいてインダクタＬ１中
に蓄えられていたエネルギー相互間の差である。

時点t₁とt₂の間では、この電流i_Lは、スイツチ
Ｓ２、インダクタＬ１、キヤパシタＣ５およびそ
のとき閉じているトレース・スイツチ３５を通し
て循環する。この期間中に、キヤパシタＣ５中に
蓄えられていたエネルギーは放電してインダクタ
Ｌ１中へ戻る。時点t₂に調整器制御回路２６はス
イツチＳ２を開きまたスイツチＳ１を閉じる。イ
ンダクタＬ１中に蓄えられていたエネルギーは、
今度は、インダクタ電流i_Lが零交差する瞬間t₃ま
で本線フイルタキヤパシタＣ１へ逆に転送され
る。時点t₃から次のリトレース期間の開始まで、
後でリトレース共振回路５０へおよびフライバツ
ク変圧器Ｔ１の種々の巻線に統合されている負荷
回路へ転送されるために、エネルギーは再びイン
ダクタＬ１中に蓄えられる。

第６図ａ〜ｃの右側にある波形は、フライバツ
ク変圧器Ｔ１の各巻線に結合された負荷回路によ
る比較的低い負荷レベルにおけるブロツキング発
振器３０の偏向同期動作を、左側の波形で示され
る負荷レベルと比較して示すものである。調整動
作はリトレースパルスV_rのピーク振幅を一定に
保つことである。前述の状態とは対照的にこの比
較的低い負荷レベルでは、時点t₁′の水平リトレ
ース期間の終了点においてより多量のエネルギー
がインダクタＬ１に戻されており、またテレビジ
ヨン受像機の負荷回路による電力消費がより少な
いことに起因して、時点t₂′から、より多量のエ
ネルギーが本線フイルタキヤパシタＣ１に戻され
る。

第６図ａ〜ｃの左側の波形における時点t₀と右
側の波形の時点t₀′にそれぞれインダクタＬ１中
に蓄えられているエネルギーは、負荷の程度に関
係なくほゞ等しいことに注意すべきである。蓄え
られるピークエネルギーは整流された本線電圧の
振幅のみによつて決まる。そこでブロツキング発
振器３０によつて転送可能な最大電力は制限され
る。最大負荷時または短絡回路負荷動作時には、
キヤパシタＣ５両端間の平均電圧は入力電圧V_io
の大きさのほゞ２分の１である。負荷が減少する
とキヤパシタＣ５両端間の平均電圧は増大する。

第１図ｂの回路の動作は、第１図ａの回路の動
作と同様なものであり、それは第１図ｂ中の変圧
器Ｔ１の巻線Ｗ１とＷ２が密に結合されているこ
とによつて上記両回路は電気的に事実上等価であ
るからである。フライバツク変圧器Ｔ１の巻線Ｗ
６は、信号線Ｓに沿つて調整器制御回路２６に印
加されるリトレースパルス電圧を発生する。

第２図ａおよび第２図ｂには、この発明を実施
した安定化（調整）されたテレビジヨン受像機偏
向回路の実施例が詳細に示されている。AC50サ
イクル220ボルトの配電線または本線の電源電圧
が端子２１と２２間に印加され、整流器２４によ
つて全波整流された後キヤパシタＣ１により濾波
されて、たとえば290ボルトの安定化されていな
い直流入力電圧V_ioが端子２８に生ずる。ブリツ
ジ整流器２４の入力端子と端子２１間にはオン／
オフスイツチ２３が入つている。このブリツジ整
流器２４の戻り電流端子は、本線電源端子２１と
２２から電気的に分離されることなく、直接大地
２５に結合されている。ブリツジ整流器２４の出
力端子と入力端子２８間には電流制限抵抗Ｒ１が
接続されている。

安定化されていない入力電圧V_ioは、共振回路
４０にプツシユプル関係に結合された可制御スイ
ツチＳ１とＳ２から成るスイツチ機構を具えたブ
ロツキング発振器３０に印加される。共振回路４
０はインダクタＬ１の主巻線WAとキヤパシタＣ
５で形成されている。スイツチＳ１は、トランジ
スタＱ１とそのコレクタ電極とエミツタ電極間に
結合されたダンパーダイオードＤ１とで構成され
ている。スイツチＳ２は、トランジスタＱ２とそ
のコレクタ電極とエミツタ電極間に結合されたダ
ンパーダイオードＤ２とで構成されている。従つ
てスイツチＳ１とＳ２の主電流路は双方向導電性
であつて、端子２８と大地２５間の入力電圧源の
両端間に直列に結合されている。両スイツチＳ１
とＳ２の主電流路は、また、両スイツチＳ１とＳ
２およびインダクタＬ１の主巻線WAの共通出力
接続端子３１において共振回路４０にも結合され
ている。

第２図ｂにおいて、水平偏向回路６０は、トレ
ース・スイツチ３５の両端間にＳ成形すなわちト
レースキヤパシタＣ１４と直列に結合された水平
偏向巻線L_Hを持つている。トレース・スイツチ
３５は、大地２５から電気的に分離されたシヤシ
ー接地点２９にエミツタ電極を結合した水平出力
トランジスタＱ１０とダンパーダイオードD_dを
具えている。リトレース・キヤパシタＣ１３は、
偏向巻線L_Hに結合されて、トレース・スイツチ
３５が非導通のときこのL_Hと共振リトレース回
路５０を形成する。

水平発振器３４は、第２図ｂには示されていな
い矩形波スイツチング電圧を、抵抗Ｒ３４とＲ３
３からなる分圧器の抵抗Ｒ３４を通して駆動トラ
ンジスタＱ１１のベースに印加する。この駆動ト
ランジスタＱ１１によつて水平周波数のスイツチ
ング信号が発生され、駆動変圧器Ｔ２を介して水
平出力トランジスタＱ１０に供給される。駆動変
圧器Ｔ２の２次巻線は、抵抗Ｒ２９とＲ３０とか
ら成る分圧器の抵抗Ｒ２９を介してトランジスタ
Ｑ１０のベースに結合されている。駆動トランジ
スタＱ１１のコレクタ電圧は抵抗Ｒ３１と変圧器
Ｔ２の１次巻線を介して＋25ボルト線路から得ら
れる。抵抗Ｒ３１と変圧器Ｔ２の１次巻線の接続
点にはキヤパシタＣ１５が結合されている。変圧
器Ｔ２の１次巻線の両端間には、ダイオードＤ１
５と抵抗Ｒ３２より成るベース電流成形回路が結
合されている。

水平偏向サイクル内のトレース期間の中央点よ
り前に、駆動トランジスタＱ１１はターンオフさ
れて水平出力トランジスタＱ１０に順バイアス電
圧が印加されるようにする。水平トレース期間の
終了直前には駆動トランジスタＱ１１がターンオ
フされ、水平出力トランジスタＱ１０には逆バイ
アス電圧が印加されることになる。その僅か後
に、出力トランジスタＱ１０のコレクタ電流が無
くなり水平リトレース期間が始まる。このリトレ
ース期間中、リトレースキヤパシタＣ１３の両端
間にはリトレース・パルス電圧V_rが発生する。

第２図ｂのリトレース・パルス電圧V_rはフラ
イバツク変圧器Ｔ１の巻線Ｗ２に印加されて、こ
のフライバツク変圧器Ｔ１の巻線Ｗ３〜Ｗ５の各
両端間にリトレース・パルスを発生させる。分離
されたシヤシー接地点２９とフライバツク変圧器
巻線Ｗ２の間には直流（DC）阻止キヤパシタＣ
１２が結合されている。

水平偏向発生器６０の動作をテレビジヨン受像
機の合成ビデオ信号の画像内容と同期化するため
に、フライバツク変圧器巻線Ｗ３によつて生じた
リトレース・パルス３７が導線３８を通して水平
発振器３４に印加され、また図示されていない水
平同期パルスが端子３６からこの発振器に供給さ
れる。水平発振器３４用の12ボルトの電源電圧
は、＋25ボルトの電源線路に発生した電圧から調
整器３３によつて生成される。

＋25ボルトの電源線路用の電源は、フライバツ
ク変圧器巻線Ｗ４の両端間に生じた電圧のトレー
ス部分をダイオードＤ１７で整流しキヤパシタＣ
１６で濾波して得られる。抵抗Ｒ３６は電流制限
抵抗である。垂直偏向回路、ビデオ回路、音声回
路およびアルタ高圧回路などの上記以外のテレビ
ジヨン受像機回路３２に対する供給電圧は、第２
図ｂに巻線Ｗ５として一括表示した、フライバツ
ク変圧器の他の種々の巻線から得られる。

水平偏向発生器６０中およびテレビジヨン受像
機中の種々の負荷回路中で生じた損失を補充する
ため、フライバツク変圧器Ｔ１の巻線Ｗ１がブロ
ツキング発振器の共振回路４０に結合されてい
て、各偏向サイクルの水平リトレース期間中この
共振回路４０から共振リトレース回路５０へおよ
びアルタ高圧負荷回路を含むテレビジヨン受像機
中の各負荷回路３２へエネルギーが供給される。

次に、ブロツキング発振器３０が偏向同期モー
ドで動作していると仮定する。第１図ａおよび第
１図ｂの簡略化した回路の動作に関連して前述し
た第６図に示されているように、水平偏向サイク
ルのトレース期間中、制御可能なある時点t₂で
は、スイツチＳ１が導通しスイツチＳ２が非導通
になつて安定化されていない電圧V_ioの電圧源を
共振回路４０に結合する。インダクタＬ１の巻線
WA中の電流i_Lは増加しはじめる。このインダク
タ電流i_Lが負である時点t₂〜t₃の間に、エネルギ
ーは入力電圧V_ioの電圧源７０へ戻される。イン
ダクタ電流i_Lの零交差点である時点t₃の後、入力
電圧源７０から共振回路４０へ、主としてインダ
クタＬ１の磁界へエネルギーが転送される。水平
リトレース期間t₀〜t₁の開始点である時点t₀に、
共振回路４０のインダクタンス中に蓄えられたエ
ネルギーは最大値に達する。

水平リトレース期間の開始点では、水平出力ト
ランジスタＱ１０が非導通にされ、そのためリト
レース共振回路５０は変圧器Ｔ１を介して共振回
路４０に結合される。インダクタＬ１中に蓄えら
れていたエネルギーは急速にこのインダクタから
リトレースキヤパシタＣ１３中へと放電する。こ
の水平リトレース期間中、共振回路４０に変圧器
結合されたリトレースキヤパシタＣ１３によつ
て、回路４０の共振周波数は高くなつてインダク
タＬ１中のエネルギーを急速放電させる。

増大するリトレース電圧V_rは制御可能なスイ
ツチＳ１を非導通にして入力電圧源を共振回路か
ら切離す。微小時間後この制御可能なスイツチＳ
２は導通してインダクタＬ１とキヤパシタＣ５を
フライバツク変圧器巻線Ｗ１の両端間に直列に結
合する。その結果、リトレース・パルス電圧V_r
がフライバツク変圧器巻線Ｗ２とＷ１によつて共
振回路４０に印加される。そして、共振回路４０
から共振リトレース回路５０へエネルギーを転送
される。

時点t₀〜t₁間では、この間の或る時点でインダ
クタ電流i_Lが零交差する時にインダクタＬ１のす
べてのエネルギーがリトレースキヤパシタＣ１３
に転送されるまで、このインダクタ電流i_Lは急速
に減少する。この零交差点と水平リトレース期間
の終了点t₁との間に、エネルギーの極く一部分は
時点t₀のピーク・インダクタ電流I_P2で示されるよ
うにインダクタＬ１へ戻される。この戻されるエ
ネルギーはブロツキング発振器を動作状態に保つ
ために必要なものである。各水平偏向サイクル中
に転送されるエネルギーは、実質的に時点t₀とt₁
にインダクタＬ１中に蓄えられていたエネルギー
の差である。

時点t₁とt₂の間では、電流i_Lは、スイツチＳ２、
インダクタＬ１およびキヤパシタＣ５を通して循
環する。この期間中に、キヤパシタＣ５中に蓄え
られていたエネルギーはインダクタＬ１中へ放電
する。時点t₂に、スイツチＳ２は非導通になりス
イツチＳ１は導通状態になる。インダクタＬ１中
に蓄えられていたエネルギーは、時点t₂後直ち
に、インダクタ電流i_Lの零交差時点t₃に達するま
での入力電圧V_ioの安定化されていない電圧源７
０のフイルタ・キヤパシタＣ１へ向つて逆に転送
される。時点t₃から次のリトレース期間の開始点
まで、再びエネルギーはインダクタＬ１中に蓄え
られてリトレース共振回路５０への次回の転送に
備える。リトレース期間中ブロツキング発振器３
０はリトレース共振回路５０に対して見掛け上電
流源になるので、変動負荷によつて生ずるリトレ
ース時点変調は問題になる程のものではない。

リトレース・パルス電圧V_rによつて表わされ
る偏向回路エネルギーのレベルを調整するため
に、フライバツク変圧器巻線Ｗ１の低電圧タツプ
点が調整器制御回路２６に接続されてこの回路に
リトレース・パルス電圧V_rのサンプル電圧V_Sを
供給するようになつている。調整器制御回路２６
はこの電圧V_Sの変動に応答して、ブロツキング
発振器調整器３０に印加される矩形波制御電圧波
形２７をパルス幅変調する。

リトレース・パルス電圧V_rとV_Sの調整作用は、
可制御スイツチＳ２のターンオフ時点t₂を変化さ
せてブロツキング発振器調整器３０のデユーテ
イ・サイクルを変えることにより行なわれる。ス
イツチＳ１のターンオフ時点は、各偏向サイクル
内で、水平リトレース期間の開始直後の、t₀に近
い点に固定されている。

第２図ａにおいて、インダクタＬ１の制御巻線
WBとWCはスイツチング・トランジスタＱ１と
Ｑ２に対する正帰還電流を供給する。それらのベ
ース電流はキヤパシタＣ２とＣ３を介して容量的
の供給されるので、抵抗Ｒ２とＲ８を流れる初期
始動ベース電流が制御巻線WBとWCによつて回
路短絡状態になることはない。キヤパシタＣ２と
Ｃ３はまたトランジスタＱ１とＱ２の逆バイアス
を開始するのに使用される負のカツトオフ電圧も
供給する。ダイオードＤ３とＤ４はキヤパシタＣ
２とＣ３の放電路を形成する。

トランジスタＱ３とＱ４は、スイツチング・ト
ランジスタＱ１とＱ２のベース電流の流れを制御
する働きをする。制御用のトランジスタＱ３とＱ
４の互に他方に対する導通は、スイツチング・ト
ランジスタ段の一方（たとえばＱ２またはＱ１）
が導通を停止する前に他方のスイツチング・トラ
ンジスタＱ１またはＱ２が導通することがないよ
うにこれを阻止するように行なわれる。スイツチ
ング・トランジスタＱ１またはＱ２の両端間電圧
が増加すると、制御用のトランジスタＱ３または
Ｑ４は分圧用抵抗Ｒ３〜Ｒ９の抵抗Ｒ３またはＲ
９を通してのベース電流によつて飽和して、各ス
イツチング・トランジスタをカツトオフ状態に駆
動する。

第７図の時点t_aの直前すなわち第６図のリトレ
ース期間の開始点t₀に相当する時点にはスイツチ
ング・トランジスタＱ１は飽和状態にある。従つ
て、抵抗Ｒ５上には電圧が実質的には発生してい
ないので制御用トランジスタＱ３はカツトオフ状
態にある。しかし制御用トランジスタＱ４は、抵
抗Ｒ９を介してベース電流が供給されているので
飽和状態にあり、スイツチング・トランジスタＱ
２をカツトオフ状態に保つている。スイツチＳ２
両端間および並列キヤパシタＣ４の両端間の電圧
V_S2は入力電圧V_ioと同じ大きさである。

第７図の時点t_aの開始時には、リトレース・パ
ルス電圧V_rはフライバツク変圧器Ｔ１を介して
インダクタＬ１に結合され、第８図の波形で示す
ように、インダクタＬ１の制御巻線WBの両端間
に負のパルスを、また制御巻線WCの両端間に正
のパルスを発生させる。巻線WBとWCの各両端
間に生じたリトレース・パルス電圧にはスイツチ
Ｓ１とＳ２の動作により発生したスイツチング波
形が重畳される。第８図の時点t_aに始まる、制御
巻線WBに生じた負のパルス電圧はこの制御巻線
の●印の無い方の端子を正にして、制御用トラン
ジスタＱ３をターンオンすることによりキヤパシ
タＣ２を放電させてスイツチング・トランジスタ
Ｑ１に負のベース電流を流し、このトランジスタ
をターンオフし始める。

第７図の時点t_aからt_bにかけて、インダクタＬ
１の主巻線WAに流入する電流i_Lは、それまで流
れていたトランジスタＱ１から今度は蓄積キヤパ
シタＣ４に電流i_C4として流れてこのキヤパシタ
を放電する（第７図ｃとｄ参照）。キヤパシタＣ
４両端間の電圧は、時点t_bに零になりスイツチＳ
２のダイオードＤ２によつて大地にクランプされ
る。そこで電流i_LはダイオードＤ２を通つて流れ
る。

第７図ｂの波形はキヤパシタＣ４の放電によつ
て生ずるスイツチング電圧V_S2の下降時間が緩つ
くりしていることを示し、第７図ｃとｄの波形は
スイツチＳ１とＳ２のスイツチング期間t_a〜t_bの
間にキヤパシタＣ４に流入する全電流i_Lを示して
いる。このキヤパシタＣ４の作用で、誘導性電流
負荷i_Lのときスイツチング電圧V_S2の変化速度が
過大になることが阻止される。この作用は、スイ
ツチＳ１とＳ２が２次降伏によつて破壊されるこ
とを防ぎ、またスイツチング装置Ｓ１とＳ２中の
電力消費量を大幅に低減する。

V_S2の緩つくりした立上りおよび立下りは、ス
イツチング期間t_a〜t_bとt_e〜t_fの間中、抵抗Ｒ３と
Ｒ９を流れる電流によつて制御されるトランジス
タＱ３とＱ４の作用でスイツチング・トランジス
タＱ１とＱ２が共にカツトオフ状態に保たれてい
ることを表わしている。この構成によつてトラン
ジスタＱ１とＱ２の不都合な同時導通が阻止され
るが、もしこの様になつていないとスイツチン
グ・トランジスタはターンオン時間よりもターン
オフ時間の方が長い特性を示すので上記の同時導
通状態が発生することになる。

第７図ｃの時点t_cにはインダクタ電流i_Lが負に
なる。時点t_cからt_eまでこの負のインダクタ電流
i_Lは、順バイアスされたスイツチング・トランジ
スタＱ２を正のコレクタ電流として流れる。第８
図に示されるように、時点t_a〜t_eの間、制御巻線
WCの両端間電圧は正でスイツチング・トランジ
スタＱ２に必要な順バイアスを与える。

第７図における制御可能な時点t_eに、第２図ａ
の調整器制御回路２６によつて生じた第２図ａの
制御電圧２７の波形は、低から高に切換わる。制
御電圧２７の正の部分はダイオードＤ７を介して
制御用トランジスタＱ４に供給されてこれをター
ンオンさせる。トランジスタＱ４が導通すると、
キヤパシタＣ３によつて発生した逆バイアス電圧
がスイツチング・トランジスタＱ２に印加され、
第７図ｂの時点t_e付近でこれをターンオフさせ
る。第７図ｃとｄに示されるように、インダクタ
Ｌ１からの電流i_LはキヤパシタＣ４に流入して、
このキヤパシタをその上側の極板が下側の極板に
対し正となるように充電し始める。時点t_fに、キ
ヤパシタＣ４の両端間電圧は入力電圧V_ioと同じ
大きさとなり、スイツチＳ１のダイオードＤ１を
順バイアスする。

時点t_fから次の水平リトレース期間の開始点
t_a′まで、スイツチＳ１は導通状態で入力端子２
８を共振回路４０のインダクタＬ１に接続し、第
７図ｅに示すように入力電流i_Oが端子２８からス
イツチＳ１に流れることができるようにする。

時点t_fからt_gまでの間、入力電流i_Oとインダク
タ電流i_Lの両者の零交差点位置でダイオードＤ１
は導通して入力電圧端子２８へ戻り電流を流す。
時点t_gからt_a′まで、スイツチング・トランジス
タＱ１は入力電圧端子２８から共振回路４０へ順
方向電流を流す。時点t_e〜t_a′の間、第８図に示
されるように、インダクタＬ１の制御巻線WBの
両端間に発生した電圧V_WBの正の部分によつて、
スイツチング・トランジスタＱ１は順バイアスさ
れて導通する。時点t_a′でブロツキング発振器調
整器３０の上記動作順序が繰返される。

インダクタＬ１の主巻線WAの、●印の無い方
の端子に対するその両端間電圧は、出力端子３１
に発生したスイツチング電圧V_S2と、リトレー
ス・パルス電圧V_W1に共振回路４０のキヤパシタ
Ｃ５の両端間電圧V_C5を加算した値との間の差に
等しい。従つて、制御巻線WBとWCの各両端間
に適正なトランジスタ駆動電圧が確実に発生する
ようにするためには、一方の制御巻線の巻回数を
他方よりも多くしておかねばならない。

調整器制御回路２６の一実施例が第３図に示さ
れている。調整器制御回路２６に対する＋45ボル
トの直流電源線路電圧は、第２図ａのフライバツ
ク変圧器巻線Ｗ１上のタツプ端子から得られるリ
トレース・パルスV_Sを整流して得られる。ツエ
ナー・ダイオードＺ１５は基準電圧V_refを発生す
るが、またこの電圧は安定化された15ボルトの電
源線路電圧としても利用される。基準電圧V_refは
比較用トランジスタＱ５のエミツタに印加され、
整流されたリトレース電圧V_Sの一部は抵抗Ｒ１
４とＲ１８を通してこのトランジスタのベースに
印加される。比較作用によつて、或る誤差電圧
V_Eが、この比較用トランジスタＱ５のコレクタ
に結合された分圧器の抵抗Ｒ２０とＲ２２の相互
接続点に生ずる。この誤差電圧は、水平リトレー
ス・パルスV_rの振幅の所定振幅からの偏差を表
わしている。

誤差電圧V_Eは、トランジスタＱ６とＱ７とか
ら成る差動増幅器のトランジスタＱ６のベースに
印加される。トランジスタＱ７のベースは水平ラ
ンプ発生キヤパシタＣ１０に接続されている。キ
ヤパシタＣ１０は各水平トレース期間に抵抗Ｒ２
３とＲ１６を通して充電される。水平リトレー
ス・パルス電圧V_Sが同期化トランジスタＱ８の
ベースに印加され、このトランジスタはリトレー
ス期間中キヤパシタＣ１０を放電状態に保つ。

差動増幅器のトランジスタＱ６のコレクタには
パルス幅変調された制御電圧２７が発生して、第
２図ａのトランジスタＱ４によつて、ブロツキン
グ発振器調整器３０のスイツチング・トランジス
タＱ２の導通を制御する。

誤差電圧V_Eの変動は、差動増幅器のトランジ
スタＱ６の導通時間を変化させ、その結果、スイ
ツチング・トランジスタＱ２とブロツキング発振
器３０のデユーテイ・サイクルを変化させる。た
とえば、第２図ｂの負荷回路の負荷作用の減少に
よつて或いは本線に生じた入力電圧V_ioの増加に
よつて、第４図ａに破線で描かれた振幅の大きな
方の波形で示されるようにリトレース・パルス電
圧V_Sの振幅が増大すると、第４図ｂの破線波形
で示されるように誤差電圧V_Eは小さくなる。キ
ヤパシタＣ１０によつて生成される水平ランプ電
圧V_C10はこの誤差電圧V_Eとより早期に交差し、
第４図ｃの破線波形で示されるようにトランジス
タＱ６をより早期にターンオンする。トランジス
タＱ６のこの早期ターンオンは、スイツチング・
トランジスタＱ２のターンオフを早期に発生さ
せ、キヤパシタＣ５の両端間により高い平均電圧
を発生させると共にダイオードＤ１を介してより
多量の戻り電流を発生させる。従つて、制御可能
なスイツチＳ１はトレース期間中により早期に導
通状態になるが、キヤパシタＣ５両端間の平均電
圧が高いので、電流i_Lは、負荷レベルが減少した
ときまたは入力電圧V_ioが増加したときのより緩
つくりした速度で増大する。

制御回路２６は、トランジスタＱ８がランプキ
ヤパシタＣ１０の放電を始めるリトレースの開始
点に負向きの端縁を有し回路３２による負荷レベ
ルが非常に低いときリトレースの終了点の直後に
正向きの端縁を有する制御波形２７を発生する。
負荷の増大につれてこの正向きの端縁はトレース
の中心に向つて移動し、この中心では変圧器Ｔ１
の１次と２次間の電力転送が最大値に達する。こ
の点には、スイツチＳ１とＳ２の導通時間が実質
的に等しくなつたときに到達する。

スイツチＳ２がスイツチＳ１よりも長時間導通
するとブロツキング発振器３０の動作は不安定に
なる。従つて、負荷回路３２が過大な電流を要求
すると調整回路２６は範囲の制限に必要な手段を
とる。誤差電圧V_Eは、15ボルトの電源線路電圧
および抵抗Ｒ２０とＲ２６の分圧作用によつて決
まる電圧値以上に増大し得ない。従つてこの誤差
電圧V_Eはトレース中心点の直前でランプ電圧と
交差する。この制限された制御範囲のために、更
に過大負荷がかゝると＋45ボルトの供給電圧は減
少する。この大きさの減少は抵抗Ｒ１４とＲ１９
によつて制限用トランジスタＱ９のベースに結合
される。トランジスタＱ９は飽和状態に駆動され
てランプキヤパシタＣ１０に対して更に充電々流
を供給する。第４図ｂの鎖線波形で示されるよう
に、ランプ電圧V_C10は今度は正常な調整器制御回
路動作期間中よりも非常に速く上昇し、第４図ｃ
の鎖線波形で示されるように差動増幅器のトラン
ジスタＱ６はより早期にターンオンするに至る。
トランジスタＱ６の導通時間のこの大幅な短縮は
同様にスイツチング・トランジスタＱ２の導通時
間を短縮し、その結果、調整されていない入力電
圧源からリトレース共振回路５０への正味電力転
送を大幅に減少させる。

前述のように、始動および短絡回路動作状態の
期間中、ブロツキング発振器３０の自走動作を維
持するために、インダクタＬ１の制御巻線WBと
WCはスイツチング・トランジスタＱ１とＱ２の
ベースに順バイアス電圧を供給する。前に説明し
た第５図ａとｂには自走動作中のスイツチング波
形V_S2と電流波形i_Lが示されている。この第５図
ａとｂにおける時点t₁の直前に、図示されていな
い制御巻線電圧V_WBは正で、スイツチング・トラ
ンジスタＱ１を導通状態に保つに必要な順バイア
ス電圧を供給する。他方の制御巻線電圧V_WCは
（図示されていないが）負で、スイツチング・ト
ランジスタＱ２をカツト・オフ状態に保つ。

時点Ｔ〓〜T₃の間では、制御電圧V_WBは負であ
り一方制御電圧V_WCは正で、スイツチング・トラ
ンジスタＱ２をカツト・オフ状態にする。時点Ｔ
１〜T₂の間は、インダクタ電流i_Lは最初はキヤパ
シタＣ４に流入し次いでダイオードＤ２に流れ、
時点T₂〜T₃間にはこのインダクタ電流i_Lはスイ
ツチング・トランジスタＱ２を流れる。

時点T₃〜T₁′間には、制御電圧V_WBが正、制御
電圧V_WCが負であり、スイツチング・トランジス
タＱ１に対して順バイアス状態をまたスイツチン
グ・トランジスタＱ２に対しカツト・オフ状態を
生成する。時点T₃〜T₄間には、インダクタ電流
i_Lは最初キヤパシタＣ４に次いてダイオードＤ１
に流れ、また時点T₄〜Ｔ１′にはこの電流はスイ
ツチング・トランジスタＱ１に流れる。時点Ｔ
１′で、自走動作過程の繰返しが始まる。

同期化された動作時には、スイツチＳ１はリト
レース・パルス電圧の発生によつてのみターンオ
フされ、スイツチＳ２は制御電圧２７の正向きの
端縁部の発生によつてのみターンオフされる。従
つて、スイツチＳ１とＳ２の自走導通時間は、同
期化された動作期間中誤つたスイツチングが行な
われないように、それぞれ水平トレース期間に等
しいかまたはそれより長くなければならない。

前述したように、オン／オフスイツチ２３の最
初の閉路によつてブロツキング発振器３０は自走
モードで発振を開始する。スイツチング・トラン
ジスタＱ１の導通時間中エネルギーは共振リトレ
ース回路５０に転送され、回路５０は水平リトレ
ース周波数でリンキングを開始する。リトレース
回路５０中のリンギング電圧は、ダンパーダイオ
ードD_Dと水平出力トランジスタＱ１０のベー
ス・コレクタ接合によつて作られるダイオードの
同時導通によつて、大地にクランプされる。この
クランプ作用により、キヤパシタＣ１２とＣ１４
が充電されることになつてエネルギーがそれらの
中に蓄えられる。

始動期間が終了すると、共振リトレース回路５
０のリンギング電圧の大きさが増大する。このリ
ンギング電圧は、フライバツク変圧器巻線Ｗ１上
のタツプ端子によつて調整器制御回路２６に変圧
器結合される。この電圧は第３図中のダイオード
Ｄ８によつて整流される。リンギング電圧はまた
フライバツク変圧器巻線Ｗ４と整流ダイオードＤ
１７によつて＋25ボルトの電源線路にも結合され
る。この＋45ボルトおよび＋25ボルトの電源線路
電圧が正常な安定動作時の値の約３分の１に増加
すると、水平発振器３４と調整器制御回路２６は
動作を開始し、偏向発生器６０の水平出力トラン
ジスタＱ１０に対する水平周波数スイツチング信
号とブロツキング発振器３０のスイツチング・ト
ランジスタＱ２に対する制御パルスとを発生す
る。

第９図〜第１２図は、始動期間中のある選ばれ
た過程の瞬間すなわち入力電圧V_ioがその第９図
の定格安定状態値の50％になつた時点からこの入
力電圧V_ioが第１２図における安定状態値の100％
になつた時までにおける、第２図ａと第２図ｂの
安定化された偏向回路の選ばれた電圧と電流の波
形を示している。

電圧V_ioが、その安定状態値の50％未満のとき
には、ブロツキング発振器３０の自走モード動作
はリトレース共振回路５０のリンギングの影響を
受けていない。定格入力電圧V_ioの50％になると、
リトレース回路のリンギング電圧は調整器スイツ
チング・トランジスタＱ１のターンオフ時点を第
９図ｃに示されるような２番目のリギング電圧パ
ルスに同期化されるようにし、ブロツキング発振
器はその自走周波数または短絡回路周波数で動作
するようになる。

定格入力電圧V_ioの約55％では、ブロツキング
発振器３０は第１０図ａとｃに示されるように水
平偏向と充分に同期化される。入力電圧V_ioは未
だ小さいので、共振回路４０からリトレース共振
回路５０と負荷回路３２へ充分な電力は未だ転送
されない。発生したリトレース・パルス電圧V_r
の振幅は小さいので、調整器制御回路２６は第３
図の電力制限制御トランジスタＱ９が飽和導通状
態にある、半過負荷モードで動作する。トランジ
スタＱ９が導通すると、第１０図ｄに示されるよ
うな鋭い上向きの傾斜をもつた同期ランプ電圧
V_C10が生じ、スイツチング・トランジスタＱ２を
早期にターンオフする。

定格入力電圧V_ioの60％では、第１１図ｄの緩
い傾斜のランプ電圧V_C10で示されるように、電力
制限制御トランジスタＱ９は不能化される。リト
レース・パルス電圧V_rは第１１図ａに示される
ように定格値に近い値に増大している。転送され
る電力は、第１１図ｃの電圧V_S2の約50％デユー
テイ・サイクルで示されるように、スイツチン
グ・トランジスタＱ１とＱ２のほゞ等しい導通時
間により示されるように大体最大値である。

定格すなわち100％入力電圧V_ioが、第１２図
に、60ワツトの本線入力電力の場合について例示
されている。第９図および第１１図の場合とは対
照的に第１２図ｄの誤差電圧V_Eは100％の入力電
圧V_ioのときに一層低く、そのためスイツチン
グ・トランジスタＱ１の導通時間は長くまたスイ
ツチング・トランジスタＱ２の導通時間は短くな
つている。

前述したように、始動期間中、リトレース共振
回路５０によつてリンギング電圧が発生する。こ
の期間中、水平出力トランジスタＱ１０は、若し
リンギング電圧がそのコレクタ電圧に現われたと
きに飽和状態に駆動されると、破壊される可能性
がある。その様な事態の発生を阻止するために、
フライバツク変圧器巻線Ｗ３が抵抗Ｒ３５とダイ
オードＤ１６を介して水平駆動トランジスタＱ１
１のベースに接続されている。始動期間中のリン
ギングのような、巻線Ｗ３の両端間に生じた正の
電圧は、すべて水平駆動トランジスタＱ１１を飽
和導通状態に順バイアスして、水平出力トランジ
スタＱ１０をカツトオフ状態に維持する。巻線Ｗ
３、抵抗Ｒ３５およびダイオードＤ１６は、ま
た、水平発振器３４の故障期間や映像管のアーク
発生期間のような故障状態にある期間に水平出力
トランジスタＱ１０を保護する。

第１３図には、米国ニユージヤージ洲サマービ
ルのアールシーエー社製のRCA339のような、カ
ツド（QUAD）比較器集積回路UIA〜UIDを使
用した調整器制御回路２６のまた別の例が示され
ている。第３図と第１３図に示された調整器制御
回路の違いは、第３図の回路がリトレース・パル
ス電圧V_Sのピーク振幅の変化に応動するに対し、
第１３図の回路はリトレース電圧の平均振幅に応
動する点である。

第１３図の調整器制御回路２６の動作は次の通
りである。第１４図ａの水平リトレース・パルス
はダイオードＤ３、抵抗Ｒ２〜Ｒ６およびキヤパ
シタＣ２によつて積分される。キヤパシタＣ２の
両端間には誤差ランプ電圧８１が発生する。この
誤差ランプ電圧８１は、誤差電圧増幅比較器
UIA中において基準電圧レベルV_REFと比較され
る。基準電圧レベルV_REFは、抵抗Ｒ７、キヤパシ
タＣ３およびキヤパシタＣ３を放電させるラン
プ・スイツチ比較器UIBによつて生成される基準
ランプ電圧８３を、抵抗Ｒ８とキヤパシタＣ４で
積分することによつて得られる。

第１４図ｂには、第２図ａおよび第２図ｂのフ
ライバツク変圧器Ｔ１の高電力負荷時および低電
力負荷時における、誤差電圧増幅器UIAのピン
６と７における信号波形が示されている。第１４
図ｃは、高負荷時および低負荷時における増幅器
UIAのピン１の出力パルスを示している。

増幅された誤差電圧V_Eは、誤差電圧増幅器
UIAの出力パルスを抵抗Ｒ１２とキヤパシタＣ
６により積分して得られる。この増幅された誤差
電圧V_Eは次に、第１４図ｄに示されたように、
出力パルス発生器比較器UIC中で誤差ランプ電圧
８３と比較される。この比較によつて、第１３図
のパルス幅変調された制御パルス２７′または第
２図ａのパルス２７が生じ、スイツチング・トラ
ンジスタＱ２の導通を制御する。

ブロツキング発振器３０の不安定動作を除くた
めに、第１３図の調整器制御回路２６は、制御パ
ルス２７′の正向きの端縁の発生が水平偏向サイ
クルのトレース期間の中心点を越えて遅れること
ができないように、制御範囲の制限を行なう。第
１３図の比較器UIDがこの制限作用を行なう。比
較器UIDは誤差ランプ電圧８１を増幅された誤差
電圧V_Eと比較する。正常な動作期間中、増幅さ
れた誤差電圧V_Eの範囲は第１４図ｂに示される
如く誤差ランプ電圧８１の範囲よりも下で、この
範囲を通じて比較器UIDをカツトオフ状態にして
いる。

過負荷期間中は、リトレース・パルス電圧V_r
とV_Sの振幅は大幅に減少するが消滅はせず、誤
差ランプ電圧８１は第１５図ｂに示されるように
なお基準電圧レベルV_REFと交差する。しかし、第
１３図の回路中へ範囲制限比較器を設ける手段が
施されていなければ、誤差電圧増幅器UIAのピ
ン１に生ずる出力パルスは第１５図ｃの破線波形
にならう。このパルスは、偏向サイクル中は比較
的長時間にわたつて高状態にあつて、比較的大き
な誤差電圧V_E1を生成することになる。

第１５図ｄに示されるような、出力パルス発生
器UICによる電圧V_E1と誤差ランプ電圧８３の比
較により、第１５図ｅの破線制御パルス２７′が
発生する。破線パルス２７′の正向きの端縁は水
平トレースの中心点を越えて遅らされ、この過負
荷期間中、第２図ｂのリトレース共振回路５０と
負荷回路３２へ過量の電力の転送が行なわれるこ
とになる。

その様な状態になることを防ぐために、誤差電
圧V_Eが範囲制限器UIDの負入力端子に印加され、
一方誤差ランプ電圧８１が正の入力端子へ印加さ
れる。過負荷期間中、この誤差電圧は誤差ランプ
電圧８１と交差するに充分な第１５図ｂの大きさ
V_E1′を有し、この誤差電圧V_E1′が誤差ランプ電圧
８１よりも大きい限りUIDのピン１４に低出力レ
ベルを生じさせる。

UIAとUIDの出力同士は論理的に合成されて第
１５図ｃの実線パルス電圧を生成する。この電圧
は第１４図ｃの破線パルスの平均値よりも大幅に
低い平均値V₁′を有し、前述した低い誤差電圧V_E
₁′を生成する。

この低い誤差電圧V_E1′を第１５図ｄに示される
基準ランプ電圧８３と比較すると、第１５図ｅの
実線で示す制御パルス波形２７′が生じ、この波
形２７′は、過負荷期間中制御範囲の制限を行な
うのに必要な、トレースの中心点の直前に生ずる
正向きの端縁を持つている。更に大幅に負荷が増
大すると、UIAのピン１には低状態がより長期
に及ぶ電圧波形パルスが生ずる。その結果、波形
２７′の正向きの端縁はトレース期間の始点へ向
つて更に後方へ変位させられる。

誤差電圧増幅器UIAのピン７を、抵抗Ｒ９を
介して範囲制限器UIDのピン８へ接続することに
より、範囲制限器UIDの動作には僅かにヒステリ
シス特性が与えられる。このヒステリシス特性は
範囲制限器UIDの動作を安定化させるものであ
る。

回路の短絡期間中、非常な過負荷期間中、また
は第２図ａのオン／オフスイツチ２３が開かれて
テレビジヨン受像機がターンオフされる期間中に
発生する可能性がある、リトレース・パルス電圧
V_rとV_Sの減少時には、第１３図の制限器ダイオ
ードＤ４は導通して積分された基準電圧V_REFのレ
ベルを急速に低下させる。この電圧レベルV_REFの
低下はテレビジヨン受像機を電圧の過大な振れに
よる損傷から保護する。

誤差電圧増幅器UIAの利得は誤差ランプ電圧
８１の振幅に依存し、この振幅が小さくなる程利
得は高くなる。可変抵抗Ｒ５は誤差ランプ電圧８
１の直流レベルを変位させて、リトレース・パル
ス電圧V_rの振幅の調整制御を行なう。

第２図ａと第２図ｂの回路に使用し得る選ばれ
た磁気素子について次に説明する。

Ｌ１：磁心フイリツプスＵ−U25／20／13、材
料3C8または同等物空隙各脚１mm WA 巻回数168回、３mmＨ WB 巻回数７回、 WC 巻回数 10回、各巻線の線材は径0.6mmの銅線、 T1：磁心シーメンスU47、材料N27または同
等物空隙各脚0.1mm 10ボルト／巻回 W1 巻回数120回、タツプ６巻回目 W2 巻回数 92回、 W3 巻回数６回、 W4 巻回数 21回、各巻線の線材は径0.5mmの銅線、１次と２次間の耐圧4000ボルト。

【図面の簡単な説明】

第１図ａと第１図ｂはこの発明を実施した安定
化された偏向回路の２つの実施例をそれぞれ示す
簡略回路図、第２図ａと第２図ｂはこの発明を実
施した安定化された偏向回範の一実施例の詳細な
回路図、第３図は第２図ａおよび第２図ｂの回路
用の調整器制御回路の一例回路図、第４図は第３
図の調整器制御回路の動作に関連する波形を示す
図、第５図乃至第１２図は第１図ａ、第１図ｂ、
第２図ａおよび第２図ｂに示す回路の動作に関連
する波形を示す図、第１３図は第２図ａと第２図
ｂの回路に用いる調整器制御回路のまた別の実施
例の回路図、第１４図および第１５図は第１３図
の回路の動作に関連する波形を示す図である。 L_H…偏向巻線、２４…電圧源、２６…制御手
段（調整器制御回路）、３０…ブロツキング発振
器、５０…共振リトレース回路、CR…リトレー
ス・キヤパシタンス、６０…偏向発生器、Ｌ１，
Ｃ５…第２の共振回路（インダクタＬ１、キヤパ
シタＣ５）、Ｓ１，Ｓ２…スイツチング手段。

Claims

【特許請求の範囲】１偏向巻線と、上記偏向巻線に結合されかつ偏
向周波数信号に応動するトレーススイツチと上記
偏向巻線に結合されてこの巻線と共に共振リトレ
ース回路を形成するリトレース・キヤパシタンス
とを含み偏向サイクル中上記巻線中に走査電流を
発生させる偏向発生器と、フライバツク変圧器
と、電圧源と、各偏向サイクルの第１の期間中上
記フライバツク変圧器の第１の巻線を上記電圧源
に結合するスイツチング手段と、上記共振リトレ
ース回路に結合され各偏向サイクルの第２の期間
中リトレース・パルス電圧を発生する上記フライ
バツク変圧器の第２の巻線と、上記共振リトレー
ス回路と動作上共働する第２の共振回路を形成
し、上記電圧源から上記フライバツク変圧器を介
して上記共振リトレース回路にエネルギーを転送
する手段と、上記偏向発生器と上記スイツチング
手段とに結合され上記スイツチング手段の導通時
点を制御して上記電圧源と上記共振リトレース回
路間のエネルギーの転送を調整する制御手段とを
具備し、上記スイツチング手段は、始動期間中自走発振
を行なつて、上記トレーススイツチが上記共振リ
トレース回路で発生したリンギング・パルス電圧
を受けるように、上記電圧源と共振リトレース回
路との間で始動エネルギーの転送を行なうように
構成されており、更に上記リンギング・パルス電圧の存在すると
き上記トレーススイツチに対する正常な駆動を不
動化して上記トレーススイツチをオフ状態に維持
する手段を具えて成る、安定化偏向回路。