JPH0342411B2 - - Google Patents
Info
- Publication number
- JPH0342411B2 JPH0342411B2 JP58077295A JP7729583A JPH0342411B2 JP H0342411 B2 JPH0342411 B2 JP H0342411B2 JP 58077295 A JP58077295 A JP 58077295A JP 7729583 A JP7729583 A JP 7729583A JP H0342411 B2 JPH0342411 B2 JP H0342411B2
- Authority
- JP
- Japan
- Prior art keywords
- combination
- combination pattern
- weighing
- measurement value
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01G—WEIGHING
- G01G19/00—Weighing apparatus or methods adapted for special purposes not provided for in the preceding groups
- G01G19/387—Weighing apparatus or methods adapted for special purposes not provided for in the preceding groups for combinatorial weighing, i.e. selecting a combination of articles whose total weight or number is closest to a desired value
- G01G19/393—Weighing apparatus or methods adapted for special purposes not provided for in the preceding groups for combinatorial weighing, i.e. selecting a combination of articles whose total weight or number is closest to a desired value using two or more weighing units
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Weight Measurement For Supplying Or Discharging Of Specified Amounts Of Material (AREA)
Description
【発明の詳細な説明】
この発明は、菓子、果物、野菜などのように
個々の重量にバラツキのある被計量物(以下、塊
状物と記す)を、ほぼ一定重量となるように、複
数個ひとまとめにして袋詰めなどを行なう際に使
用される組合せ計量機の組合せ選定装置に関す
る。DETAILED DESCRIPTION OF THE INVENTION The present invention is capable of weighing a plurality of objects (hereinafter referred to as lump objects) whose individual weights vary, such as confectionery, fruits, vegetables, etc., so that the weight is approximately constant. The present invention relates to a combination selection device for a combination weighing machine used when bulking items into bags.
個々の重量にバラツキのある塊状物を、設定重
量分だけひとまためにしようとしても、設定重量
との間に誤差が生じる。このため、常にできるだ
け設定重量との誤差を少なくしてひとまとめにす
るためのものとして、従来より組合せ計量機が用
いられている。 Even if an attempt is made to group lumps whose individual weights vary by a set weight, an error will occur between the set weight and the set weight. For this reason, a combination weighing machine has conventionally been used to always reduce the error from the set weight as much as possible and group the weights together.
即ち組合せ計量機では、第1図に示すように複
数の計量ホツパ11〜1oに複数の塊状物を順次供
給し、各計量のホツパ11〜1oごとに設けた計量
器21〜2oによつて、収容された複数の塊状物を
それぞれ計量し、各計量器21〜2oの計量値を演
算器3に入力してすべての組合せごとの組合せ重
量を演算し、演算によつて得られたすべての組合
せ重量のうちの設定重量との差が最も小となる計
量ホツパの組合せを設定する。そして、このよう
にして設定された組合せの複数の計量ホツパ内の
塊状物を集合シユートなどに排出してひとまとめ
にする。 That is, in the combination weighing machine, as shown in FIG. 1, a plurality of lumps are sequentially supplied to a plurality of weighing hoppers 1 1 to 1 o , and a measuring device 2 1 to 2 provided for each weighing hopper 1 1 to 1 o is used. 2 o , weigh each of the plurality of lumps accommodated, input the measured values of each measuring device 2 1 to 2 o to the calculator 3, calculate the combined weight for every combination, and perform the calculation. Of all the combined weights thus obtained, the combination of weighing hoppers that has the smallest difference from the set weight is set. Then, the lumps in the plurality of weighing hoppers in the combination set in this way are discharged into a collection chute or the like and collected.
しかして、従来のこの種の組合せ計量機では1
個の演算器によつてすべての組合せ演算を行なう
ため、ホツパの数が多い場合には組合せ数が極め
て大であるので演算時間が長くなる欠点があつ
た。 However, with this type of conventional combination weighing machine, 1
Since all combinational calculations are performed by a single computing unit, when there are many hoppers, the number of combinations becomes extremely large, resulting in a disadvantage that the calculation time becomes long.
本発明は上記の欠点を改め短時間で組合せ選定
ができるようにした組合せ選定装置を提供するこ
とを目的としている。 SUMMARY OF THE INVENTION An object of the present invention is to provide a combination selection device that overcomes the above-mentioned drawbacks and can select combinations in a short time.
以下図面に従つて本発明の一実施例を説明す
る。 An embodiment of the present invention will be described below with reference to the drawings.
第2図は本発明の一実施例を示す概略構成図で
ある。同図中、4は計量値記憶回路であつて、N
個の各計量ホツパ11〜1o内の被計量物の重量を
計量する各計量器21〜2oからの各計量値信号G1
〜Goをそれぞれ一時記憶するためのN個の記憶
素子41〜4oを備えている。 FIG. 2 is a schematic configuration diagram showing an embodiment of the present invention. In the figure, 4 is a measured value storage circuit, and N
Each weighing value signal G 1 from each weighing device 2 1 to 2 o that measures the weight of the object to be weighed in each weighing hopper 1 1 to 1 o
It is provided with N storage elements 4 1 to 4 o for temporarily storing ~G o , respectively.
5は異なる組合せパターンを順次発生する組合
せパターン発生回路であり、N−1(即ち、N−
MでM=1の場合)ビツトの2進数を発生するカ
ウンタ6を備えている。 5 is a combination pattern generation circuit that sequentially generates different combination patterns, N-1 (i.e., N-
(M and M=1) is provided with a counter 6 for generating a binary number of bits.
カウンタ6の各ビツトの可変パターン出力は2
つのゲループに並列に分けられて第1のグループ
には“0”の固定ビツト信号が常時出力される信
号線7aが最下位につけ加えられNビツトの組合
せパターン信号線8aが構成されている。第2の
グループには“1”の固定ビツト信号が常時出力
される信号線7bが同じく最下位につけ加えられ
Nビツトの組合せパターン信号線8bが構成され
ている。 The variable pattern output of each bit of counter 6 is 2
The first group is divided into two group loops in parallel, and a signal line 7a to which a fixed bit signal of "0" is always output is added at the lowest position to form an N-bit combination pattern signal line 8a. In the second group, a signal line 7b to which a fixed bit signal of "1" is always outputted is also added at the lowest position to form an N-bit combination pattern signal line 8b.
第3図はカウンタ6の発生するN−1ビツトの
2進数に対応して第1のグループのNビツトの組
合せパターン信号線8aと第2のグループのNビ
ツトの組合せパターン信号線8bが変化する例を
示している。 FIG. 3 shows that the first group of N-bit combination pattern signal lines 8a and the second group of N-bit combination pattern signal lines 8b change in response to the N-1 bit binary number generated by the counter 6. An example is shown.
例えばカウンタ6のN−1ビツトからなる0の
2進数に対応して組合せパターン信号線8a,8
bはそれぞれNビツトからなる0、1の2進数を
発生し、カウンタ6のN−1ビツトからなる1の
2進数に対応して組合せパターン信号線8a,8
bはそれぞれNビツトからなる2、3の2進数を
発生し、以下同様にカウンタ6の出力が1つ増す
ごとに2進数64、5、……と二つの組合せパター
ン信号線五8a,8bに振り分けた値を発生す
る。即ちカウンタ6の2進数とすると、組合せパ
ターン信号線8aは2P、組合せパターン信号線
8bは2P+1の2進数を発生する。 For example, in response to a binary number of 0 consisting of N-1 bits of the counter 6, the combination pattern signal lines 8a, 8
b generates binary numbers 0 and 1 each consisting of N bits, and corresponding to the binary number 1 consisting of N-1 bits of the counter 6, the combination pattern signal lines 8a and 8
b generates binary numbers 2 and 3 each consisting of N bits, and similarly, each time the output of the counter 6 increases by one, the binary numbers 64, 5, etc. are generated on the two combination pattern signal lines 58a and 8b. Generates the assigned value. That is, assuming the binary number of the counter 6, the combination pattern signal line 8a generates a binary number of 2P, and the combination pattern signal line 8b generates a binary number of 2P+1.
9a,9bは組合せパターン発生回路5から出
ている組合せパターン信号線8a,8bがそれぞ
れ発生する組合せパターン信号を受けて、Nビツ
トの組合せパターン信号の“1”になつている各
ビツトに対応した記憶素子41〜4oに記憶された
計量値G1〜Goを選択通過させる計量値選択器で
ある。 9a and 9b correspond to each bit that is set to "1" of the N-bit combination pattern signal when the combination pattern signal lines 8a and 8b output from the combination pattern generation circuit 5 receive the combination pattern signal respectively generated. This is a metric value selector that selectively passes the metric values G 1 to G o stored in the storage elements 4 1 to 4 o .
10は目標重量設定器、11a,11bは記憶
素子41〜4oに記憶された計量値G1〜Goを、組
合せパターン発生回路5の発生する組合せパター
ンごとに計量値選択器9a,9bによつて選択さ
れる組合せで演算し、目標重量選定器10に設定
された目標重量に最も近い組合重量及び組合せパ
ターンを記憶する演算器である。 Reference numeral 10 indicates a target weight setter, and reference numerals 11a and 11b refer to measurement value selectors 9a and 9b for selecting the weighing values G 1 to G o stored in the storage elements 4 1 to 4 o for each combination pattern generated by the combination pattern generation circuit 5. This is a computing unit that calculates the combinations selected by and stores the combination weight and combination pattern that are closest to the target weight set in the target weight selector 10.
12は演算器11a,11bに記憶された組合
せ重量を比較しても最も目標重量に近い組合せ重
量を選び、その組合せパターンを出力する総合演
算器である。 Reference numeral 12 denotes a general calculator which selects the combination weight closest to the target weight by comparing the combined weights stored in the calculators 11a and 11b, and outputs the combination pattern.
次に上記実施例による組合せ選別装置の動作を
説明する。 Next, the operation of the combination sorting device according to the above embodiment will be explained.
まず目標重量設定器10に目標重量値を設定す
る。続いてN個の計量ホツパ11〜1oに被計量物
を供給する。各計量ホツパ11〜1oごとに設けら
れた計量器21〜2oからはそれぞれ計量値信号G1
〜Goが出力され計量値記憶回路4の記憶素子41
〜4oにそれぞれ記憶される。そして各計量値G1
〜Goは計量値選択器9,9bに並列に入力され
る。 First, a target weight value is set in the target weight setting device 10. Subsequently, the objects to be weighed are supplied to the N weighing hoppers 1 1 to 1 o . A weighing value signal G 1 is sent from each measuring device 2 1 to 2 o provided for each weighing hopper 1 1 to 1 o .
~G o is output and the memory element 4 of the measured value memory circuit 4 1
~4 o respectively. and each measurement value G 1
~G o are input in parallel to the measurement value selectors 9 and 9b.
一方カウンタ6がN−1ビツトの2進数を0、
1、2、……と順次出力すると、組合せパターン
発生器5から組合せパターン信号線8a,8bを
通してNビツトの組合せパターン信号をそれぞれ
計量値選択器9a,9bに出力する。 On the other hand, counter 6 converts the N-1 bit binary number to 0,
1, 2, . . . , the combination pattern generator 5 outputs N-bit combination pattern signals to the measured value selectors 9a, 9b through the combination pattern signal lines 8a, 8b, respectively.
計量値選択器9a,9bはそれぞれ組合せパタ
ーン発生回路5からのNビツトの組合せパターン
信号の“1”になつているビツトに該当する記憶
素子の計量値をそれぞれ演算器11a,11bに
選択通過させる。 The measured value selectors 9a and 9b selectively pass the measured values of the storage elements corresponding to the bits set to "1" in the N-bit combination pattern signal from the combination pattern generation circuit 5 to the respective calculation units 11a and 11b. .
即ち、第3図に示すようにカウンタ6の出力が
例えば2進数の1(0……0001)の場合には、組
合せパターン発生回路5の出力信号0……0010に
基づいて、演算器11aには計量値G2のみ入力
し、演算結果G2が得られ、演算器11bには組
合せパターン発生器5の出力信号0……0011に基
づいて計量値G1、G2が入力して演算結果G1+G2
が得られる。 That is, as shown in FIG. 3, when the output of the counter 6 is, for example, a binary number 1 (0...0001), based on the output signal 0...0010 of the combination pattern generation circuit 5, the output signal is sent to the arithmetic unit 11a. inputs only the measured value G 2 and obtains the calculation result G 2 , and the measured values G 1 and G 2 are input to the calculation unit 11b based on the output signal 0...0011 of the combination pattern generator 5 and calculates the calculation result. G 1 + G 2
is obtained.
各演算器11a,11bでは、カウンタ6から
出力される2進数が0からカウントアツプして
2n/2になるまでこの2進数に対応して組合せパ
ターンで組合せ重量が並列に順次演算されると共
に、目標重量設定器10から入力する目標重量に
最も近い組合せ重量及び組合せパターンが更新記
憶される。 In each arithmetic unit 11a, 11b, the binary number output from the counter 6 is counted up from 0.
The combined weight is sequentially calculated in parallel in a combination pattern corresponding to this binary number until it reaches 2 n /2, and the combined weight and combination pattern closest to the target weight input from the target weight setting device 10 are updated and stored. Ru.
カウンタ6が0から始まつて2n/2までカウン
トし終ると、総合演算器12は演算器11a,1
1bにそれぞれ記憶された2種の組合せ重量を比
較し、最も目標重量に近い組合せ重量となる組合
せパターンを出力する。そして、この組合せパタ
ーンに該当する計量ホツパを開放してひとまとめ
に集合する。 When the counter 6 starts from 0 and finishes counting up to 2 n /2, the general arithmetic unit 12
The two types of combination weights respectively stored in 1b are compared, and the combination pattern that provides the combination weight closest to the target weight is output. Then, the weighing hoppers corresponding to this combination pattern are opened and the weighing hoppers are gathered together.
このように2つの組合せパターンのグループに
基づいて2つの演算器11a,11bでそれぞれ
並行して演算を行なうので演算速度は従来の場合
の1/2に短縮される。 In this way, since the two arithmetic units 11a and 11b perform calculations in parallel based on the two groups of combination patterns, the calculation speed is reduced to half that of the conventional case.
なお、上記実施例では2列の計量値選択器及び
演算器で並列に処理を行なうが、複数であればそ
の数は任意であり、演算器がR個有れば演算時間
は1/Rに短縮される。 Note that in the above embodiment, processing is performed in parallel using two columns of weighing value selectors and arithmetic units, but the number is arbitrary as long as there are more than one, and if there are R arithmetic units, the calculation time will be reduced to 1/R. be shortened.
例えば4列の演算器を用いる場合(即ちM=2
の場合)は、第4図に示すように組合せパターン
発生回路5のカウンタ6はN−2ビツトの2進数
を発生させ、第1のグループには“00”の固定ビ
ツト信号が常時出力される信号線13a,13b
が最下位にてけ加えられ、Nビツトの組合せパタ
ーン信号線8aを構成し、第2グループには、
“01”の固定ビツト信号が常時出力される信号線
13a,13bがつけ加えられ、組合せパターン
信号線8bを構成し、第3のグループには“10”
が出力される信号線13e,13fがつけ加えら
れ、組合せパターン信号線8cを構成し、第4の
グループには“11”が出力される信号線13g,
13hがつけ加えられ組合せパターン信号線8d
を構成する。 For example, when using 4 columns of arithmetic units (i.e. M=2
), as shown in FIG. 4, the counter 6 of the combination pattern generation circuit 5 generates an N-2 bit binary number, and a fixed bit signal of "00" is always output to the first group. Signal lines 13a, 13b
is added at the lowest position to form an N-bit combination pattern signal line 8a, and the second group includes:
Signal lines 13a and 13b to which a fixed bit signal of "01" is always output are added to constitute a combination pattern signal line 8b, and the third group has "10"
Signal lines 13e and 13f that output "11" are added to form a combination pattern signal line 8c, and the fourth group includes signal lines 13g, 13f that output "11".
13h is added and the combination pattern signal line 8d
Configure.
従つて第5図に示すようにカウンタ6の出力が
例えば2進数の0(0……00)の場合には、組合
せパターン信号線8a,8b,8c,8dはそれ
ぞれ0、1、2、3のNビツトの2進数を出力す
る。 Therefore, as shown in FIG. 5, when the output of the counter 6 is, for example, a binary 0 (0...00), the combination pattern signal lines 8a, 8b, 8c, and 8d are 0, 1, 2, and 3, respectively. Outputs an N-bit binary number.
そして、この4つのグループの組合せパターン
を4個の計量値選択器にそれぞれ入力し、4個の
演算器で並行して最適組合せパターンを選別する
処理を行なうことができる。 Then, the four groups of combination patterns are respectively input to the four metric value selectors, and the four arithmetic units can perform a process of selecting the optimal combination pattern in parallel.
なお、上記実施例では演算器11a,11bで
各計量値を加算しているが、逆に目標重量値から
各計量値を減算し最も零に近くなる組合せパター
ンを得るようにしてもよい。 In the above embodiment, the calculation units 11a and 11b add each weighed value, but conversely, each weighed value may be subtracted from the target weight value to obtain a combination pattern that is closest to zero.
また前記実施例では、計量器に直結した計量ホ
ツパに収容された被計量物の計量値を組合せてい
たが、計量ホツパで計量された被計量物をメモリ
ホツパに排出収容して計量ホツパでは次の被計量
物を計量するようにした場合には計量ホツパ及び
メモリホツパの両者から組合せを選ぶようにする
こともできる。 Furthermore, in the above embodiment, the weighing values of the objects to be weighed stored in the weighing hopper directly connected to the weighing instrument were combined, but the weighing objects weighed in the weighing hopper are discharged and stored in the memory hopper, and the weighing hopper performs the following calculations. If the object to be weighed is to be weighed, a combination may be selected from both the weighing hopper and the memory hopper.
以上のように、本発明の組合せ計量機の組合せ
選定装置は、カウンタから出力されるN−Mビツ
トの可変パターンに、Mビツトの異なる固定パタ
ーンを加えた複数組のNビツトの組合せパターン
に対応した組合せ演算を、それぞれの演算器で並
行して行なうように構成されているため、組合せ
演算時間を大幅に短縮することができる。 As described above, the combination selection device of the combination weighing machine of the present invention is compatible with multiple sets of N-bit combination patterns in which different M-bit fixed patterns are added to the N-M bit variable pattern output from the counter. Since the combined calculations are performed in parallel by the respective calculation units, the combination calculation time can be significantly reduced.
第1図は従来の組合せ計量機を示す概略構成
図、第2図は本発明の一実施例を示す概略構成
図、第3図はカウンタと組合せパターン信号線の
関係を示す説明図、第4図は組合せパターン発生
回路の他の実施例を示す構成図、第5図は組合せ
パターン発生回路の他の実施例におけるカウンタ
と組合せパターン信号線の関係を示す説明図であ
る。
11〜1o……計量ホツパ、21〜2o……計量
器、3……演算器、4…計量値記憶回路、41〜
4o……記憶素子、5……組合せパターン発生回
路、6……カウンタ、7a,7b……信号線、8
a,8b,8c,8d……組合せパターン信号
線、9a,9b……計量値選択器、10……目標
重量設定器、11a,11b……演算器、12…
…総合演算器、13a〜13h……信号線。
FIG. 1 is a schematic configuration diagram showing a conventional combination weighing machine, FIG. 2 is a schematic configuration diagram showing an embodiment of the present invention, FIG. 3 is an explanatory diagram showing the relationship between a counter and a combination pattern signal line, and FIG. This figure is a block diagram showing another embodiment of the combination pattern generation circuit, and FIG. 5 is an explanatory diagram showing the relationship between the counter and the combination pattern signal line in another embodiment of the combination pattern generation circuit. 1 1 - 1 o ... Weighing hopper, 2 1 - 2 o ... Measuring instrument, 3 ... Arithmetic unit, 4 ... Measurement value storage circuit, 4 1 -
4 o ... Memory element, 5... Combination pattern generation circuit, 6... Counter, 7a, 7b... Signal line, 8
a, 8b, 8c, 8d...Combination pattern signal line, 9a, 9b...Measurement value selector, 10...Target weight setter, 11a, 11b...Calculator, 12...
...Comprehensive arithmetic unit, 13a to 13h...Signal line.
Claims (1)
値をそれぞれ記憶する計量値記憶回路と、 同一カウンタから出力されるN−Mビツト(N
>M>0)の可変パターンに、Mビツトの異なる
固定パターンをそれぞれ加えた複数組のNビツト
の組合せパターン信号を、ほぼ同時に発生する組
合せパターン発生器と、 前記組合せパターン発生器からの複数組の組合
せパターン信号をそれぞれ受領し、前記計量値記
憶回路に記憶された計量値から、前記受領した組
合せパターン信号に対応する計量値をそれぞれ選
択出力する複数の計量値選択器と、 前記複数の計量値選択器にそれぞれ対応して設
けられ、各計量値選択器によつて選択された各計
量値の組合せ演算を、並行して行なう複数の演算
器とを具備する組合せ計量機の組合せ選定装置。[Claims] 1 A weighing value storage circuit that stores weighed values of objects to be weighed supplied to N hoppers, and N-M bits (N
A combination pattern generator that almost simultaneously generates a plurality of sets of N-bit combination pattern signals obtained by adding different M-bit fixed patterns to a variable pattern of M>0), and a plurality of sets from the combination pattern generator. a plurality of measurement value selectors each receiving a combination pattern signal and selectively outputting a measurement value corresponding to the received combination pattern signal from the measurement values stored in the measurement value storage circuit; A combination selection device for a combination weighing machine, comprising a plurality of computing units that are respectively provided corresponding to the value selectors and perform combination calculations of each measurement value selected by each measurement value selector in parallel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7729583A JPS59202029A (en) | 1983-04-30 | 1983-04-30 | Combination selecting device of combined weighing machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7729583A JPS59202029A (en) | 1983-04-30 | 1983-04-30 | Combination selecting device of combined weighing machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59202029A JPS59202029A (en) | 1984-11-15 |
| JPH0342411B2 true JPH0342411B2 (en) | 1991-06-27 |
Family
ID=13629891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7729583A Granted JPS59202029A (en) | 1983-04-30 | 1983-04-30 | Combination selecting device of combined weighing machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59202029A (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141517A (en) * | 1981-02-25 | 1982-09-01 | Ishida Scales Mfg Co Ltd | Method and device for combined weighing or counting |
-
1983
- 1983-04-30 JP JP7729583A patent/JPS59202029A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59202029A (en) | 1984-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4360070A (en) | Combination weighing device selecting desired weight and number of articles | |
| US4137568A (en) | Circuit for establishing the average value of a number of input values | |
| JPS58108412A (en) | Combination weighing method | |
| US4491189A (en) | Combinatorial weighing method and apparatus | |
| JPH0763599A (en) | Combination weighing or counting method and combination weighing or counting device | |
| JP2678169B2 (en) | Combination weighing device by weight rank | |
| JP2645391B2 (en) | Combination weighing device | |
| JPH0342411B2 (en) | ||
| JPS59170728A (en) | Combinational metering system | |
| JPH0342410B2 (en) | ||
| FI59669C (en) | REGLERINGSSYSTEM FOER EN RAEKNEVAOG | |
| JPH0543976B2 (en) | ||
| JPH0585012B2 (en) | ||
| JPH0525051B2 (en) | ||
| JPH0158450B2 (en) | ||
| JPS61189419A (en) | Combination measuring instrument | |
| JPH0658246B2 (en) | Combination weighing device | |
| JPS60127420A (en) | Combination counting method | |
| JPH0531464A (en) | Weight sorter | |
| JPS6018724A (en) | Combined measuring method using a plurality of processing device | |
| JPH0663814B2 (en) | Automatic weighing machine | |
| US3925649A (en) | Electronic computer for the static recognition of the divisibility, and the division of, numbers divisible by three, six and nine | |
| JP4140156B2 (en) | Address generating circuit, address generating device and address generating method | |
| SU993269A1 (en) | Device for simulating problems of loading equipment | |
| JPS6329215Y2 (en) |