Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0342430B2 - - Google Patents
[go: Go Back, main page]

JPH0342430B2 - - Google Patents

Info

Publication number
JPH0342430B2
JPH0342430B2 JP58064641A JP6464183A JPH0342430B2 JP H0342430 B2 JPH0342430 B2 JP H0342430B2 JP 58064641 A JP58064641 A JP 58064641A JP 6464183 A JP6464183 A JP 6464183A JP H0342430 B2 JPH0342430 B2 JP H0342430B2
Authority
JP
Japan
Prior art keywords
signal
test
signals
operator
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58064641A
Other languages
English (en)
Other versions
JPS58190784A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of JPS58190784A publication Critical patent/JPS58190784A/ja
Publication of JPH0342430B2 publication Critical patent/JPH0342430B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912Tester/user interface
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/32Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/321Display for diagnostics, e.g. diagnostic result display, self-test user interface
    • G06F11/322Display of waveforms, e.g. of logic analysers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔発明の分野〕 この発明は複数の信号を発生する装置の監視方
法に関する。
〔従来技術〕 マイクロプロセツサで制御された複写機等の複
雑なデジタル電子装置に於ける断続的な故障は、
発見して修理するのが非常に困難である。何故な
らば、故障は時たまにしか発生せず、修理する者
は単に1つの故障を観察する為に非常に長い時間
にわたつて多数のポイントを観察しなければなら
ず、故障の修理は観察の繰り返しを必要とする。
標準的な陰極線オシロスコープは単に数ポイント
を一時的に観察し、後での解析の為に観察された
現象を記録することはない。チヤート・レコーダ
は、複雑なデジタル装置においては一般に観察さ
れない比較的遅い信号の記録を紙上に作るだけで
ある。
ロジツク・アナライザは、多くのポイントを同
時に観察し、予め特定された故障が発生した時に
のみそれらのポイントに於ける信号を表示するこ
とにより修理を簡単にする。「コンピユータデザ
イン(Computer Design)」1981年3月の記事
“Logic Analyzrs SimpIrfy Systems
Integration Tasks”の119〜126ページに、被試
験装置の観測ポイントに於て特定のアドレス範囲
内又は時間間隔内で信号が発生した時にのみこれ
らの信号を表示することが記載されている。1974
年8月20日に発行された米国特許第381149号に
は、被試験システムから受信されたデータが記録
される条件(即ち、試験データを記録する為又は
その時点から試験データの記録を開始する為の試
験データとプリセツトされたデータとの間の一
致)を予め選択することが記載されている。1975
年12月16日に発行された米国特許第3927310号に
は、予め選択されたタイミング信号が生じた時、
表示装置をストローブ(strobe)させる回路が開
示されている。1976年8月24日に発行された米国
特許第3976864号には、被試験装置内のデータ条
件とこれと比較される予め選択されたパターン及
びクオリフアイアとが一致するとパルスがデー
タ・サイン発生器をスタート及び停止することが
記載されている。1974月6月18日発行された米国
特許第3818201号に記載された装置は、サンプル
された信号と外部キーとの間の所定の一致を検出
する時、サンプルされた信号の表示を固定する。
従来の技術に於ては、被試験デジタル装置の多
数の試験ポイントに於て発生する信号の所定の条
件と一致する選択された部分を繰り返し表示する
方法はなかつた。
〔発明の概要〕
この発明の監視方法は、試験装置内の選択され
た試験ポイントに於る信号を監視する。オペレー
タは、これら選択された試験ポイントに於る全て
の信号を表示する為の期間即ち“窓”を定義する
信号の組を特定し、試験ポイントに於る窓の期間
内の信号を直に又は後の検査に利用できるように
する。信号の組の1つは窓の始りを定義し、もう
1つの信号の組は同じくオペレータにより特定さ
れた別の信号の組又は条件の後に発生すべき窓の
終りを定義する。各信号の組に対してオペレータ
は、監視されるべき試験ポイント、予想される信
号状態及び予想された信号が発生した時に発生す
べき事を特定する。
さらに、この発明の概要を詳述すると、試験さ
れるデジタル装置の多くの特定試験ポイントに於
てこの被試験装置の動作を示す試験信号が供給さ
れる。選択された試験ポイント信号の選択された
状態は、選択された状態を1つも有さない信号も
含んで選択された試験ポイント信号の全てが表示
される期間、即ち窓を定義する。窓の始り及び終
りは、選択された試験ポイントでの信号の状態、
被試験装置からのアドレス等の種々のタイプの制
御入力の発生、遅延期間の完了、特別な数のタイ
ミング・パルスの発生等により定義される。オペ
レータは、所望のシーケンス内の信号の組を設定
する事により窓の規準(criteria)を特定する。
各信号の組は、規準条件コード(TO、FROM及
び介在要求条件)、信号状態(即ち、試験ポイン
トが規準を満足する状態)及び監視されるべき試
験ポイントを含む。各信号の組は、全ての要求が
満足されるまでチエツクされる。試験装置は、特
定された試験ポイントの信号が信号の組と一致す
るまで全ての識別された試験ポイントを走査す
る。各々の一致は、全ての試験信号が走査される
まで記憶される。試験装置は、特別の介在条件の
成就に従うTO規準とFROM規準との間に発生す
る試験ポイントからの信号を表示する。
〔実施例の説明〕
以下、この発明を図示の実施例に基いて詳細に
説明する。
弟1図を参照すると、被試験装置100は例え
ば電気機械的複写機103等の電子的に制御され
た電気機械的装置であり、この複写機103は電
気試験信号試験ポイント線101と、複写機制御
入力112を介して複写機を制御するためのデジ
タル電子プロセツサ104とを有する。プロセツ
サの動作は付加的な条件試験ポイント線102を
介して監視してもよい。被試験装置100は、複
写機の他、複雑なデジタル制御装置の多くの種類
のうちの1つであつてよい。典型的なマイクロプ
ロセツサで制御される装置100としては1BM
シリーズ複写機がある。
試験は、複写機103内から例えば
FUSEREXIT END COPY等の試験ポイント信
号を運ぶ試験ポイント線101を利用して容易に
行うことができる。複写機103はプロセツサ1
04からの線112上の信号により制御され、プ
ロセツサの動作は試験ポイント線102上の信号
の解釈により例えばプロセツサ104内のプログ
ラム・カウンタのカレント・アドレスや既に発生
したクロツク・サイクル数(時間)等により監視
することができる。ケーブル113を経て、複写
機103からの信号を運ぶ試験ポイント線101
上の信号及びプロセツサ104の状態を示す試験
ポイント線102上の信号が、プロセツサ104
を制御する試験装置105へ接続されている。ケ
ーブル113は、メモリ107、ターミナル10
8及びプリンタ109に接続された算術論理ユニ
ツト(ALU)を有する試験装置105の入力/
出力(I/O)部110に接続されている。制御
バス111が入力/出力部110からプロセツサ
104へ信号を供給する。ターミナル108のオ
ペレータは、試験ポイント線101及び102の
どちらが監視されるべきか又それらが何の為に監
視されるべきかを示す情報を試験装置105へ入
力する。ターミナル108を経て入力された情報
はメモリ107に記憶され、そして同様にメモリ
107内に記憶されたプログラムに従つて算術論
理ユニツト106はケーブル113上にある試験
ポイント信号をデータとして処理する。データ処
理の結果として、試験ポイント線101及び10
2の内の選ばれた1つの上の信号は、リアル・タ
イムでターミナル108のオペレータにより特定
された条件下によりしばらくの間、プリンタ10
9又はターミナル108のどちらか一方に表示さ
れる。この代りに試験ポイント101及び102
上の信号は、後の処理でその時あたかもケーブル
113上に情報が出現したかのようにメモリ10
7又は付随の大容量記憶装置(図示せず)に記憶
しておいてもよい。従つて、ポータブル大容量記
憶装置で被試験装置100の動作を離れた場所に
於て記憶し、後にこの記憶装置を試験装置105
による解析の為に移動させてもよい。又、処理の
結果を、プリンタ109により記録するかあるい
はターミナル108に表示する代りに、又はこれ
らに加えて、後の詳細な解析及び反復のためにメ
モリ107又は大容量記憶装置のどちらか一方内
に記憶させてもよい。
第2A図乃至第2F図を参照すると、第1図中
のメモリ107内のデータ配置が記載されてい
る。メモリ107は、大容量記憶装置を含む種々
のソースから受けた情報を記憶している。メモリ
107の領域200乃至204は、一時に利用する必要
がないが、異なつた時において利用することので
きるメモリ107内の情報を表示している。オペ
レーテイング・システム200はハードウエア例
えば算術論理ユニツト106と、入力/出力コン
トローラ110及びプリンタ109やターミナル
108等の他の装置との間のインターフエースを
制御する。プログラム201(以下に詳細に記載
されている)は、試験装置105をプログラマに
より与えられた指示に従つて動作させる為にオペ
レーテイング・システム200内の原始的
(primitive)な命令を使用する。処理ベクトル2
02は、第2B図乃至第2D図に詳細に記載され
ており、試験装置105により被試験装置100
について行われる試験のタイプを定義する多くの
信号の組を含んでいる。試験の結果は、メモリ1
07内の第2E図に詳細に記載された結果ベクト
ル203内に記憶される。グローバル・バツフア
204は、第2F図に詳細に記載されており、試
験装置105がデータを処理する際に必要な暫定
的な記憶領域を与える。
第2B図において、処理ベクトル202は、オ
ペレータにより処理されている特定の試験に対し
て与えられる名前202a、試験が処理されてい
る日付202b、試験の時間202c、第2C図
に詳細に記載されているヘツダー205及び第2
D図に詳細に記載されている多数の信号の組20
6を記憶する一連の記憶場所を含んでいる。第2
C図において、ヘツダー205は処理ベクトル2
02内に与えられる信号の組の数205aを識別
している。これら信号の組の各々は、FROM条
件205b、TO条件205cそしてもし与えら
れるならばRESET条件(始めから試験を開始す
るもの)205d等を定義している。第2D図に
おいて、特別な条件が選択されてもよい信号の組
206が示されている。これらの内のどれも処理
ベクトル202の信号の組206内に置いてよ
い。信号の組206は、以下に記載されている様
に試験パラメータを特定する。BASIC信号の組
206aは窓の始り又は終りをそれぞれ定義する
FROM又はTOの組のどちらか一方であつてよ
い。状態(活動又は非活動)は、所望の状態の試
験ポイント信号が発生すべき試験ポイント線10
1の番号と共にBASIC信号組206a内に特定
されている。NOT信号の組206bは、BASIC
信号の組と同じ方法で状態及び試験ポイント番号
を特定する。DELAY信号の組206cはクロツ
ク速度(時間基準)を示す(即ち、1メガヘルツ
のクロツク速度を意味する1マイクロ・セカンド
の時間基準)。遅延量は、設定された時間基準ク
ロツク周期に従つて特定される。そして1以上の
遅延が特定されてもよいため、組の相当する遅延
番号は信号の組で特定される。ADDRESS
COMPARE信号の組206dは、同様にプロセ
ツサ・アドレスの分離した表内で又は個々のどち
らかでいくつかのアドレスを特定する。従つて、
アドレス選択番号、高アドレス及び低アドレスを
含む。PULSE COUNTER信号の組206eは
特定の試験ポイントで発生する特定の状態のパル
スの数を数える為、状態、試験ポイント番号、パ
ルスカウント数を含む。
第2E図を参照すると、第2B図の処理ベクト
ル202は処理ベクトル202と同様の処理名前
203a、日付203b及び時間203cを含ん
だ結果ベクトル203を発生する。得られた値の
数203d及び選択された時間基準203eの次
に得られたデータ組203fが続く。得られたデ
ータ組203fの各々は表示する為の又は印刷す
る為のデータを含む。このデータはテストが実行
された時間、結果の要素数及び各々成功した
FROM/TO計算の結果を含む。第2F図におい
て、グローバル・バツフア204は、時間事象を
数えるか又は蓄積する事象時間バツフア204
a、雑多な操作の為に利用できる共通ワーク・バ
ツフア204b、データ処理の為に取つて置かれ
る処理定義バツフア204c及びターミナル10
8にオペレータ・メニユーを表示する為に必要な
情報を保持するために使用されるメニユー領域
204dを含む。
第3図及び第4図には準備及び処理実行のオペ
レータの仕様が示されている。第3図に於てター
ミナル108は、スクリーン300上に表示され
たメニユーの特別な領域内にオペレータが情報を
満すことにより試験装置105内に情報を入力す
ることができるキー301を含む。スクリーン3
00は、被試験装置100が試験装置105によ
り試験される前に、必要な情報を示した一連のメ
ニユーを表示する。多くのメニユーが編集した
り、選択したり、選択を報告したり、事象時間を
報告したり、試験ケース・データを走査したり、
オプシヨンを報告したり、多重プロセス・オペレ
ーシヨンなどをしたりするのに必要であるが、1
つのメニユーのみが記載される。キー301によ
りオペレータは、カーソル303又は他の印をス
クリーン300上の空白又は水平線で示された位
置へ動かすことができる。例えば、表題
“COMMAND INPUT(命令入力)”の次の空白
にカーソル303を置いて、オペレータは試験装
置105に第3図に示されるメニユーの除去を生
じさせて他の操作を実行させるための指示を行う
命令を入力してもよい。もしオペレータがカーソ
ル303を題“SO1”の次の線の1つに動かす
と、オペレータはこの位置より上の2行中に定義
された信号組コードの1つを入力してもよい。も
し、カーソルが題“D1”、“D2”、“A1”、又は
“A2”の1つの次に置かれると、オペレータは数
を入力してもよい。“PROCESS
DEFINITIONS(処理定義)”の語の次の空白は、
オペレータにより以下に説明する特別の順序及び
規則に従つて操作情報を特定しなければならない
何行かの信号組からなる処理ベクトルを入力する
為に取つて置かれる。キー301の代りに、透明
スイツチ、光ペン又は他の制御装置でカーソル3
03をスクリーン300上で動かしてもよく、又
さもなければデータを入力する時にオペレータを
補助するようにしてもよい。
第4A図において、第3図のキー301前のオ
ペレータが、スクリーン300上に示された情報
を入力している。題“S01”の次に、オペレータ
は信号の組1がFROM信号を定義していること
を意味する文字“F”を入力している。題
“S03”の次の文字“T”は信号の組3がTO信号
を定義していることを示している。従つてオペレ
ータは、信号を表示するための窓を第1の信号組
の発生により始りが定義され、第3の信号の組で
終るように定義している。題“S02”の次の入力
“2P”は、第3の信号の組が満足された時に生ず
る窓の終りは第2の信号の組により特定された条
件が先に満足されるまでは認識されない即ち窓が
終らないという事を示している。この場合、条件
“S02”の組は窓が終る前に2つの外部パルスの
発生を必要とする。この場合、題“LOOP to
S01”の次の“N”は“yes/no”の質問に対し
て否定の答を意味している。今までの入力は信号
の組が満足しなければならない条件のタイプを定
義してきたけれども、信号の組自身は詳述されて
いない。これは信号の組の一連を有する処理ベク
トルが表示される“PROCESS
DEFINITIONS”の題の下に示されている。オ
ペレータは、第1信号の組として“011”を入力
する。これは信号Aの活動レベルから窓が開始す
る要求である。これは、“S01”(即ち、FROM)
に対する信号の組のコードが、信号Aが活動
“A”である時に定義されることを意味する入力
“1A”で示される。同様に、第2番目の行は信号
Bの活動レベルに於て窓が終る(“TO”)ことを
示している。第3番目の行は信号Cが前もつて2
つの活動変移(“S02”の近くの“2P”を見よ)
を生ずるという“2P”条件の発生を条件づけて
いる。
第4B図は、試験ポイント線101に生じる上
述の信号A、信号Bおよび信号Cの例を示してい
る。オペレータによつて指定された窓302は、
信号Aが活動状態になつたとき(第4B図の例で
は時間10のところ)に開始し、そして信号Cに
2つの活動遷移304及び305が生じた後で信
号Bが活動状態になつたとき(時間50の後)に
終了する。ターミナル108又はプリンタ109
は、窓302の間の信号状態を第4B図のような
形で表示することができる。
試験装置105による別の試験例を第5図に示
す。この例では、複写機103およびプロセツサ
104の動作を示す試験ポイント、すなわち
FUSER EXIT SWITCH、END COPY
CYCLE、EXIT POCKET SWITCH及び
ADDRESSに試験装置105が直接接続されて
いる。オペレータが設定したい窓502は線Aの
FUSER EXIT SWITCH及び線CのEXIT
POCKET SWITCHが共に活動状態にあり且つ
線BのEND COPY CYCLEが非活動状態にある
ときに開始し、そしてプロセツサ104がアドレ
ス1500を発生した後で線CのEXIT
POCKET SWITCHが非活動状態になつたとき
に終了するものとする。オペレータは窓502の
間に発生する信号を見ることができる。もしアド
レス1500が発生した後でEXIT POCKET
SWITCHが非活動状態になると、複写機103
は正しく動作している。さもなければ複写機10
3にエラーが生じており、従つてオペレータは、
窓502を監視することによつて故障を検出する
ことができる。
第5図の試験を行うためには、オペレータは、
第3図のスクリーンで次のような情報を入力する
必要がある。
S01 F S02 A1 S03 T A1 1500 スクリーン上でS01のところに入力されるF及
びS03のところに入力されるTは、それぞれ
FROM条件(窓の開始)およびTO条件(窓の終
了)を示す。S02のところに入力されるA1及び
A1のところに入力される1500は、TO条件の認識
前にアドレス1500を監視する必要があること
を示す。FROM条件およびTO条件がどのように
満足されるかは、スクリーン上でPROCESS
DEFINITIONSのところに次のようにして入力
される。
1A 001 SIGNAL A 1D 002 SIGNAL B 1A3D 003 SIGNAL C 最初の行は、信号Aの活動状態AがS01での
FROM条件になつていることを示し、2番目の
行は、信号Bの非活動状態DがS01でのFROM条
件になつていることを示し、3番目の行は、信号
Cの活動状態AがS01でのFROM条件になり且つ
非活動状態DがS03でのTO条件になつているこ
とを示す。従つて、信号Aおよび信号Cが活動状
態にあり且つ信号Bが非活動状態にあると、
FROM条件が満足され(窓の開始)、アドレス1
500が発生した後で信号Cが非活動状態になる
と、TO条件が満足される(窓の終了)。
上述のような設定が終わると、試験装置105
は試験ポイント線101を走査して、そこでの事
象すなわち信号変化を監視する。第5図の1番下
の行に示されている7本の短い縦線は、このよう
な事象が生じる時点を示している。第5図の例で
最初に生じる事象は信号A(FUSER EXIT
SWITCH)の活動化である。試験装置105は、
そのときの時間や状況を結果ベクトル203に記
録するとともに、この事象を上述の設定条件と比
較する。信号Aの活動化はFROM条件の1つで
あるが、他の条件がまだ満たされていないので、
窓502はまだ始まらない。2番目の事象、すな
わち信号C(EXIT POCKET SWITCH)の活
動化が生じたときも同様である。
3番目の事象、すなわち信号B(END COPY
CYCLE)の非活動化が生じると、オペレータが
設定したFROM条件が全で満たされるので、窓
502が始まり、信号A、信号B及び信号Cの状
態をターミナル108又はプリンタ109で表示
できるようになる。
4番目の事象、すなわちアドレス1500の発
生は、その後でのTO条件認識に必要であるが、
5番目の事象、すなわち信号Bの活動化は、オペ
レータが設定した条件とは無関係である。しかし
その後で6番目の事象として、信号Cが非活動状
態になると、上述のTO条件が満足され、窓50
2が終わる。
もし試験ポイント線101および102が連続
して走査されるのであれば、上述の条件が満足さ
れる度に窓502が発生され、信号A、信号Bお
よび信号Cの状態を目で確かめることができる。
これらの状態は、ターミナル108及びプリンタ
109の一方で、又は双方で同時に表示すること
ができる。また、後での使用のために、結果ベク
トル203を大容量記憶装置に記憶しておくこと
も可能である。
この発明は商業的に手に入る論理回路を使用し
て組立ててもよいが、好実施例では必要な制御を
行う為にプログラムされた汎用ミニコンピユータ
例えばIBMシリーズ/1を使用した。好実施例
の作用を第6図及び第7図を参照して説明する。
第6図において、第1図の被試験装置100の試
験ポイント線101は、被験装置105によりオ
ペレータがメニユーの内に特定した試験ポイント
信号A,B等の1つの選ばれた状態(活動又は非
活動)が見出されるまで走査される。もし、選択
された状態にある如何なる信号が見出された場合
は、その信号は他の試験ポイントと共に関係する
信号の組を満足するかどうかを見るためにオペレ
ータによりメニユー内に定義された種々の信号の
組(基準及び条件)に対して検討される。もし満
足しなければ、信号の状態が特定の信号の組に一
致するまで走査は再び続けられる。表示の窓を限
定する1つの境界が1つの一致によつて認識さ
れ、そして走査は窓の全ての境界が限定されるま
で続けられる。
詳細には、第6図のフローチヤート点Aで試験
ポイント信号の走査が開始され、最後に定義され
た試験ポイント信号が走査されてしまう点Cの時
に終了する。各試験ポイント線は、その線上に選
択された状態を見つけるために信号の変化に対し
て1度走査される。信号が見つけられた時、その
状態はオペレータによりメニユー内に特定された
基準及び条件の可能な組に対して比較される(第
7図)。もし、特定の信号状態が現れ、そして、
満足な基準又は条件の組と一致すると、その事実
が記録される。信号の状態は次の組と現在の組内
の基準又は要素と一致するかどうか比較される。
信号の状態がどんな信号組の条件又は基準と満足
しない時は、試験ポイント線は他の試験ポイント
線上の次の試験ポイント信号変化のために走査さ
れ、そして、信号の組は始めから再び試験される
だろう。終りに到達した時、実行は始めに戻る。
処理中のこの循環は、全ての基準及び条件の組が
試験ポイント信号とうまく比較されるまで続く。
第7図において信号の変化は、その選択された
状態(活動又は非活動)とRESET及びCOPY条
件(もし特定されるならば)及びそして順序正し
く他の各々の選択された条件との比較を開始す
る。もし、選択された状態を有する試験ポイント
信号がRESET信号の組の基準と一致すると、実
行は点Aのプログラムのスタートまで戻る。
RESET条件がどこにもないと仮定すると、
COPY CYCLE信号の組が次に試験される。指示
されたCOPY CYCLE信号の条件が見出された
時、カウンタが増分され、そして現在時間(カウ
ンタの値に基く)が記憶される。そして試験ポイ
ント信号が全ての選択された条件に対して次々と
比較される。即ちBASIC条件で始まり、
MULTIPLE TRANSITIONS及びADDRESS
COMPARE条件で終る。もしオペレータが1つ
のBASIC信号の組(FROM、TO、OR等)を特
定すると、そのBASIC信号の組の中の要素の全
てに対して活動又は非活動信号の全てが次の試験
ポイント信号が試験される前に満足されなければ
ならない。もしオペレータがこのポイントで
NOT条件を特定したとすると、NOT条件が次で
ある。NOT信号の組の内の反転された信号レベ
ルの1つが満足される時、実行はもし特定される
ならばDELAY信号組まで動く。もし、DELAY
信号の組がこのポイントで特定されたならば、オ
ペレータによりメニユーの内に入力された遅延時
間は次の試験ポイント信号が試験される前に経過
しなければならない。同様に、MULTIPLE
TRANSITION信号の組の場合、実行は次の試
験ポイントが試験される前に単一の試験ポイント
に於て試験ポイント信号の変化の特定された数だ
け待機する。もし、オペレータがADDRESS
COMPARE信号を選ぶと、実行は特別のアドレ
スの発生まで待機する。アドレスの表が特定され
ている時、実行は表の内の1又は最初のアドレス
が見つかるまで待つ。処理は最後の信号の組が満
足された時に終る。
結果ベクトル・メモリ位置は、一致した信号の
組及びFROMからTOの一致までの間に経過した
時間を記録する。このデータは、窓の範囲を限定
するFROM時間からTO時間までの時間の関数と
して、最終的に試験ポイント信号状態を可視的に
表示する。FROM及びTO条件が認識された時間
は、共に内部的に記録される。時間差が計算され
てメモリの事象時間バツフア領域の順次位置に連
続して記憶される。もし、COPY COUNTの組
が特定されると、各カウントの増分は、時間差が
生ずるかどうかで相当する時間バツフア位置と関
連する。
以上説明してきたようにこの発明によれば、被
試験デジタル装置内の複数の信号の選択された部
分を表示するために、被試験装置の複数の試験ポ
イントに接続されていて試験ポイントにおける信
号を監視する手段と、この手段に接続されていて
信号が所定の状態になるとき試験ポイントの信号
を表示する期間を示す窓の始めと終りとを定義す
る手段と、この定義する手段に接続されていて窓
の始めと終りとの間に生ずる試験ポイントの信号
を視覚的に表示する手段とを備えた装置及び方法
であるため、デジタル装置の故障発見の為の試験
を容易に行うことができ、さらに反復して信号を
確認することができるという優れた効果を奏す
る。
【図面の簡単な説明】
第1図はこの発明の一実施例による試験装置と
これに接続された被試験装置とを示すブロツク
図、第2A図乃至第2F図は第1図に示す試験装
置のメモリ内に記憶された情報マツプを示す概略
図、第3図は第1図に示すターミナルと入力メニ
ユーとを示す斜視図、第4A図及び第4B図はそ
れぞれ第1図の試験装置の動作時に於て、ターミ
ナル入力メニユーを示す概略図及びプリンタの出
力を示すタイムチヤート図、第5図は第1図に示
す試験装置と被試験装置の動作時に於る信号波形
を示す波形図、第6図及び第7図は第1図の試験
装置の動作を示すフローチヤート図である。 100……被試験装置、101,102……試
験ポイント線、103……複写機、104……プ
ロセツサ、105……試験装置、106……算術
論理ユニツト、107……メモリ、108……タ
ーミナル、109……プリンタ、110……入
力/出力部、111……制御バス、112……
線、113……ケーブル。

Claims (1)

  1. 【特許請求の範囲】 1 被試験装置が発生する複数の信号のうち、表
    示期間の開始及び終了を指定する信号の種類及び
    値を設定し、 前記被試験装置からの信号を監視し、 前記監視の結果、前記表示期間の開始を指定す
    る信号条件を検出すると、前記信号の表示を開始
    し、 前記監視の結果、前記表示期間の終了を指定す
    る信号条件を検出すると、前記信号の表示を終了
    する、 複数の信号を発生する装置の監視方法。
JP58064641A 1982-04-19 1983-04-14 複数の信号を発生する装置の監視方法 Granted JPS58190784A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US369782 1982-04-19
US06/369,782 US4483002A (en) 1982-04-19 1982-04-19 Digital device testing apparatus and method

Publications (2)

Publication Number Publication Date
JPS58190784A JPS58190784A (ja) 1983-11-07
JPH0342430B2 true JPH0342430B2 (ja) 1991-06-27

Family

ID=23456893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58064641A Granted JPS58190784A (ja) 1982-04-19 1983-04-14 複数の信号を発生する装置の監視方法

Country Status (4)

Country Link
US (1) US4483002A (ja)
EP (1) EP0093229B1 (ja)
JP (1) JPS58190784A (ja)
DE (1) DE3367124D1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4660154A (en) * 1984-04-06 1987-04-21 Tektronix, Inc. Variable size and position dialog area display system
US4775857A (en) * 1985-05-17 1988-10-04 Honeywell Inc. On-line verification of video display generator
US4713815A (en) * 1986-03-12 1987-12-15 International Business Machines Corp. Automatic fault location system for electronic devices
US6304987B1 (en) 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
EP0382360B1 (en) * 1989-02-08 1997-03-19 Texas Instruments Incorporated Event qualified testing architecture for integrated circuits
JP3005250B2 (ja) 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
US5019980A (en) * 1989-07-14 1991-05-28 The Boeing Company General purpose avionics display monitor
JP2567276Y2 (ja) * 1991-06-19 1998-04-02 旭光学工業株式会社 電子写真プリンタの試験装置
US6408413B1 (en) 1998-02-18 2002-06-18 Texas Instruments Incorporated Hierarchical access of test access ports in embedded core integrated circuits
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
US7058862B2 (en) 2000-05-26 2006-06-06 Texas Instruments Incorporated Selecting different 1149.1 TAP domains from update-IR state
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
DE50013051D1 (de) * 2000-04-14 2006-08-03 Tektronix Berlin Gmbh & Co Kg Verfahren und Vorrichtung zur Analyse von Daten
KR100657332B1 (ko) * 2005-08-25 2006-12-14 삼성전자주식회사 외부에서 접속하여 제어하는 기능을 가진 화상형성장치에서이력관리 방법 및 장치
US20070168749A1 (en) * 2005-12-19 2007-07-19 Stewart James B Iii Method and system for tracing program execution in field programmable gate arrays
US7930597B2 (en) * 2008-09-18 2011-04-19 Alcatel-Lucent Usa Inc. Method and apparatus for validating system properties exhibited in execution traces

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE155215C (ja) *
DE2162837C3 (de) * 1971-12-17 1975-02-27 Ibm Deutschland Gmbh, 7000 Stuttgart Anordnung zur Abfrage und Darstellung digitaler MeBwerte
US3771131A (en) * 1972-04-17 1973-11-06 Xerox Corp Operating condition monitoring in digital computers
US3831149A (en) * 1973-02-14 1974-08-20 Burroughs Corp Data monitoring apparatus including a plurality of presettable control elements for monitoring preselected signal combinations and other conditions
US3813647A (en) * 1973-02-28 1974-05-28 Northrop Corp Apparatus and method for performing on line-monitoring and fault-isolation
US3927310A (en) * 1974-01-25 1975-12-16 Us Air Force Digital test apparatus
US3937938A (en) * 1974-06-19 1976-02-10 Action Communication Systems, Inc. Method and apparatus for assisting in debugging of a digital computer program
US3976864A (en) * 1974-09-03 1976-08-24 Hewlett-Packard Company Apparatus and method for testing digital circuits
US4009437A (en) * 1976-03-31 1977-02-22 Burroughs Corporation Net analyzer for electronic circuits
GB1593128A (en) * 1977-08-29 1981-07-15 Hewlett Packard Co Logic state analyzer
US4477178A (en) * 1978-12-08 1984-10-16 Canon Kabushiki Kaisha Image forming apparatus
US4250562A (en) * 1979-05-22 1981-02-10 Hewlett-Packard Company Digital signal state analyzer and display
EP0021794A1 (en) * 1979-06-25 1981-01-07 Plasmec Limited Automatic image checking device
GB2071886B (en) * 1980-03-19 1984-01-25 Int Computers Ltd Diagnostic apparatus
DD155215A1 (de) * 1980-12-09 1982-05-19 Peter Hengelhaupt Test-und servicegeraet fuer mikrorechnersysteme

Also Published As

Publication number Publication date
US4483002A (en) 1984-11-13
EP0093229A1 (en) 1983-11-09
JPS58190784A (ja) 1983-11-07
DE3367124D1 (en) 1986-11-27
EP0093229B1 (en) 1986-10-22

Similar Documents

Publication Publication Date Title
JPH0342430B2 (ja)
US4063311A (en) Asynchronously operating signal diagnostic system for a programmable machine function controller
US6714883B1 (en) System and method for displaying operator-generated annotations of a trigger specification in a signal measurement system
US4644487A (en) Method and apparatus for verifying the design of digital electronic components
KR880010433A (ko) 공정운영 절차의 개선된 기계협조 수행방법 및 장치
US4611281A (en) Apparatus for analyzing microprocessor operation
EP0157882B1 (en) Numerical control apparatus
US8386208B2 (en) Method and apparatus for trigger scanning
JPS626247B2 (ja)
US5191538A (en) Apparatus for displaying operation sequence of numerically controlled machine tool
EP0362392A1 (en) Pc simulation system
US7478369B2 (en) Method and device for optimising a test programme
JP3002341B2 (ja) ロジックアナライザ
EP0498453A2 (en) Programmable controller with independent display
CN112748300B (zh) 一种微波设备的测试方法、测试装置及测试系统
JPH06103195B2 (ja) プラント情報再現装置
JPS6014376B2 (ja) 試験装置
JP3033648B2 (ja) マウスインターフェース試験装置
JPS5810853A (ja) 集積回路
SU1721587A1 (ru) Программируемый логический контроллер параллельного действи
JPH11171422A (ja) エレベーターの保守装置
SU517037A1 (ru) Устройство дл поиска канала передачи данных
GB2138605A (en) System for verifying design of electronic component
JPS6213697B2 (ja)
JPH05183295A (ja) 電子部品実装装置