JPH0346829B2 - - Google Patents
Info
- Publication number
- JPH0346829B2 JPH0346829B2 JP60168183A JP16818385A JPH0346829B2 JP H0346829 B2 JPH0346829 B2 JP H0346829B2 JP 60168183 A JP60168183 A JP 60168183A JP 16818385 A JP16818385 A JP 16818385A JP H0346829 B2 JPH0346829 B2 JP H0346829B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- horizontal
- delay
- frequency
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 12
- 230000003111 delayed effect Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Details Of Television Scanning (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、非標準周波数の同期信号入力にも
対応できるようにした偏向回路に関する。
対応できるようにした偏向回路に関する。
パーソナルコンピユータの普及とともに、
RGBデイスプレイを兼用したテレビジヨン受像
機が数多く知られるようになつた。しかして、パ
ーソナルコンピユータのRGB出力には、水平同
期周波数が標準周波数である15.75kHzのものもあ
れば、高解像度をねらつた24.83kHzのものもあ
り、このため標準モードと高解像度モードとで、
テレビジヨン受像機内の水平発振周波数を切り換
える必要が生じる。
RGBデイスプレイを兼用したテレビジヨン受像
機が数多く知られるようになつた。しかして、パ
ーソナルコンピユータのRGB出力には、水平同
期周波数が標準周波数である15.75kHzのものもあ
れば、高解像度をねらつた24.83kHzのものもあ
り、このため標準モードと高解像度モードとで、
テレビジヨン受像機内の水平発振周波数を切り換
える必要が生じる。
第３図に示す従来の偏向回路１は、パーソナル
コンピユータ等の外部接続機器から送られてくる
同期信号を、周波数・電圧変換回路２にて周波
数・電圧変換し、変換出力の高周波成分を低域
波回路３にて取り除いた信号を、水平発振回路４
に供給する。水平発振回路４は、自動周波数制御
回路５によつて発振周波数が一定に制御されてお
り、その水平発振出力は、水平駆動回路６を介し
て水平出力回路７に供給される。この水平出力回
路７から得られる水平出力パルスは、自動周波数
制御回路５にフイードバツクされ、水平同期信号
との位相比較により水平発振回路４の発振周波数
制御に供される。
コンピユータ等の外部接続機器から送られてくる
同期信号を、周波数・電圧変換回路２にて周波
数・電圧変換し、変換出力の高周波成分を低域
波回路３にて取り除いた信号を、水平発振回路４
に供給する。水平発振回路４は、自動周波数制御
回路５によつて発振周波数が一定に制御されてお
り、その水平発振出力は、水平駆動回路６を介し
て水平出力回路７に供給される。この水平出力回
路７から得られる水平出力パルスは、自動周波数
制御回路５にフイードバツクされ、水平同期信号
との位相比較により水平発振回路４の発振周波数
制御に供される。
８は、モード判別回路であり、低域波回路３
の出力に応じて偏向モードが標準モードである
か、或いは高解像度モードであるか等を判別し、
その判別結果に従つて、水平出力回路７の回路定
数を変更する。
の出力に応じて偏向モードが標準モードである
か、或いは高解像度モードであるか等を判別し、
その判別結果に従つて、水平出力回路７の回路定
数を変更する。
上記従来の偏向回路１は、同期信号入力が標準
周波数である場合、或いは外部接続機器が水平と
垂直の同期信号を別個に出力するパーソナルコン
ピユータであるような場合は問題ないが、非標準
周波数の水平同期信号が垂直同期信号に複合され
た複合同期信号が入力された場合、水平位置調整
に際し水平同期信号の位相をずらしたときに垂直
同期信号の位相もずれてしまい、このため垂直位
置のずれや垂直同期の乱れを招くことがある等の
問題点があつた。
周波数である場合、或いは外部接続機器が水平と
垂直の同期信号を別個に出力するパーソナルコン
ピユータであるような場合は問題ないが、非標準
周波数の水平同期信号が垂直同期信号に複合され
た複合同期信号が入力された場合、水平位置調整
に際し水平同期信号の位相をずらしたときに垂直
同期信号の位相もずれてしまい、このため垂直位
置のずれや垂直同期の乱れを招くことがある等の
問題点があつた。
この発明は、上記問題点を解決したものであ
り、標準周波数又はこれ以外の周波数の水平同期
信号が入力され、水平出力回路の水平出力パルス
が前記水平同期信号入力に対し位相が一致するよ
う、自動周波数制御回路が水平発振回路の発振周
波数を制御する偏向回路であつて、前記水平同期
信号入力が標準周波数でない場合に、前記水平出
力回路と自動周波数制御回路の間に介在され、水
平出力パルスを遅延する遅延回路と、この遅延回
路における遅延量を可変して水平位置の調整を行
う水平位置調整手段とを設けて構成したことを要
旨とするものである。
り、標準周波数又はこれ以外の周波数の水平同期
信号が入力され、水平出力回路の水平出力パルス
が前記水平同期信号入力に対し位相が一致するよ
う、自動周波数制御回路が水平発振回路の発振周
波数を制御する偏向回路であつて、前記水平同期
信号入力が標準周波数でない場合に、前記水平出
力回路と自動周波数制御回路の間に介在され、水
平出力パルスを遅延する遅延回路と、この遅延回
路における遅延量を可変して水平位置の調整を行
う水平位置調整手段とを設けて構成したことを要
旨とするものである。
この発明は、標準周波数と異なる周波数の水平
同期信号入力に対し、水平出力回路と自動周波数
制御回路の間に設けた遅延回路において、水平出
力パルスの遅延量を可変し、水平同期信号の位相
をずらすことなく、水平位置の調整を可能とす
る。
同期信号入力に対し、水平出力回路と自動周波数
制御回路の間に設けた遅延回路において、水平出
力パルスの遅延量を可変し、水平同期信号の位相
をずらすことなく、水平位置の調整を可能とす
る。
以下、この発明の実施例について、第１，２図
を参照して説明する。第１，２図は、それぞれこ
の発明の偏向回路の一実施例を示す回路構成図及
び回路各部の信号波形図である。
を参照して説明する。第１，２図は、それぞれこ
の発明の偏向回路の一実施例を示す回路構成図及
び回路各部の信号波形図である。
第１図中、偏向回路１１は、水平出力回路７と
自動周波数制御回路４の間に、水平位置調整回路
１２を設けたものである。水平位置調整回路１２
は、水平出力回路７からの水平出力パルスを遅延
する遅延回路１２ａと、遅延回路１２ａの出力で
ある遅延水平出力パルスと水平出力回路７からの
非遅延水平出力パルスとを、選択的に切り換えて
出力する切り換え回路１２ｂからなる。
自動周波数制御回路４の間に、水平位置調整回路
１２を設けたものである。水平位置調整回路１２
は、水平出力回路７からの水平出力パルスを遅延
する遅延回路１２ａと、遅延回路１２ａの出力で
ある遅延水平出力パルスと水平出力回路７からの
非遅延水平出力パルスとを、選択的に切り換えて
出力する切り換え回路１２ｂからなる。
遅延回路１２ａは、第１、第２の単安定マルチ
バイブレータ１３，１４及び波形整形回路１５
を、水平出力回路７と切り換え回路１２ｂの間に
直列的に接続するとともに、第１、第２の単安定
マルチバイブレータ１３，１４に、第１、第２の
時定数切り換え回路１３ａと１４ａを接続した構
成としてある。第１、第２の単安定マルチバイブ
レータ１３，１４は、同様の構成であり、トリガ
入力端子と帰還入力端子をもつノアゲート回路１
６の出力端子を、積分コンデンサC0を介してノ
アゲート回路１７の両入力端子に接続するととも
に、後段のノアゲート回路１７の出力端子を前段
のノアゲート回路１６の帰還入力端子に接続した
構成をとる。第１の単安定マルチバイブレータ１
３のトリガ入力は、水平出力回路７からの水平出
力パルスであり、第２の単安定マルチバイブレー
タ１４のトリガ入力は、第１の単安定マルチバイ
ブレータ１３のノアゲート回路１６の出力であ
る。
バイブレータ１３，１４及び波形整形回路１５
を、水平出力回路７と切り換え回路１２ｂの間に
直列的に接続するとともに、第１、第２の単安定
マルチバイブレータ１３，１４に、第１、第２の
時定数切り換え回路１３ａと１４ａを接続した構
成としてある。第１、第２の単安定マルチバイブ
レータ１３，１４は、同様の構成であり、トリガ
入力端子と帰還入力端子をもつノアゲート回路１
６の出力端子を、積分コンデンサC0を介してノ
アゲート回路１７の両入力端子に接続するととも
に、後段のノアゲート回路１７の出力端子を前段
のノアゲート回路１６の帰還入力端子に接続した
構成をとる。第１の単安定マルチバイブレータ１
３のトリガ入力は、水平出力回路７からの水平出
力パルスであり、第２の単安定マルチバイブレー
タ１４のトリガ入力は、第１の単安定マルチバイ
ブレータ１３のノアゲート回路１６の出力であ
る。
第１の時定数切り換え回路１３ａは、積分コン
デンサC0と後段のノアゲート回路１７の入力端
子を結ぶ信号線と電源＋Ｂの間に設けた、抵抗
R1とR2の並列接続回路であり、一方の抵抗R2は、
モード判別回路８の出力により開閉されるスイツ
チＳにより選択的に閉路される。また、第２の時
定数切り換え回路１４ａは、積分コンデサC0と
後段のノアゲート回路１７の入力端子を結ぶ信号
線と電源＋Ｂの間に設けた、可変抵抗Rvからな
る。
デンサC0と後段のノアゲート回路１７の入力端
子を結ぶ信号線と電源＋Ｂの間に設けた、抵抗
R1とR2の並列接続回路であり、一方の抵抗R2は、
モード判別回路８の出力により開閉されるスイツ
チＳにより選択的に閉路される。また、第２の時
定数切り換え回路１４ａは、積分コンデサC0と
後段のノアゲート回路１７の入力端子を結ぶ信号
線と電源＋Ｂの間に設けた、可変抵抗Rvからな
る。
波形整形回路１５は、第２の単安定マルチバイ
ブレータ１４内のノアゲート回路１６の出力を微
分する微分コンデンサC1と、微分コンデンサC1
の出力を反転するナンドゲート回路１８からな
る。
ブレータ１４内のノアゲート回路１６の出力を微
分する微分コンデンサC1と、微分コンデンサC1
の出力を反転するナンドゲート回路１８からな
る。
切り換え回路１２ｂは、モード判別回路８の出
力によつて、水平出力回路７又は遅延回路１２ａ
を選択的に自動周波数制御回路５に接続する切り
換えスイツチ１９からなる。
力によつて、水平出力回路７又は遅延回路１２ａ
を選択的に自動周波数制御回路５に接続する切り
換えスイツチ１９からなる。
ここで、同期信号入力が標準周波数の水平同期
信号である場合、モード判別回路８の出力はすべ
てロウレベルである。このため、切り換えスイツ
チ１９は水平出力回路７側に切り換つた状態にあ
り、その結果、遅延回路１２ａによる遅延は行わ
れず、入力同期信号と水平出力パルスの位相が一
致した、通常の自動周波数制御が行われる。
信号である場合、モード判別回路８の出力はすべ
てロウレベルである。このため、切り換えスイツ
チ１９は水平出力回路７側に切り換つた状態にあ
り、その結果、遅延回路１２ａによる遅延は行わ
れず、入力同期信号と水平出力パルスの位相が一
致した、通常の自動周波数制御が行われる。
これに対し、同期信号入力が、非標準周波数の
水平同期信号である場合、モード判別回路８の出
力はすべてハイレベルとなり、切り換えスイツチ
１９は、遅延回路１２ａ側に切り換わる。また、
これと同時に、スイツチＳが閉成し、第１の単安
定マルチバイブレータ１３の時定数は、短時間側
に切り換えられる。従つて、遅延回路１２ａに供
給された水平出力パルスは、第２図ＡないしＣに
示す如く、第１の単安定マルチバイブレータ１３
にて△T1時間、第２の単安定マルチバイブレー
タ１４にて△T2時間というように遅延され、同
図Ｄ，Ｅに示したような波形整形回路１５内での
波形処理を経て、全体として△T1＋△T2時間の
遅延をもつて自動周波数制御回路４にフイードバ
ツクされる。
水平同期信号である場合、モード判別回路８の出
力はすべてハイレベルとなり、切り換えスイツチ
１９は、遅延回路１２ａ側に切り換わる。また、
これと同時に、スイツチＳが閉成し、第１の単安
定マルチバイブレータ１３の時定数は、短時間側
に切り換えられる。従つて、遅延回路１２ａに供
給された水平出力パルスは、第２図ＡないしＣに
示す如く、第１の単安定マルチバイブレータ１３
にて△T1時間、第２の単安定マルチバイブレー
タ１４にて△T2時間というように遅延され、同
図Ｄ，Ｅに示したような波形整形回路１５内での
波形処理を経て、全体として△T1＋△T2時間の
遅延をもつて自動周波数制御回路４にフイードバ
ツクされる。
すなわち、自動周波数制御回路４は、入力であ
る水平同期信号の位相と水平出力パルスの位相ず
れを許容したまま自動周波数制御を行うことにな
る。
る水平同期信号の位相と水平出力パルスの位相ず
れを許容したまま自動周波数制御を行うことにな
る。
従つて、第２の時定数切り換え回路１４ａの可
変抵抗Rvの抵抗値を可変することにより、遅延
回路１２ａにおける遅延時間を変え、水平位置の
調整を自由に行うことができる。勿論、水平同期
信号自体の位相は変化させないのであるから、水
平と垂直の同期信号が複合された非標準周波数の
複合同期信号に対応できるのは、言うまでもな
い。
変抵抗Rvの抵抗値を可変することにより、遅延
回路１２ａにおける遅延時間を変え、水平位置の
調整を自由に行うことができる。勿論、水平同期
信号自体の位相は変化させないのであるから、水
平と垂直の同期信号が複合された非標準周波数の
複合同期信号に対応できるのは、言うまでもな
い。
なお、同期信号入力が上記とは異なる他の非標
準周波数の水平同期信号である場合、モード判別
回路８の出力のうち、スイツチＳに対する信号は
ロウレベルであり、第１の単安定マルチバイブレ
ータ１３の時定数は、長時間側に切り換えられ
る。その結果、遅延回路１２ａに供給された水平
出力パルスは、第１の単安定マルチバイブレータ
１３にて△T1a時間、第２の単安定マルチバイブ
レータ１４にて△T2時間というように遅延され、
全体として△T1a＋△T2時間の遅延をもつて自動
周波数制御回路４にフイードバツクされる。
準周波数の水平同期信号である場合、モード判別
回路８の出力のうち、スイツチＳに対する信号は
ロウレベルであり、第１の単安定マルチバイブレ
ータ１３の時定数は、長時間側に切り換えられ
る。その結果、遅延回路１２ａに供給された水平
出力パルスは、第１の単安定マルチバイブレータ
１３にて△T1a時間、第２の単安定マルチバイブ
レータ１４にて△T2時間というように遅延され、
全体として△T1a＋△T2時間の遅延をもつて自動
周波数制御回路４にフイードバツクされる。
このように、上記偏向回路１１は、標準周波数
と異なる周波数の水平同期信号入力に対し、水平
出力回路７と自動周波数制御回路５の間に設けた
遅延回路１２ａにおいて、水平出力パルスの遅延
量を可変することにより水平位置の調整を可能と
したから、水平同期信号の位相をずらすことな
く、水平出力パルスの位相をずらすことにより、
水平位置を調整することができ、従つて水平と垂
直が複合された複合同期信号に対しても、垂直同
期の乱れを招くことなく対応することができ、さ
らに遅延水平出力パルスと非遅延水平出力パルス
が、水平同期信号入力に応じて切り変え可能であ
るから、標準周波数の水平同期信号にも対応する
ことができる。
と異なる周波数の水平同期信号入力に対し、水平
出力回路７と自動周波数制御回路５の間に設けた
遅延回路１２ａにおいて、水平出力パルスの遅延
量を可変することにより水平位置の調整を可能と
したから、水平同期信号の位相をずらすことな
く、水平出力パルスの位相をずらすことにより、
水平位置を調整することができ、従つて水平と垂
直が複合された複合同期信号に対しても、垂直同
期の乱れを招くことなく対応することができ、さ
らに遅延水平出力パルスと非遅延水平出力パルス
が、水平同期信号入力に応じて切り変え可能であ
るから、標準周波数の水平同期信号にも対応する
ことができる。
以上説明したように、この発明によれば、標準
周波数と異なる周波数の水平同期信号入力に対
し、水平出力回路と自動周波数制御回路の間に設
けた遅延回路において、水平出力パルスの遅延量
を可変することにより水平位置の調整を可能とし
たから、水平同期信号の位相をずらすことなく、
水平出力パルスの位相をずらすことにより、水平
位置を調整することができ、従つて水平と垂直が
複合された複合同期信号に対しても、垂直同期の
乱れを招くことなく対応することができ、さらに
遅延水平出力パルスと非遅延水平出力パルスが、
水平同期信号入力に応じて切り換え可能であるか
ら、標準周波数の水平同期信号にも対応すること
ができる等の優れた効果を奏する。
周波数と異なる周波数の水平同期信号入力に対
し、水平出力回路と自動周波数制御回路の間に設
けた遅延回路において、水平出力パルスの遅延量
を可変することにより水平位置の調整を可能とし
たから、水平同期信号の位相をずらすことなく、
水平出力パルスの位相をずらすことにより、水平
位置を調整することができ、従つて水平と垂直が
複合された複合同期信号に対しても、垂直同期の
乱れを招くことなく対応することができ、さらに
遅延水平出力パルスと非遅延水平出力パルスが、
水平同期信号入力に応じて切り換え可能であるか
ら、標準周波数の水平同期信号にも対応すること
ができる等の優れた効果を奏する。
第１，２図は、それぞれこの発明の偏向回路の
一実施例を示す回路構成図及び回路各部の信号波
形図、第３図は、従来の偏向回路の一例を示す回
路構成図である。 １１……偏向回路、４……水平発振回路、５…
…自動周波数制御回路、７……水平出力回路、１
２……水平位置調整回路、１２ａ……遅延回路。
一実施例を示す回路構成図及び回路各部の信号波
形図、第３図は、従来の偏向回路の一例を示す回
路構成図である。 １１……偏向回路、４……水平発振回路、５…
…自動周波数制御回路、７……水平出力回路、１
２……水平位置調整回路、１２ａ……遅延回路。
Claims (1)
- １ 標準周波数又はこれ以外の周波数の水平同期
信号が入力され、水平出力回路の水平出力パルス
が前記水平同期信号入力に対し位相が一致するよ
う、自動周波数制御回路が水平発振回路の発振周
波数を制御する偏向回路であつて、前記水平同期
信号入力が標準周波数でない場合に、前記水平出
力回路と自動周波数制御回路の間に介在され、水
平出力パルスを遅延する遅延回路と、この遅延回
路における遅延量を可変して水平位置の調整を行
う水平位置調整手段とを設けてなる偏向回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60168183A JPS6227791A (ja) | 1985-07-30 | 1985-07-30 | 偏向回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60168183A JPS6227791A (ja) | 1985-07-30 | 1985-07-30 | 偏向回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6227791A JPS6227791A (ja) | 1987-02-05 |
| JPH0346829B2 true JPH0346829B2 (ja) | 1991-07-17 |
Family
ID=15863323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60168183A Granted JPS6227791A (ja) | 1985-07-30 | 1985-07-30 | 偏向回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6227791A (ja) |
-
1985
- 1985-07-30 JP JP60168183A patent/JPS6227791A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6227791A (ja) | 1987-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58184876A (ja) | ビデオ装置同期システム | |
| HK59091A (en) | Synchronized switching regulator for a display system | |
| US4875089A (en) | Multi-standard vectorscope | |
| US4001498A (en) | Video mixing and/or keying system | |
| US4266197A (en) | Remote control TV subcarrier phase shifter system | |
| JPH10210321A (ja) | 画像部分と予め定めた非画像部分とを有するビデオ信号を処理する装置 | |
| US3238300A (en) | Delay line | |
| US4268793A (en) | Noise eliminating circuit | |
| JPH0346829B2 (ja) | ||
| GB1390075A (en) | Colour television display apparatus | |
| GB1091830A (en) | Improvements in or relating to colour television equipment | |
| US4888642A (en) | Video signal processor | |
| GB1049916A (en) | Method for synchronizing electrical circuits | |
| JPH01260933A (ja) | 線路等化回路 | |
| GB991446A (en) | A control signal generator for diversity reception | |
| KR950004854Y1 (ko) | 방송 파이롯 신호 판별 안정화 회로 | |
| JPH0756933B2 (ja) | 位相調整回路 | |
| KR100302168B1 (ko) | 모니터화면의수직시프트제어회로 | |
| JPS56149188A (en) | Video switcher | |
| JP2536150B2 (ja) | フェ―ダ―電圧発生装置 | |
| KR910006337Y1 (ko) | 다중 동기방식 모니터의 모드선택 회로 | |
| JPS61501365A (ja) | 超音波遅延線路の走行時間を可変延長する回路 | |
| JPS55125780A (en) | Time axis correction unit | |
| JPS63249890A (ja) | 位相調整回路 | |
| JPH0335618A (ja) | マルチル―プゲイン弱結合発振器 |