JPH0346881B2 - - Google Patents
Info
- Publication number
- JPH0346881B2 JPH0346881B2 JP55089222A JP8922280A JPH0346881B2 JP H0346881 B2 JPH0346881 B2 JP H0346881B2 JP 55089222 A JP55089222 A JP 55089222A JP 8922280 A JP8922280 A JP 8922280A JP H0346881 B2 JPH0346881 B2 JP H0346881B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- video signal
- transistor
- emphasis
- deviation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/02—Analogue recording or reproducing
- G11B20/06—Angle-modulation recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】
本発明は磁気記録再生装置のビデオ信号記録回
路、その中でもテビエーシヨン調整回路に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a video signal recording circuit for a magnetic recording/reproducing device, and more particularly to a television adjustment circuit.
磁気記録再生装置として、以下家庭用VTRを
例にとり従来技術の問題点を説明する。第1図に
家庭用VTRのビデオ信号記録系のブロツク図を
示す。信号の流れに沿つて各部の動作を説明す
る。ビデオ信号入力端子1に供給されたビデオ信
号はAGC回路2で入力レベルばらつきが吸収さ
れ、次のローパスフイルタ3でカラー信号が除去
され、クランプ用コンデンサ18を介してクラン
プ回路4に入力され、ビデオ信号のシンクチツプ
電位が固定される。この信号は次のダイナミツク
エンフアシス回路5、メインエンフアシス回路6
において高域成分が強調される。このためメイン
エンフアシス回路6を通つた信号は大きなオーバ
ーシユートをもつようになるため、次のクリツプ
回路7で白および黒側のレベルを制限し、電流変
換トランジスタ8を介してFM変調器11に供給
され、ここでビデオ信号がFM信号に変換され
る。この信号は次のハイパスフイルタ12で低域
信号が除去された後、低域変換カラー信号入力端
子13から供給される低域変換カラー信号と混合
され、記録アンプ14で十分大きなレベルまで増
幅された後、磁気ヘツド15を介して磁気テープ
16に記録される。 As a magnetic recording/reproducing device, the problems of the prior art will be explained below using a home VCR as an example. Figure 1 shows a block diagram of the video signal recording system of a home VTR. The operation of each part will be explained along the flow of signals. The video signal supplied to the video signal input terminal 1 has input level variations absorbed by the AGC circuit 2, color signals are removed by the next low-pass filter 3, and is input to the clamp circuit 4 via the clamp capacitor 18. The signal sync chip potential is fixed. This signal is transmitted to the next dynamic emphasis circuit 5 and main emphasis circuit 6.
, high-frequency components are emphasized. For this reason, the signal passing through the main emphasis circuit 6 has a large overshoot, so the next clip circuit 7 limits the white and black levels, and the signal is sent to the FM modulator via the current conversion transistor 8. 11, where the video signal is converted to an FM signal. After the low-frequency signal is removed from this signal by the next high-pass filter 12, it is mixed with the low-frequency conversion color signal supplied from the low-frequency conversion color signal input terminal 13, and the signal is amplified to a sufficiently high level by the recording amplifier 14. Thereafter, the data is recorded on the magnetic tape 16 via the magnetic head 15.
FM変調器11においてビデオ信号をFM信号
に変換する場合、ビデオ信号のシンクチツプSに
対応する発振周波数stとホワイトピークPに対
応する発振周波数wpは規格で定められており、
この一例を映像信号波形とともに第2図に示す。
図において、横軸にはエミツタ端子9の電圧v
を、縦軸にはFM変調器11の発振周波数を示
しており、この例ではstは3.4MHz、wpは4.4MHz
でありデビエーシヨンは1MHzとなる。 When converting a video signal into an FM signal in the FM modulator 11, the oscillation frequency st corresponding to the sync chip S and the oscillation frequency wp corresponding to the white peak P of the video signal are determined by the standard.
An example of this is shown in FIG. 2 together with a video signal waveform.
In the figure, the horizontal axis shows the voltage v at the emitter terminal 9.
The vertical axis shows the oscillation frequency of the FM modulator 11, and in this example, st is 3.4MHz and wp is 4.4MHz.
Therefore, the deviation is 1MHz.
第3図にFM変調器の一例を示すが、この回路
は集積回路に好んで用いられるエミツタ結合型非
安定マルチバイブレータである。この回路の発振
周波数はよく知られている様に、電流変換トラ
ンジスタのコレクタ電流IOに比例し、発振用コ
ンデンサ19の容量Cに逆比例する。従つてデビ
エーシヨンは、電流変換トランジスタ8の入力ビ
デオ信号レベルに比例し、エミツタ抵抗10の抵
抗値に逆比例し、発振用コンデンサ19の容量C
に逆比例する。このためエミツタ抵抗10や発振
用コンデンサ19はばらつきを小さくしなければ
ならず、集積回路外の周辺部品となる。 Figure 3 shows an example of an FM modulator, which is an emitter-coupled astable multivibrator that is often used in integrated circuits. As is well known, the oscillation frequency of this circuit is proportional to the collector current IO of the current conversion transistor and inversely proportional to the capacitance C of the oscillation capacitor 19. Therefore, the deviation is proportional to the input video signal level of the current conversion transistor 8, inversely proportional to the resistance value of the emitter resistor 10, and is proportional to the capacitance C of the oscillation capacitor 19.
is inversely proportional to For this reason, the emitter resistor 10 and the oscillation capacitor 19 must have small variations and become peripheral components outside the integrated circuit.
ところが、かなり精度よく設計してもクランプ
回路4から電流変換トランジスタ8までの利得は
多少はばらつきがあり、周辺部品のばらつきもゼ
ロにはできないためデビエーシヨン調整、キヤリ
アセツト調整が必要となる。デビエーシヨン調整
には上記の如く3つの方法がある。第1は電流変
換トランジスタ8の入力ビデオレベルを変える、
第2はエミツタ抵抗10の値を変える、第3は発
振コンデンサの容量をかえることである。第1の
方法は比較的簡単であり、第1図に示したビデオ
レベル調整用抵抗17の値を変えて規定のデビエ
ーシヨンになる様に調整する。第2図の方法は、
エミツタ抵抗10を可変抵抗器にすればできる
が、温度特性ばらつきが問題となる。同様に第3
の方法は温度特性ばらつきや、部品コストの点で
問題がある。従つて従来は第1の方法でデビエー
シヨン調整を行なつていた。一方キヤリアセツト
調整は発振周波数調整抵抗20により外部から
FM変調器の電流をかえて発信周波数を規定の値
(第2図の例ではwpは4.4MHzとなる)に設定し
ていた。この調整では第2図において、直線の傾
き(デビエーシヨン)は変わらずに発振周波数を
調整するものである。 However, even if it is designed with high precision, the gain from the clamp circuit 4 to the current conversion transistor 8 varies to some extent, and variations in peripheral components cannot be reduced to zero, so deviation adjustment and carrier set adjustment are required. There are three methods for the deviation adjustment as described above. The first is to change the input video level of the current conversion transistor 8.
The second method is to change the value of the emitter resistor 10, and the third method is to change the capacitance of the oscillation capacitor. The first method is relatively simple, and involves adjusting the value of the video level adjusting resistor 17 shown in FIG. 1 to achieve a specified deviation. The method shown in Figure 2 is
This can be done by using a variable resistor as the emitter resistor 10, but variation in temperature characteristics becomes a problem. Similarly, the third
This method has problems in terms of variations in temperature characteristics and component costs. Therefore, conventionally, the deviation adjustment has been performed using the first method. On the other hand, the carrier set can be adjusted externally using the oscillation frequency adjustment resistor 20.
The oscillation frequency was set to a specified value (in the example in Figure 2, wp is 4.4MHz) by changing the current of the FM modulator. In this adjustment, the oscillation frequency is adjusted without changing the slope (deviation) of the straight line in FIG.
従来は以上の様な方法でデビエーシヨンとキヤ
リアセツト調整を行なつていたが、デビエーシヨ
ン調整を行なうとダイナミツクエンフアシス回路
5の入力レベルが変化するため、以下の不都合が
生じていた。第4図にダイナミツクエンフアシス
回路5の特性を示す。曲線Iは入力レベルがOdB
の場合、曲線,はそれぞれ−10dB,−20dBの
場合を湿す。この回路は入力の大小に応じてエン
フアシス特性を変える回路である。従つてデビエ
ーシヨン調整により入力レベルが変わつてしまう
と特性が変わつてしまい、これが画質変化の原因
になるという問題があつた。 Conventionally, deviation and carrier set adjustments have been made in the manner described above, but when the deviation adjustment is performed, the input level of the dynamic enhancement circuit 5 changes, resulting in the following inconvenience. FIG. 4 shows the characteristics of the dynamic emphasis circuit 5. Curve I has an input level of O dB
In the case of , the curves correspond to −10 dB and −20 dB , respectively. This circuit is a circuit that changes emphasis characteristics depending on the magnitude of the input. Therefore, when the input level changes due to deviation adjustment, the characteristics change, which causes a change in image quality.
本発明の目的は上記した従来の欠点をなくし、
ダイナミツクエンフアシス回路の入力レベルを変
えずにデビエーシヨン調整を行なうことのできる
新しい回路を提供することにある。 The purpose of the present invention is to eliminate the above-mentioned conventional drawbacks,
An object of the present invention is to provide a new circuit capable of performing deviation adjustment without changing the input level of a dynamic enhancement circuit.
本発明の特徴は、電流変換トランジスタのエミ
ツタ抵抗を温度変化の小さい厚膜抵抗で構成し、
この抵抗をレーザー等でトリミングすることによ
つてデビエーシヨン調整を行なうことである。 The feature of the present invention is that the emitter resistance of the current conversion transistor is composed of a thick film resistor with small temperature change.
Deviation adjustment is performed by trimming this resistance using a laser or the like.
本発明による家庭用VTRの記録回路の一実施
例を第5図に示す。第5図にはフランプ回路から
FM変調器までを内蔵したモノリシツクICを例に
示してある。この回路の特徴は、モノリミツク
ICの周辺部品をチツプコンデンサや厚膜抵抗で
構成しハイブリツドIC化しており、モノリシツ
クICとハイブリツドICを一体化することにより
回路の小型化を図つていることである。 An embodiment of a recording circuit for a home VTR according to the present invention is shown in FIG. Figure 5 shows the frump circuit.
A monolithic IC that includes an FM modulator is shown as an example. The feature of this circuit is that it is monolithic.
The peripheral parts of the IC are made up of chip capacitors and thick film resistors to create a hybrid IC, and by integrating a monolithic IC and a hybrid IC, the circuit is made smaller.
モノリシツクIC21にはクランプ回路4、ダ
イナミツクエンフアシス回路5メインエンフアシ
ス回路6、クリツプ回路7、電流変換トランジス
タ8、FM変調器11が内蔵されている。ハイブ
リツドIC22には上記モノリシツクIC21の他
に、モノリシツクICの周辺部品であるC1〜C3お
よびR1〜R13が搭載されている。コンデンサC1〜
C3はチツプコンデンサであり、抵抗R1〜R13は厚
膜抵抗である。 The monolithic IC 21 includes a clamp circuit 4, a dynamic emphasis circuit 5, a main emphasis circuit 6, a clip circuit 7, a current conversion transistor 8, and an FM modulator 11. In addition to the monolithic IC 21, the hybrid IC 22 is equipped with peripheral components C 1 to C 3 and R 1 to R 13 of the monolithic IC. Capacitor C 1 ~
C3 is a chip capacitor and resistors R1 to R13 are thick film resistors.
信号の流れを簡単に説明すると、AGC回路2、
ローパスフイルタ3(第1図)を通つたビデオ信
号がクランプ用コンデンサ18を介してハイブリ
ツドIC22のB端子に供給される。この信号は
モノシリツクIC21のb端子に入り、クランプ
回路4、ダイナミツクエンフアシス回路5、メイ
ンエンフアシス回路6、クリツプ回路7、電流変
換トランジスタ8を通りFM変調器11に供給さ
れ、FM信号に変換されてモノリシツクICのk端
子から出力される。このFM信号はハイブリツド
ICを通つてE端子から出力され、ハイパスフイ
ルタ12(第1図)に供給される。コンデンサ
C1と抵抗R1はダイナミツクエンフアシス回路の
特性(時定数およびエンフアシス量)を決定する
素子であり、コンデンサC2と抵抗R2,R3,R4は
メインエンフアシスの特性(時定数およびエンフ
アシス量)を決定する素子である。抵抗R1〜R4
は上記特性を決定する重要な抵抗であるが、レー
ザー等によりトリミングが可能であるため、非常
に精度の良い抵抗値が得られ、特性ばらつきを小
さく抑えることができる。抵抗R5とR8はホワイ
トクリツプレベルとダーククリツプレベルを調整
する抵抗で、fおよびg端子の電圧を変化させる
ことによつて第2図の波形に示したビデオ信号の
白側および黒側のひげの高さを規定値に調整する
ものである。 To briefly explain the signal flow, AGC circuit 2,
The video signal that has passed through the low-pass filter 3 (FIG. 1) is supplied to the B terminal of the hybrid IC 22 via a clamping capacitor 18. This signal enters the b terminal of the monolithic IC 21, passes through the clamp circuit 4, dynamic emphasis circuit 5, main emphasis circuit 6, clip circuit 7, and current conversion transistor 8, and is supplied to the FM modulator 11, where the FM signal is It is converted into and output from the k terminal of the monolithic IC. This FM signal is a hybrid
The signal is output from the E terminal through the IC and supplied to the high pass filter 12 (FIG. 1). capacitor
C 1 and resistor R 1 are elements that determine the characteristics of the dynamic emphasis circuit (time constant and amount of emphasis), and capacitor C 2 and resistors R 2 , R 3 , and R 4 are elements that determine the characteristics of the main emphasis circuit (time constant and amount of emphasis). This element determines the time constant and the amount of emphasis. Resistance R 1 ~ R 4
is an important resistance that determines the above-mentioned characteristics, and since it can be trimmed using a laser or the like, a very accurate resistance value can be obtained and characteristic variations can be suppressed to a small level. Resistors R5 and R8 are used to adjust the white clip level and dark clip level, and by changing the voltages at the f and g terminals, the white and black sides of the video signal shown in the waveforms in Figure 2 can be adjusted. This adjusts the height of the whiskers to a specified value.
厚膜抵抗の特長は、シート抵抗の値を選定すれ
ば温度特性をほとんど持たないものが得られ、し
かも温度特性のばらつきが小さいことである。さ
らに上述の様にトリミングが可能であるため、精
度の良い抵抗値が得られることや、回路の特性を
測定しながら所望の特性になるまで抵抗値をかえ
るといつた自動調整ができるという特長もある。
従つて電流変換トランジスタ8のエミツタ抵抗9
を厚膜抵抗で構成し、この抵抗をトリミングすれ
ばビデオ信号のレベルを調整せずにデビエーシヨ
ン調整ができるので、他の回路(たとえばダイナ
ミツクエンフアシス回路)に悪影響を及ぼすこと
がなくなる。 The advantage of thick film resistors is that if the value of the sheet resistance is selected, a resistor with almost no temperature characteristics can be obtained, and furthermore, the variation in temperature characteristics is small. Furthermore, since trimming is possible as mentioned above, highly accurate resistance values can be obtained, and automatic adjustments can be made by changing the resistance value until the desired characteristics are achieved while measuring the characteristics of the circuit. be.
Therefore, the emitter resistance 9 of the current conversion transistor 8
By constructing the circuit with a thick film resistor and trimming this resistor, deviation adjustment can be performed without adjusting the level of the video signal, so that other circuits (such as the dynamic emphasis circuit) are not adversely affected.
デビエーシヨン調整の一例を説明する。ダイナ
ミツクエンフアシス回路5の入力、すなわちハイ
ブリツドIC22のB端子には一定レベルのビデ
オ信号を供給する。(これは第1図のビデオレベ
ル調整用抵抗17により行なう事ができる。)
FM信号出力端子であるハイブリツドICのE端子
のデビエーシヨンの値を測定しながら、電流変換
トランジスタ8の入力ビデオ信号レベルのばらつ
きや、発振用コンデンサ19の容量ばらつきによ
るデビエーシヨンのずれを吸収する様にエミツタ
抵抗10の抵抗値をトリミングし、規定のデビエ
ーシヨンの値になるまで抵抗値を変える。しかる
後にビデオ信号のホワイトピークに対応する周波
数wpが規定の値になる様に、抵抗R12またはR13
をトリミングし、キヤリアセツト調整を行なう。 An example of deviation adjustment will be explained. A video signal at a constant level is supplied to the input of the dynamic enhancement circuit 5, that is, the B terminal of the hybrid IC 22. (This can be done using the video level adjustment resistor 17 shown in Figure 1.)
While measuring the deviation value of the E terminal of the hybrid IC, which is the FM signal output terminal, the emitter is The resistance value of the resistor 10 is trimmed and the resistance value is changed until it reaches a specified deviation value. After that, resistor R 12 or R 13 is connected so that the frequency wp corresponding to the white peak of the video signal becomes the specified value.
trim and adjust the carrier set.
抵抗をトリミングする場合、抵抗値の変化は小
→大と限られる。このためエミツタ抵抗10の初
期値は、種々のばらつきを考慮し、あらかじめ若
干小さな値に設定しなければならない。またエミ
ツタ抵抗10が初期値の時は、デビエーシヨンは
大きく発振周波数は高くなつており、トリミング
と共にデビエーシヨンは小さく発振周波数は低く
なる。 When trimming a resistor, the change in resistance value is limited to from small to large. Therefore, the initial value of the emitter resistor 10 must be set to a slightly smaller value in advance, taking into account various variations. Furthermore, when the emitter resistance 10 is at its initial value, the deviation is large and the oscillation frequency is high, and with trimming the deviation is small and the oscillation frequency becomes low.
デビエーシヨン調整終了時に、fstとfwpが規定
の値になつているとキヤリアセツト調整はしなく
て良いことになり、またずれ量が小さいとキヤリ
アセツト調整に要する時間が短くてすむ。以上の
事からキヤリアセツト調整抵抗R12,R13の初期
値は、デビエーシヨン調整終了時の発振周波数が
規定の値になるように選ぶのが望ましく、デビエ
ーシヨン調整終了時の発振周波数が規定より高い
ものについてはR13をトリミングし、低いものに
ついてはR12をトリミングする。 If f st and f wp are at the specified values at the end of the deviation adjustment, there is no need to adjust the carrier set, and if the amount of deviation is small, the time required for the carrier set adjustment will be short. From the above, it is desirable to select the initial values of the carrier set adjustment resistors R 12 and R 13 so that the oscillation frequency at the end of the deviation adjustment is a specified value, and the oscillation frequency at the end of the deviation adjustment is higher than the specified value. Trim R 13 for low and R 12 for low.
本発明によるデビエーシヨン調整方法の第2の
実施例を第6図に示す。この図はデビエーシヨン
調整の部分のみを取り出して書いてあり、他は第
5図と同様である。この回路が第5図に示したデ
ビエーシヨン調整方法と異なる点は発信周波数を
変化させずに(たとえばシンクチツプ周波数固
定)デビエーシヨン調整を行なえる点である。た
とえば電源電圧VCCが抵抗R14とR15で分圧される
電圧を、電流変換トランジスタ8のエミツタ端子
9におけるビデオ信号のシンクチツプ電位と同電
位に設定し、抵抗R16をトリミングするとシンク
チツプに対応する周波数stを変えずにデビエー
シヨンを変えることができる。これは、シンクチ
ツプレベルにおいては抵抗R16を変化させても電
流変換トランジスタ8のコレクタ電流は変化しな
いが、電流変換トランジスタの利得(すなわちデ
ビエーシヨン)はR16の抵抗値が影響するためで
ある。抵抗R16の抵抗値とFM変調のV−f変換
の関係を第7図に示す。抵抗R16の値が小さい程
直線の傾きが大きく、抵抗値が大きくなると傾き
が小さくなる。デビエーシヨン調整終了時の発振
周波数のずれ量から言えば、このデビエーシヨン
調整方法は発振用コンデンサ19の容量ばらつき
より変換トランジスタ8の入力ビデオ信号レベル
のばらつきによるデビエーシヨン変換が大きい時
に有利であり、反対の場合には第5図に示した方
法が有利である。 A second embodiment of the deviation adjustment method according to the present invention is shown in FIG. This diagram shows only the deviation adjustment part, and the rest is the same as Figure 5. This circuit differs from the deviation adjustment method shown in FIG. 5 in that deviation adjustment can be performed without changing the oscillation frequency (for example, by fixing the sync chip frequency). For example, if the voltage obtained by dividing the power supply voltage V CC by resistors R 14 and R 15 is set to the same potential as the sync chip potential of the video signal at the emitter terminal 9 of the current conversion transistor 8, and the resistor R 16 is trimmed, the sync chip will be supported. Deviation can be changed without changing the frequency st . This is because at the sink chip level, even if the resistor R16 is changed, the collector current of the current conversion transistor 8 does not change, but the gain (ie, deviation) of the current conversion transistor is affected by the resistance value of R16 . FIG. 7 shows the relationship between the resistance value of the resistor R16 and the Vf conversion of FM modulation. The smaller the value of resistance R16 , the greater the slope of the straight line, and the larger the resistance value, the smaller the slope. In terms of the amount of deviation in the oscillation frequency at the end of the deviation adjustment, this method of deviation adjustment is advantageous when the deviation conversion due to the variation in the input video signal level of the conversion transistor 8 is larger than the variation in the capacitance of the oscillation capacitor 19, and vice versa. The method shown in FIG. 5 is advantageous.
第6図に示した回路において、抵抗R9をトリ
ミングしてデビエーシヨン調整を行なうこともで
きる。この場合抵抗R14とR15の抵抗比を選ぶこ
とで、デビエーシヨン調整終了後の発振周波数を
変えることができる。従つて、キヤリアセツト調
整の可変範囲が上下バランスするように抵抗
R12,R15の値を設定できる。 In the circuit shown in FIG. 6, the deviation adjustment can also be made by trimming the resistor R9 . In this case, by selecting the resistance ratio of resistors R14 and R15 , the oscillation frequency after the deviation adjustment is completed can be changed. Therefore, the resistance is adjusted so that the variable range of carrier set adjustment is balanced up and down.
Values of R 12 and R 15 can be set.
本発明の第3の実施例を第8図に示す。デビエ
ーシヨン調整は抵抗R9をトリミングする事で行
なう。電流変換トランジスタ8のエミツタ端子9
と抵抗R9とR16の間にコイルが接続されており、
この回路はFM変調器に入る高域成分を抑圧する
ローパスフイルタを形成している。これはクリツ
プで生じる高調波歪により広がつたビデオ信号の
帯域を制限しモアレ等の発生を防止するものであ
る。コイルを接続しても直流的には何ら影響を与
えず、デビエーシヨン調整は前述通り行なうこと
ができる。 A third embodiment of the invention is shown in FIG. Deviation adjustment is done by trimming resistor R9 . Emitter terminal 9 of current conversion transistor 8
and a coil is connected between resistors R 9 and R 16 ,
This circuit forms a low-pass filter that suppresses high-frequency components entering the FM modulator. This is to limit the band of the video signal, which is spread due to harmonic distortion caused by clipping, and to prevent the occurrence of moiré and the like. Even if the coil is connected, there is no effect on the direct current, and the deviation adjustment can be performed as described above.
本発明によるデビエーシヨン調整回路はダイナ
ミツクエンフアシス回路の入力レベルを変化させ
る事なく行なえるので、デビエーシヨン調整によ
つてダイナミツクエンフアシスラム回路の特性を
変化させることがない。また一定の入力レベルに
おいてデビエーシヨン調整を行なうためハイブリ
ツドIC単体で調整ができる。また厚膜抵抗をト
リミングする可変抵抗であるため従来のように温
度特性の心配がないなどの特長を有している。 Since the deviation adjustment circuit according to the present invention can be performed without changing the input level of the dynamic enhancement circuit, the characteristics of the dynamic enhancement circuit will not be changed by the deviation adjustment. Also, since deviation adjustment is performed at a fixed input level, adjustment can be made with a single hybrid IC. Additionally, since it is a variable resistor that trims a thick film resistor, it has the advantage of not having to worry about temperature characteristics unlike conventional resistors.
第1図は従来の磁気記録再生装置の記録回路の
ブロツク図、第2図はデビエーシヨン調整とキヤ
リアセツト調整の説明のため電圧対周波数特性
図、第3図はFM変調器の一例を示す回路図、第
4図はダイナミツクエンフアシス回路の特性例を
示す特性曲線図、第5図は本発明による記録回路
の第1の実施例を示す回路図、第6図は本発明に
よる記録回路の第2の実施例の主要部を示す回路
図、第7図は第6図のデビエーシヨン調整と発振
周波数の関係を説明するための電圧対周波数特性
図、第8図は本発明による記録回路の第3の実施
例の主要部を示す回路図である。
5:ダイナミツクエンフアシス回路、8:電流
変換トランジスタ、11:FM変調器、19:発
振用コンデンサ、21:モノリシツクIC、2
2:ハイブリツドIC、R1〜R16:厚膜抵抗。
Fig. 1 is a block diagram of a recording circuit of a conventional magnetic recording/reproducing device, Fig. 2 is a voltage vs. frequency characteristic diagram for explaining deviation adjustment and carrier set adjustment, and Fig. 3 is a circuit diagram showing an example of an FM modulator. , FIG. 4 is a characteristic curve diagram showing an example of the characteristics of a dynamic enhancement circuit, FIG. 5 is a circuit diagram showing a first embodiment of a recording circuit according to the present invention, and FIG. 6 is a diagram showing a first embodiment of a recording circuit according to the present invention. A circuit diagram showing the main part of the second embodiment, FIG. 7 is a voltage vs. frequency characteristic diagram for explaining the relationship between the deviation adjustment and oscillation frequency shown in FIG. 6, and FIG. FIG. 3 is a circuit diagram showing the main parts of the third embodiment. 5: Dynamic emphasis circuit, 8: Current conversion transistor, 11: FM modulator, 19: Oscillation capacitor, 21: Monolithic IC, 2
2: Hybrid IC, R1 to R16 : Thick film resistor.
Claims (1)
吸収するAGC回路と、 AGC回路から出力されるビデオ信号のシンク
チツプを所定の電位に固定するクランプ回路と、 入力レベルに応じてエンフアシス量が変わる所
定のダイナミツクエンフアシス特性で、クランプ
回路から出力されたビデオ信号をエンフアシスす
るダイナミツクエンフアシス回路を含むエンフア
シス回路と、 エンフアシス回路の出力に応じたコレクタ電流
を発生するトランジスタと、 このトランジスタのコレクタ電流に応じた周波
数の出力信号を発生する周波数変調器と、 周波数変調器の出力を磁気テープに記録する磁
気ヘツドと、 上記トランジスタのエミツタにおけるビデオ信
号のシンクチツプ電位と同電位の固定電圧を発生
するバイアス源と、 上記トランジスタのエミツタとバイアス源との
間に設けられ、上記トランジスタのこレクタ電流
を調整する調整用抵抗と、 からなることを特徴とするビデオ信号記録回路。[Claims] 1. An AGC circuit that absorbs variations in the level of an input video signal, a clamp circuit that fixes the sync chip of the video signal output from the AGC circuit to a predetermined potential, and an emphasis control circuit that absorbs variations in the level of an input video signal. An emphasis circuit including a dynamic emphasis circuit that emphasizes the video signal output from the clamp circuit with a predetermined dynamic emphasis characteristic that changes in amount, and a transistor that generates a collector current according to the output of the emphasis circuit. , a frequency modulator that generates an output signal with a frequency corresponding to the collector current of this transistor, a magnetic head that records the output of the frequency modulator on a magnetic tape, and a sync chip at the same potential as the video signal sync chip potential at the emitter of the transistor. A video signal recording circuit comprising: a bias source that generates a fixed voltage; and an adjustment resistor that is provided between the emitter of the transistor and the bias source and that adjusts the collector current of the transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8922280A JPS5715206A (en) | 1980-07-02 | 1980-07-02 | Video signal recording circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8922280A JPS5715206A (en) | 1980-07-02 | 1980-07-02 | Video signal recording circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5715206A JPS5715206A (en) | 1982-01-26 |
| JPH0346881B2 true JPH0346881B2 (en) | 1991-07-17 |
Family
ID=13964694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8922280A Granted JPS5715206A (en) | 1980-07-02 | 1980-07-02 | Video signal recording circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5715206A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61103950A (en) * | 1984-10-29 | 1986-05-22 | Chisso Corp | Polyethylene resin composition for heat-weldable composite fiber |
| JPH07103489B2 (en) * | 1986-07-01 | 1995-11-08 | イ−・アイ・デユポン・デ・ニモアス・アンド・カンパニ− | Method for combining and co-stretching antistatic filaments and non-stretched nylon filaments |
-
1980
- 1980-07-02 JP JP8922280A patent/JPS5715206A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5715206A (en) | 1982-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4210942A (en) | Video signal play-back circuit | |
| US4481547A (en) | Video signal processing circuit | |
| JPH0346881B2 (en) | ||
| US5815033A (en) | Integrated circuit, variable filter adjusting method therefor, and electronic equipment using the same | |
| JPH027228B2 (en) | ||
| US3944754A (en) | Record disc recording system with signal amplitude controlled by stylus arm position | |
| US4630251A (en) | Video disc reproducing apparatus | |
| US3796966A (en) | Noise-reduction amplifier | |
| JPH0136345Y2 (en) | ||
| JPH0422406Y2 (en) | ||
| KR890002048Y1 (en) | Specific frequency selection circuit of recorder | |
| KR910003572Y1 (en) | VTR image quality control recording and playback circuit | |
| JPH07147666A (en) | Video tape recorder | |
| JPS6249662B2 (en) | ||
| JPH08273106A (en) | Magnetic recording circuit | |
| JPS59140781A (en) | Video signal processing circuit | |
| JPS61152183A (en) | Time axis variation correction device | |
| JPH04119082A (en) | Frequency characteristic improvement circuit | |
| JPS6313482A (en) | Magnetic recording and reproducing device | |
| JPS5958978A (en) | Integrated automatic gain control circuit | |
| JPS6412026B2 (en) | ||
| JPS62165767A (en) | Luminance signal processing circuit | |
| JPS58177505A (en) | Magnetic recording and reproducing device | |
| JPS6128274B2 (en) | ||
| JPS58172089A (en) | Signal writing circuit |