JPH0347625B2 - - Google Patents
Info
- Publication number
- JPH0347625B2 JPH0347625B2 JP57085112A JP8511282A JPH0347625B2 JP H0347625 B2 JPH0347625 B2 JP H0347625B2 JP 57085112 A JP57085112 A JP 57085112A JP 8511282 A JP8511282 A JP 8511282A JP H0347625 B2 JPH0347625 B2 JP H0347625B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- solid
- photoelectric conversion
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は、クロツクパルスを用いることなく画
素の走査を行ない、しかも並列信号読出しを可能
とする固体撮像装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a solid-state imaging device that scans pixels without using clock pulses and also enables parallel signal readout.
従来の固体撮像素子としては、大きく分けて
MOS型とCCD型の2種類が存在する。 Conventional solid-state image sensors can be broadly divided into
There are two types: MOS type and CCD type.
代表的なMOS型固体撮像素子においては、拡
散、もしくはイオン注入等で製造されたフオトダ
イオードによつて集められた信号電荷が、フオト
ダイオードに接続するMOSFET(以下、垂直
MOSTと呼ぶ。)を通して垂直の信号伝送線(以
下、垂直伝送線と呼ぶ)に導びかれた後、垂直伝
線末端に隣接するMOSFET(以下、水平MOST
と呼ぶ。)を通して水平の信号伝送線(以下、水
平伝送線と呼ぶ。)に導びかれると同時に信号出
力部で電気信号として読み出される。ここで、垂
直MOSTは、垂直走査回路からのパルスで選択
された時にオンとなり、水平MOSTは、水平走
査回路からのパルスで選択された時にオンとな
る。 In a typical MOS type solid-state image sensor, signal charges collected by a photodiode manufactured by diffusion or ion implantation are transferred to a MOSFET (hereinafter referred to as vertical) connected to the photodiode.
It's called MOST. ) to the vertical signal transmission line (hereinafter referred to as the vertical transmission line), the MOSFET adjacent to the end of the vertical transmission line (hereinafter referred to as the horizontal MOST
It is called. ) to a horizontal signal transmission line (hereinafter referred to as a horizontal transmission line), and simultaneously read out as an electrical signal at a signal output section. Here, the vertical MOST turns on when selected by a pulse from the vertical scanning circuit, and the horizontal MOST turns on when selected by a pulse from the horizontal scanning circuit.
一方、代表的なCCD型固体撮像素子(ここで
はインターライン構成を例に採用する。)におい
ては、MOS型と同様に作られたフオトダイオー
ドによつて集められた信号電荷がフオトダイオー
ドに隣接するMOSゲートを介して垂直のCCDレ
ジスタ(以下、垂直CCDと呼ぶ)に導びかれた
後、転送動作により水平のCCDレジスタ(以下、
水平CCDと呼ぶ。)に導びかれ、更に転送動作に
より信号出力部まで運ばれて、電気信号として読
み出される。 On the other hand, in a typical CCD-type solid-state image sensor (an interline configuration is used here as an example), signal charges collected by a photodiode made in the same way as a MOS-type are transferred adjacent to the photodiode. After being guided to a vertical CCD register (hereinafter referred to as vertical CCD) via a MOS gate, it is transferred to a horizontal CCD register (hereinafter referred to as vertical CCD) by a transfer operation.
It is called horizontal CCD. ), and is further carried to a signal output section by a transfer operation and read out as an electrical signal.
この様な固体撮像素子の解像度は、画素となる
フオトダイオードの数で決まるのが、現状は、2/
3インチサイズの受光面積に、垂直約500個、水平
約400個というのが一般的である。ところが、こ
の固体撮像素子でカラーネガフイルム並みの解像
度を実現するためには、最低でも、垂直2500個水
平2000個、画素数として2/3インチサイズ受光面
積に500万画素は必要である。(実際には、フイル
ムのr,m,s粒状度を考慮しなければならず、
この値の更に20〜30倍になる。)水平の画素数が
2000個というと1つの画素を含むセルサイズは
(2/3インチ受光面積の場合)水平方向に約4.8μm
となる。(垂直の画素数は2500個であるから、垂
直方向のセルサイズは約2.8μmとなる。)
この様な高密度化された画素数を実現しようと
する場合、MOS型では、1走査回路の設計が極
めて困難になり2駆動パルスの周波数として水平
走査回路では約35MHgになる為、駆動そのもの
も極めて困難になる。CCD型でも、1CCDの転送
電極の設計が極めて困難になり2駆動パルスの周
波数として水平CCDでは35MHgになる為、MOS
型同様、駆動そのものが極めて困難となる。 The resolution of such solid-state image sensors is determined by the number of photodiodes that form pixels, but currently, the resolution is 2/2.
Typically, there are approximately 500 vertical and 400 horizontal sensors in a 3-inch light-receiving area. However, in order to achieve the same resolution as color negative film with this solid-state image sensor, a minimum of 2,500 pixels vertically and 2,000 horizontally, or 5 million pixels in a 2/3-inch light-receiving area, is required. (In practice, the r, m, s granularity of the film must be taken into account,
It will be 20 to 30 times more than this value. ) The number of horizontal pixels is
When you say 2000 cells, the cell size including one pixel is approximately 4.8μm in the horizontal direction (in the case of 2/3 inch light receiving area).
becomes. (Since the number of vertical pixels is 2500, the vertical cell size is approximately 2.8 μm.) When trying to realize such a high density pixel number, the MOS type requires only one scanning circuit. The design becomes extremely difficult, and the frequency of the two drive pulses is approximately 35MHg in a horizontal scanning circuit, making the drive itself extremely difficult. Even with the CCD type, it is extremely difficult to design a transfer electrode for one CCD, and the frequency of two drive pulses is 35MHg for a horizontal CCD, so the MOS
Like the mold, the drive itself is extremely difficult.
この様に、従来の代表的な走査方法は、固体撮
像素子の高解像度化(すなわち高密度化)に対し
て不適当であることが分かる。 As described above, it can be seen that the typical conventional scanning method is unsuitable for increasing the resolution (that is, increasing the density) of solid-state image sensors.
そこで、本発明は固体撮像素子の高解像度化
(すなわち高密度化)に適した走査方法を実現す
ることのできる固体撮像装置を提供することを目
的とするものである。 Therefore, an object of the present invention is to provide a solid-state imaging device that can implement a scanning method suitable for increasing the resolution (that is, increasing the density) of a solid-state imaging device.
本発明では、上記目的を達成するために、半導
体基板の一方に形成されたフオトダイオードの信
号電荷が複数の抵抗性ゲート電極によつてオンさ
れるチヤネルを経由して基板の反対側に読み出さ
れるようにしたことに特徴がある。 In order to achieve the above object, in the present invention, signal charges of a photodiode formed on one side of a semiconductor substrate are read out to the other side of the substrate via a channel turned on by a plurality of resistive gate electrodes. It is characterized by the fact that it is made as follows.
抵抗性ゲート電極の基本構成を第1図aに示
す。P基板101上に形成されたn-領域102
の上に絶縁膜103を介して抵抗性ゲート電極1
04が作られ、その両端に電圧Eが印加される
と、第1図bに示すようなn-領域102のポテ
ンシヤル分布が得られる。この時、n-領域10
2の空乏化電位をψ=ψ0とすると、Aで示され
た範囲が空乏化する領域に対応する。 The basic structure of a resistive gate electrode is shown in FIG. 1a. n - region 102 formed on P substrate 101
Resistive gate electrode 1 is placed on top of the insulating film 103.
04 is created and a voltage E is applied across it, a potential distribution of the n - region 102 as shown in FIG. 1b is obtained. At this time, n - area 10
Assuming that the depletion potential of 2 is ψ=ψ 0 , the range indicated by A corresponds to the region to be depleted.
この様な抵抗性ゲート電極を用いて走査機能を
実現するには、第2図に示すように、最低2本の
抵抗性ゲート電極があればよい。 To realize the scanning function using such resistive gate electrodes, at least two resistive gate electrodes are required, as shown in FIG.
第2図a,bは、それぞれその上面図、断面図
を表わし、第2図cはポテンシヤル分布を示す。
P基板201上に形成されたn-領域202の上
に絶縁膜203を介して、抵抗性ゲート電極20
4および205が作られている。 FIGS. 2a and 2b show a top view and a sectional view, respectively, and FIG. 2c shows a potential distribution.
A resistive gate electrode 20 is formed on an n - region 202 formed on a P substrate 201 via an insulating film 203.
4 and 205 are made.
抵抗性ゲート電極204の両端の端子B−C間
に電圧E1を印加し(対応するポテンシヤルを
ψ1)、抵抗性ゲート電極205の両端の端子D−
E間に電圧E2を印加している。(対応するポテン
シヤルをψ2)この時、n-領域202の空乏化電
位をψ=ψ0とすると抵抗性ゲート電極204に
対してはFで示された範囲が空乏化領域となり、
抵抗性ゲート電極205に対しては、Gで示され
た範囲が空乏化領域となる。従つて、抵抗性ゲー
ト電極204,205に直角な方向でn-領域2
02を眺めると、Hで示される範囲にチヤネルが
形成されることになる。 A voltage E 1 is applied between terminals B and C at both ends of the resistive gate electrode 204 (corresponding potential is ψ 1 ), and a voltage E 1 is applied between terminals B and C at both ends of the resistive gate electrode 205 .
A voltage E2 is applied between E. (The corresponding potential is ψ 2 ) At this time, if the depletion potential of the n - region 202 is ψ = ψ 0 , then the range indicated by F becomes the depletion region for the resistive gate electrode 204.
For the resistive gate electrode 205, the range indicated by G becomes a depletion region. Therefore, in the direction perpendicular to the resistive gate electrodes 204 and 205, the n - region 2
Looking at 02, a channel is formed in the range indicated by H.
このような、チヤネルを例えば右側に走査させ
るには、鋸歯状波R1,R2をそれぞれ、B−C端
子間、D−E端子間に容量を介して供給すればよ
い。 In order to scan the channel to the right, for example, the sawtooth waves R 1 and R 2 may be supplied between the B and C terminals and between the D and E terminals via capacitors, respectively.
本発明は、この様な複数の抵抗性ゲート電極に
よつて得られる走査機能を、基板に埋めこまれた
複数の抵抗性ゲート電極に適用するもので、以
下、本発明の詳細を実施例を用いて説明する。 The present invention applies the scanning function obtained by such a plurality of resistive gate electrodes to a plurality of resistive gate electrodes embedded in a substrate. I will explain using
第3図は、本発明の一実施例を示すもので、1
個の画素に関して、aは下面図、bはX−X′断
面図、cはY−Y′断面図、dは等価回路図を示
している。 FIG. 3 shows one embodiment of the present invention.
Regarding each pixel, a shows a bottom view, b shows a cross-sectional view along the line X-X', c shows a cross-sectional view along the Y-Y' line, and d shows an equivalent circuit diagram.
第3図で、シリコンなどの半導体から成るn-
基板301の一表面に絶縁物302で分離された
n+領域303が、透明な膜304で被われてい
る。一方、n-基板301の反対表面には、n+領
域303に相対してn+領域305が形成され、
絶縁膜306の開口部で信号伝送線307と接続
されている。 In Figure 3, n - is made of semiconductor such as silicon.
Separated by an insulator 302 on one surface of the substrate 301
The n + region 303 is covered with a transparent film 304. On the other hand, on the opposite surface of the n - substrate 301, an n + region 305 is formed opposite to the n + region 303.
It is connected to a signal transmission line 307 through an opening in the insulating film 306 .
n+領域303は、フオトダイオードの機能を
もち、このn+領域303とn+領域305との間
のn-領域は、第1の抵抗性ゲート電極として働
くP領域308と第2の抵抗性ゲート電極として
働くP領域309とにn-領域301が空乏化す
る電圧が印加された時、n+領域303の信号を
n+領域305に読出すためのチヤネルが形成さ
れる
このことを分かり易く表現したものが、第3図
dの等価回路である。ここでn+領域303に対
応するのがフオトダイオード310、n+領域3
05に対応するのが、ドレイン端子311、第1
の抵抗性ゲート電極としてP領域308に対応す
るのが、第1ゲート部312、第2の抵抗性ゲー
ト電極として働くP領域309に対応するのが第
2ゲート部313であり、第1ゲート部312お
よび第2ゲート部313の着色部が空乏化状態の
範囲を表わしている。従つて、第3図dの等価回
路のゲート部314と交又する第1ゲート312
および第2ゲート313が共に着色していれば、
ゲート部314の下にチヤネルが形成され、フオ
トダイオード310の信号電局はドレイン端子3
11側に読み出される。 The n + region 303 has the function of a photodiode, and the n- region between the n + region 303 and the n + region 305 has a P region 308 which acts as a first resistive gate electrode and a second resistive gate electrode. When a voltage that depletes the n - region 301 is applied to the P region 309 serving as a gate electrode, the signal of the n + region 303 is
A readout channel is formed in the n + region 305. This is clearly expressed in the equivalent circuit shown in FIG. 3d. Here, the photodiode 310 corresponds to the n + region 303, and the n + region 3
05 corresponds to the drain terminal 311, the first
A first gate portion 312 corresponds to the P region 308 as a resistive gate electrode, a second gate portion 313 corresponds to the P region 309 serving as a second resistive gate electrode, and the first gate portion The colored portions of 312 and the second gate portion 313 represent the range of the depletion state. Therefore, the first gate 312 intersects with the gate portion 314 of the equivalent circuit of FIG. 3d.
and the second gate 313 are both colored,
A channel is formed under the gate part 314, and the signal terminal of the photodiode 310 is connected to the drain terminal 3.
11 side.
以上のような単位画素をアレイとすることによ
り一次元又は二次元の撮像素子が構成できる。 A one-dimensional or two-dimensional imaging device can be constructed by forming an array of unit pixels as described above.
第4図は、第3図に示した単位画素を2次元に
配列した固体撮像装置の実施例を示す。(これは、
第3図dに示した等価回路を用いて、3次元構造
を2次元的に表示している。)
半導体基板の一表面にフオトダイオード401
が2次元配列されており、各行ごとに、電圧E1
が印加された第1の抵抗性ゲート電極402およ
び電圧E2が印加された第2の抵抗性ゲート電極
403によつて開かれるチヤネルを通して、フオ
トダイオード401の信号電荷が半導体基板の反
対表面の信号伝送線404に読み出される。この
実施例における水平走査は、鋸歯状波R1および
R2を、それぞれ端子B−C間および端子D−E
間に容量を介して印加することにより行なわれ
る。また、垂直走査は、本実施例では行なわず、
信号は各行同時出力としている。 FIG. 4 shows an embodiment of a solid-state imaging device in which the unit pixels shown in FIG. 3 are arranged two-dimensionally. (this is,
The three-dimensional structure is displayed two-dimensionally using the equivalent circuit shown in FIG. 3d. ) A photodiode 401 is placed on one surface of the semiconductor substrate.
are arranged in a two-dimensional array, and for each row, the voltage E 1
Through a channel opened by a first resistive gate electrode 402 to which a voltage E 2 is applied and a second resistive gate electrode 403 to which a voltage E 2 is applied, the signal charge of the photodiode 401 is transferred to a signal on the opposite surface of the semiconductor substrate. The signal is read out to the transmission line 404. The horizontal scan in this example consists of sawtooth waves R 1 and
R 2 between terminals B and C and between terminals D and E, respectively.
This is done by applying the voltage via a capacitor between them. In addition, vertical scanning is not performed in this embodiment,
Signals are output simultaneously for each row.
以上の様に、本装置によれば、離散的に2次元
配列されたフオトダイオードを走査する場合に、
従来の様なクロツクパルスが不要になる。この結
果、従来の固体撮像装置で画素の高密度化に伴な
い走査を行なわせるために避けられなかつた、(1)
高速の走査回路の設計が困難である。(2)高速のク
ロツクパルスで駆動するため消費電力が極めて大
きくなる。その結果、(3)発熱が生じる。という問
題がなくなる。 As described above, according to the present device, when scanning photodiodes that are discretely arranged in two dimensions,
The conventional clock pulse is no longer necessary. As a result, in order to perform scanning with the increase in pixel density in conventional solid-state imaging devices, (1)
Designing high-speed scanning circuits is difficult. (2) Power consumption is extremely high because it is driven by high-speed clock pulses. As a result, (3) fever occurs. This problem will disappear.
第4図の実施例では、信号が各行同時出力とな
つているが、従来の固体撮像装置の様な信号の順
次出力も可能である。 In the embodiment shown in FIG. 4, signals are output simultaneously for each row, but it is also possible to output signals sequentially like a conventional solid-state imaging device.
第5図は、信号の順次出力が可能な固体撮像装
置の実施例である。(第5図も、第3図dに示し
た等価回路を用いて、3次元構造を2次元的に表
示している。)
半導体基板の一表面にフオトダイオード501
が2次元配列されており、各行ごとに、第1の抵
抗性ゲート電極502、および第2の抵抗性ゲー
ト電極503によつて開かれるチヤネルを通して
フオトダイオード501の信号電荷が半導体基板
の反対表面の信号伝送線504に読み出される。 FIG. 5 shows an embodiment of a solid-state imaging device capable of sequentially outputting signals. (FIG. 5 also shows a three-dimensional structure two-dimensionally using the equivalent circuit shown in FIG. 3d.) A photodiode 501 is placed on one surface of the semiconductor substrate.
are arranged in a two-dimensional array, and in each row, the signal charge of the photodiode 501 is transferred to the opposite surface of the semiconductor substrate through a channel opened by a first resistive gate electrode 502 and a second resistive gate electrode 503. The signal is read out to the signal transmission line 504.
この実施例では垂直走査にも抵抗性ゲート電極
を用いている。すなわち、各行の第1の抵抗性ゲ
ート電極502の両端は、第3の抵抗性ゲート電
極505、および第4の抵抗性ゲート電極506
によつて開かれるチヤネルを通してそれぞれ端子
BおよびCに接続される。また、各行の第2の抵
抗性ゲート電極503の両端は、第3の抵抗性ゲ
ート電極505、および第4の抵抗性ゲート電極
506によつて開かれるチヤネルを通して、それ
ぞれ端子DおよびEに接続される。 In this embodiment, a resistive gate electrode is also used for vertical scanning. That is, both ends of the first resistive gate electrode 502 in each row are connected to the third resistive gate electrode 505 and the fourth resistive gate electrode 506.
are connected to terminals B and C respectively through channels opened by . Further, both ends of the second resistive gate electrode 503 in each row are connected to terminals D and E, respectively, through channels opened by the third resistive gate electrode 505 and the fourth resistive gate electrode 506. Ru.
この実施例における垂直走査は、鋸歯状波R3
を電圧E3の印加された第3の抵抗性ゲート電極
505の両端F−G間に容量を介して印加し、鋸
歯状波R4を電圧E4の印加された第4の抵抗性ゲ
ート電極506の両端H−I間に容量を介して印
加することにより行なわれる。第5図では、抵抗
性ゲート電極の着色部が空乏化状態を示してお
り、Jの範囲にある行が走査されていることを表
わす。(すなわち同時2行読出しと一般に呼ばれ
ている走査方法である。)
この実施例における水平走査は、第4図と基本
的に同一で鋸歯状波R1およびR2を電圧E1が接続
された端子B−C間および電圧E2が印加された
端子D−E間に容量を介して印加することにより
行なわれる。(もちろん、垂直走査された行に限
られる。)
これまでの実施例は、2次元配列された離散的
なフオトダイオードを用いた為、水平走査信号は
離散的な信号として出力される。 The vertical scan in this example is a sawtooth wave R 3
is applied via a capacitor between both ends FG of the third resistive gate electrode 505 to which a voltage E 3 is applied, and a sawtooth wave R 4 is applied to the fourth resistive gate electrode 505 to which a voltage E 4 is applied. This is done by applying the voltage between both ends H and I of 506 via a capacitor. In FIG. 5, the colored portion of the resistive gate electrode indicates a depleted state, indicating that the rows in the range J are being scanned. (In other words, this is a scanning method commonly called simultaneous two-row readout.) The horizontal scanning in this embodiment is basically the same as that in FIG. 4, in which sawtooth waves R 1 and R 2 are connected to voltage E 1 . This is done by applying the voltage between the terminals B and C to which the voltage E 2 is applied and between the terminals D and E to which the voltage E 2 is applied via a capacitor. (Of course, this is limited to vertically scanned rows.) In the embodiments described above, two-dimensionally arranged discrete photodiodes are used, so the horizontal scanning signal is output as a discrete signal.
しかるに、本発明は離散的なフオトダイオード
だけに限定されず、連続的な光導電膜に対しても
適用可能である。 However, the invention is not limited to discrete photodiodes, but is also applicable to continuous photoconductive films.
第6図は、その様な実施例で1個の基本画素単
位に関して、aは下面図、bはX−X′断面図、
cはY−Y′断面図、dは等価回路を示している。 FIG. 6 shows a bottom view of one basic pixel unit in such an embodiment, b a cross-sectional view taken along line X-X', and FIG.
c shows a YY' sectional view, and d shows an equivalent circuit.
第6図で、シリコンなどの半導体からなるn-
基板601の一表面に、光導電材料(Pb,Cdな
どの硫化物又はセレン化物、InSb、GaAsなどの
−様などが利用でき、単結晶・蒸着膜・焼結
膜などの使用条件に応じて使い分ければよい。)
で形成された光導電体領域602が形成され、透
明な膜603で被われている。一方、n-基板6
01の反対表面にはn+領域604が形成され、
絶縁膜605の開口部で信号伝送線606と接続
されている。 In Figure 6, n - is made of semiconductor such as silicon.
On one surface of the substrate 601, photoconductive materials (sulfides such as Pb, Cd, selenide, InSb, GaAs, etc.) can be used, depending on the usage conditions such as single crystal, vapor deposited film, sintered film, etc. )
A photoconductor region 602 is formed and covered with a transparent film 603. On the other hand, n -substrate 6
An n + region 604 is formed on the opposite surface of 01,
It is connected to a signal transmission line 606 through an opening in the insulating film 605 .
光導電体領域602には、伝導電荷の主体が正
孔(P型)の場合と電子(n型)の場合とがあり
n+領域303と組合わせるときに前者は電子空
乏動作、後者は電子著積動作として機能させるこ
とが必要となる。 In the photoconductor region 602, there are two cases in which conduction charges are mainly holes (P type) and electrons (N type).
When combined with the n + region 303, the former needs to function as an electron depletion operation, and the latter as an electron accumulation operation.
この光導電体領域602とn+領域604との
間のn-領域は、第1の抵抗性ゲート電極として
働くP領域607と第2の抵抗性ゲート電極とし
て働くP領域608とに、n-領域601が完全
に空乏化する電圧が印加された時、光導電体領域
602の信号電荷をn+領域604に読出すため
のチヤネルが形成される。 The n - region between the photoconductor region 602 and the n + region 604 is divided into a P region 607 serving as a first resistive gate electrode and a P region 608 serving as a second resistive gate electrode . When a voltage is applied that completely depletes region 601, a channel is formed for reading signal charges in photoconductor region 602 to n + region 604.
以上のことを分かり易く表現したものが、第6
図dの等価回路である。第6図dにおいて、光導
電体領域602に対応するのが光導電体領域60
9、n+領域604に対応するのがn+領域610、
第1の抵抗性ゲート電極として働くP領域607
に対応するのが第1ゲート部611、第2の抵抗
性ゲート電極として働くP領域608に対応する
のが第2ゲート部612であり、第1ゲート部6
11および第2ゲート部612の着色部が空乏状
態の範囲を表わしている。従つて、第6図dにお
いては、Kで示す幅に対応するチヤネルが光導電
体領域609からn+領域610に向かつて開か
れ、光導電体領域609の信号電荷がn+領域6
10側に読み出される。(Kで示す幅は自由に設
定できるので、この幅を狭くすれば、高解像度の
目的が達成される。)
以上の様な、基本画素単位を平面に配列するこ
とにより、一次元又は二次元の撮像素子が構成で
きる。 The above is expressed in an easy-to-understand manner in the 6th section.
This is the equivalent circuit of Figure d. In FIG. 6d, photoconductor region 60 corresponds to photoconductor region 602.
9. Corresponding to the n + area 604 is the n + area 610,
P region 607 serves as first resistive gate electrode
The first gate portion 611 corresponds to the first gate portion 611, the second gate portion 612 corresponds to the P region 608 serving as the second resistive gate electrode, and the first gate portion 6
11 and the colored portions of the second gate portion 612 represent the range of the depletion state. Therefore, in FIG. 6d, a channel corresponding to the width K is opened from the photoconductor region 609 to the n + region 610, and the signal charge in the photoconductor region 609 is transferred to the n + region 6.
It is read out to the 10 side. (The width indicated by K can be set freely, so by narrowing this width, the goal of high resolution can be achieved.) By arranging the basic pixel units as described above on a plane, one-dimensional or two-dimensional An image sensor can be constructed.
第7図は、第6図に示した基本画素単位を2次
元に配列した固体撮像装置の実施例を示す。(こ
れは、第6図dの等価回路を用いて、3次元構造
を2次元的に表示している。)
半導体基板の1表面に光導電体領域がすき間な
く形成され(これは光導電体の横方向の抵抗が十
分大きいためである。)、垂直方向に分離されてい
るn+領域704が各行を表わしている。この各
行ごとに電圧E1が印加された第1の抵抗性ゲー
ト電極702および電圧E2が印加された第2の
抵抗性ゲート電極703によつて開かれるチヤネ
ルを通して、光導電体領域701の信号電荷が半
導体基板の反対表面のn+領域704に読み出さ
れる。この実施例における水平走査は鋸歯状波
R1およびR2をそれぞれ端子B−C間および端子
D−E間に容量を介して印加することにより行な
われる。また、垂直走査は、本実施例では行なわ
ず、信号は各行同時出力としているが、第5図と
同様にして垂直走査することも可能である。 FIG. 7 shows an embodiment of a solid-state imaging device in which the basic pixel units shown in FIG. 6 are arranged two-dimensionally. (This is a two-dimensional representation of a three-dimensional structure using the equivalent circuit shown in FIG. ), each row is represented by a vertically separated n + region 704. The signal of the photoconductor region 701 is passed through a channel opened for each row by a first resistive gate electrode 702 to which a voltage E 1 is applied and a second resistive gate electrode 703 to which a voltage E 2 is applied. Charge is read out to n + region 704 on the opposite surface of the semiconductor substrate. The horizontal scan in this example is a sawtooth wave.
This is done by applying R 1 and R 2 via capacitors between terminals B and C and between terminals DE and E, respectively. Further, vertical scanning is not performed in this embodiment, and signals are output simultaneously for each row, but vertical scanning can also be performed in the same manner as in FIG. 5.
以上の様に、本装置によれば、連続的に2次元
形成された光導電体を走査する場合に、従来の撮
像管の場合と同様な手法が応用でき、走査方法の
簡略化、低消費電力化が容易に実現されるだけで
なく、高解像度化も極めて容易に実現できる。 As described above, according to this device, when continuously scanning a two-dimensionally formed photoconductor, the same method as in the case of a conventional image pickup tube can be applied, simplifying the scanning method and reducing consumption. Not only can electrical power be easily realized, but also high resolution can be realized extremely easily.
第8図は、第6図の基本画素単位の一変形であ
り、aは下面図、bはX−X′断面図を示してい
る。第6図のものと異なるところは、第6図bで
埋めこまれていた第1の抵抗性ゲート電極607
をn+領域604を取り囲む様に形成し、第2の
抵抗性ゲート電極608を絶縁物801で分離
し、かつ光導電体602に接して形成している点
で、プロセス的に第6図dより簡単になつてい
る。 FIG. 8 shows a modification of the basic pixel unit of FIG. 6, in which a shows a bottom view and b shows a sectional view taken along the line X-X'. The difference from the one in FIG. 6 is that the first resistive gate electrode 607 is buried in FIG. 6b.
The second resistive gate electrode 608 is separated by an insulator 801 and is formed in contact with the photoconductor 602, which is similar to the process shown in FIG. It's getting easier.
以上の実施例ではn-型半導体基板としたが、
本発明の原理や構造は、導電型が逆になつた場合
でも、また他の半導体であつても関係なく成立す
るものである。 In the above embodiments, an n - type semiconductor substrate was used, but
The principles and structure of the present invention are valid even if the conductivity type is reversed or even if other semiconductors are used.
以上、述べた様に、本発明によれば
画素の走査にクロツクパルスを用いないので
駆動方法の簡略化・低消費電力化が容易に実現
できる。 As described above, according to the present invention, since clock pulses are not used for pixel scanning, the driving method can be simplified and power consumption can be reduced.
半導体基板の1表面全体を受光部として利用
できる為、感度の点で有利となる。 Since the entire surface of the semiconductor substrate can be used as a light receiving section, it is advantageous in terms of sensitivity.
クロツクパルスを用いない、いわゆる撮像管
の場合に対応するアナログ的な走査方法である
から、受光素子として離散的なフオトダイオー
ドでも、連続的な光導電体でも利用できる。 Since this is an analog scanning method that does not use clock pulses and is compatible with so-called image pickup tubes, it can be used with either discrete photodiodes or continuous photoconductors as light receiving elements.
2本の抵抗性ゲート電極で制御されると空乏
化範囲を制御することにより、走査時の幅が設
定できる為、光導電体を用いた時は高解像度読
出しが容易に実現できる。 When controlled by two resistive gate electrodes, the scanning width can be set by controlling the depletion range, so high-resolution readout can be easily achieved when a photoconductor is used.
抵抗性ゲート電極を用いることにより、信号
の並列出力が容易に実現できる。 By using resistive gate electrodes, parallel output of signals can be easily realized.
という特徴を有することにより、電子ステイルカ
メラ、放送用固体カメラ、ホログラフイ情報検出
カメラなどの分野に対して応用が可能になり、撮
像管を充分に凌駕する固体撮像装置を実現し得る
ものである。This feature makes it possible to apply it to fields such as electronic still cameras, broadcasting solid-state cameras, and holographic information detection cameras, making it possible to realize solid-state imaging devices that fully surpass image pickup tubes.
第1図a,bは基本的な抵抗性ゲート電極の断
面図とポテンシヤル分布図、第2図a,b,cは
2本の抵抗性ゲート電極を用いた走査回路の上面
図、断面図およびポテンシヤル分布図、第3図
a,b,c,dは本発明の一実施例における固体
撮像装置の単位画素を示す下面図、X−X′断面
図、Y−Y′断面図および等価回路図、第4図は
第3図のものの単位画素を2次元配列した固体撮
像装置の構成を表わす回路図、第5図は第4図の
固体撮像装置に垂直走査機能を具備させた構成例
を示す回路図、第6図a,b,c,dは本発明の
別の実施例における固体撮像装置の基本画素単位
を示す下面図、X−X′断面図、Y−Y′断面図お
よび等価回路図、第7図は第6図の実施例の基本
画素単位を2次元形成した固体撮像装置の構成を
示す回路図、第8図a,bは第6図の実施例の基
本画素単位の一変形例の下面図およびX−X′断
面図である。
101,201……P基板、102,202…
…n-領域、103,203……絶縁膜、104,
204,205……抵抗性ゲート膜、301……
n-領域、302,306……絶縁膜、303…
…n+領域、305……n+領域、307,405,
504……信号伝送線、308,309……P領
域、310,401,501……フオトダイオー
ド、311……ドレイン端子、312,402,
502……第1ゲート部、313,403,50
3……第2ゲート部、505……第3の抵抗性電
極、506……第4の抵抗性ゲート電極、601
……n-基板、602……光導電体領域、603
……透明膜、604……n+領域、605……絶
縁膜、606……信号伝送線、607,608…
…P領域。
Figure 1 a, b is a cross-sectional view and potential distribution diagram of a basic resistive gate electrode, and Figure 2 a, b, c is a top view, cross-sectional view, and diagram of a scanning circuit using two resistive gate electrodes. Potential distribution diagram, Figures 3a, b, c, and d are a bottom view, an X-X' sectional view, a Y-Y' sectional view, and an equivalent circuit diagram showing a unit pixel of a solid-state imaging device in an embodiment of the present invention. , FIG. 4 is a circuit diagram showing the configuration of a solid-state imaging device in which the unit pixels of FIG. Circuit diagram, FIGS. 6a, b, c, and d are a bottom view, an X-X' sectional view, a Y-Y' sectional view, and an equivalent circuit showing basic pixel units of a solid-state imaging device in another embodiment of the present invention. 7 is a circuit diagram showing the configuration of a solid-state imaging device in which the basic pixel unit of the embodiment of FIG. 6 is two-dimensionally formed, and FIGS. 8a and 8b are one of the basic pixel units of the embodiment of FIG. It is a bottom view and XX' sectional view of a modification. 101,201...P substrate, 102,202...
...n - region, 103,203...insulating film, 104,
204, 205...Resistive gate film, 301...
n - region, 302, 306...insulating film, 303...
...n + area, 305...n + area, 307,405,
504... Signal transmission line, 308, 309... P region, 310, 401, 501... Photo diode, 311... Drain terminal, 312, 402,
502...first gate section, 313,403,50
3... Second gate part, 505... Third resistive electrode, 506... Fourth resistive gate electrode, 601
...n -substrate , 602 ... photoconductor region, 603
...Transparent film, 604...n + region, 605...Insulating film, 606...Signal transmission line, 607, 608...
...P area.
Claims (1)
域と、前記基板の反対表面に形成された信号伝送
領域との間の前記基板内部に形成されるチヤネル
に沿つて分離して埋めこまれ、しかも前記光電変
換領域を走査する方向に連続する複数の抵抗性ゲ
ート電極を有することを特徴とする固体撮像装
置。 2 光電変換領域として、離散的な光電変換素子
を行列状に配置したことを特徴とする特許請求の
範囲第1項記載の固体撮像装置。 3 光電変換領域として、連続的な光導電体を平
面的に形成したことを特徴とする特許請求の範囲
第1項記載の固体撮像装置。 4 信号伝送領域として、光電変換領域を走査す
る方向に接続され、走査方向と直角な方向で分離
されており、かつ、各々の信号伝送領域から読み
出される信号が並列に、同時に出力されるものと
したことを特徴とする特許請求の範囲第1項記載
の固体撮像装置。 5 複数の抵抗性ゲート電極として、第1ゲート
と第2ゲートより成り、前記第1ゲートの両端と
第2ゲートの両端とに逆向きの電位勾配が形成さ
れるように電圧を印加し、かつ増減が逆の鋸歯状
波を交流的に印加することで走査を行なうものと
したことを特徴とする特許請求の範囲第1項記載
の固体撮像装置。[Scope of Claims] 1. A photoelectric conversion region formed on one surface of the semiconductor substrate and a signal transmission region formed on the opposite surface of the substrate are separated along a channel formed inside the substrate. What is claimed is: 1. A solid-state imaging device comprising a plurality of resistive gate electrodes embedded in the photoelectric conversion region and continuous in the direction of scanning the photoelectric conversion region. 2. The solid-state imaging device according to claim 1, wherein discrete photoelectric conversion elements are arranged in a matrix as the photoelectric conversion region. 3. The solid-state imaging device according to claim 1, wherein a continuous photoconductor is formed in a planar manner as the photoelectric conversion region. 4. As a signal transmission region, the photoelectric conversion region is connected in the scanning direction, separated in a direction perpendicular to the scanning direction, and the signals read from each signal transmission region are output in parallel and at the same time. A solid-state imaging device according to claim 1, characterized in that: 5 A plurality of resistive gate electrodes are made up of a first gate and a second gate, and a voltage is applied so that opposite potential gradients are formed at both ends of the first gate and both ends of the second gate, and 2. The solid-state imaging device according to claim 1, wherein scanning is performed by applying sawtooth waves having opposite increases and decreases in an alternating current manner.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57085112A JPS58201473A (en) | 1982-05-19 | 1982-05-19 | Solid-state image pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57085112A JPS58201473A (en) | 1982-05-19 | 1982-05-19 | Solid-state image pickup device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58201473A JPS58201473A (en) | 1983-11-24 |
| JPH0347625B2 true JPH0347625B2 (en) | 1991-07-19 |
Family
ID=13849536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57085112A Granted JPS58201473A (en) | 1982-05-19 | 1982-05-19 | Solid-state image pickup device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58201473A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5134427B2 (en) * | 2008-04-30 | 2013-01-30 | 浜松ホトニクス株式会社 | Solid-state imaging device |
-
1982
- 1982-05-19 JP JP57085112A patent/JPS58201473A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58201473A (en) | 1983-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5723884A (en) | Charge coupled device image sensor having optical shielding metal | |
| US3826926A (en) | Charge coupled device area imaging array | |
| US4518978A (en) | Solid state image sensor | |
| JPS62265759A (en) | Solid state image pickup element | |
| JPS58138187A (en) | Solid-state image sensor | |
| JPH0120592B2 (en) | ||
| US5040038A (en) | Solid-state image sensor | |
| US4720746A (en) | Frame transfer CCD area image sensor with improved horizontal resolution | |
| US5063449A (en) | Solid-state image sensor employing a gate and diode for bias charge injection | |
| KR960001182B1 (en) | Solid-state imaging device | |
| JPS60254886A (en) | solid state imaging device | |
| JPH0347625B2 (en) | ||
| WO1987001241A1 (en) | Blooming control in ccd image sensors | |
| KR100281664B1 (en) | Color linear image sensor having small line-to-line distance and its driving method | |
| US5075747A (en) | Charge transfer device with meander channel | |
| JPH0666347B2 (en) | Charge coupled device | |
| JPH0425714B2 (en) | ||
| KR100769563B1 (en) | Image Sensor Reduces Leakage Current | |
| JP2666684B2 (en) | Charge transfer imaging device and method of manufacturing the same | |
| JPH0821704B2 (en) | Solid-state imaging device | |
| Miyatake et al. | An interline-transfer CCD imager with floating photodiodes | |
| KR0133249Y1 (en) | Charge transfer image pick-up device | |
| JPS5985187A (en) | Solid-state image pickup device | |
| JPH03246971A (en) | Charge-coupled device and solid-state image sensing device using same | |
| JPS61272965A (en) | Charge transfer type solid-state image pickup element |