Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0347768B2 - - Google Patents
[go: Go Back, main page]

JPH0347768B2 - - Google Patents

Info

Publication number
JPH0347768B2
JPH0347768B2 JP59032030A JP3203084A JPH0347768B2 JP H0347768 B2 JPH0347768 B2 JP H0347768B2 JP 59032030 A JP59032030 A JP 59032030A JP 3203084 A JP3203084 A JP 3203084A JP H0347768 B2 JPH0347768 B2 JP H0347768B2
Authority
JP
Japan
Prior art keywords
constant current
transistor
diode
power supply
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59032030A
Other languages
Japanese (ja)
Other versions
JPS60176312A (en
Inventor
Shigeyoshi Hayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP59032030A priority Critical patent/JPS60176312A/en
Publication of JPS60176312A publication Critical patent/JPS60176312A/en
Publication of JPH0347768B2 publication Critical patent/JPH0347768B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 この発明はバイアス電源回路に係り、特に半導
体集積回路装置の内部に設置されるバイアス電源
回路の低雑音化に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a bias power supply circuit, and more particularly to reducing noise in a bias power supply circuit installed inside a semiconductor integrated circuit device.

第1図は従来の半導体集積回路装置のバイアス
電源部を示している。このような半導体集積回路
装置2では、その内部に定電流源4が設置され、
この定電流源4にダイオード6及び抵抗8の直列
回路を接続してその接続点に端子10を形成し、
この端子10と接地点との間にバイパス用コンデ
ンサ12が接続されている。
FIG. 1 shows a bias power supply section of a conventional semiconductor integrated circuit device. In such a semiconductor integrated circuit device 2, a constant current source 4 is installed inside the device,
A series circuit of a diode 6 and a resistor 8 is connected to this constant current source 4, and a terminal 10 is formed at the connection point.
A bypass capacitor 12 is connected between this terminal 10 and a ground point.

そして、端子10が形成された部位が集積回路
装置2の内部において、バイアス電源回路の出力
点となり、そのバイアス出力は抵抗14,16を
介して脱幅器18の非反転入力端子(+)及び反
転入力端子(−)に加えられる。また、増幅器1
8の非反転入力端子(+)には入力端子20が形
成され、増幅すべき信号が加えられる。
The portion where the terminal 10 is formed becomes the output point of the bias power supply circuit inside the integrated circuit device 2, and the bias output is sent to the non-inverting input terminal (+) of the dewidth remover 18 via the resistors 14 and 16. Applied to the inverting input terminal (-). Also, amplifier 1
An input terminal 20 is formed at the non-inverting input terminal (+) of No. 8, and a signal to be amplified is added thereto.

増幅器18の出力側には、その出力を直接或い
は図示していない増幅器で増幅等の処理をした後
取出す出力端子22が形成されている。また、定
電流源4及び増幅器18の正側電位ライン側には
電源端子24、共通ライン側には接地される共通
端子26が形成され、これら端子24,26間に
は駆動電圧Vc.c.が加えられる。
An output terminal 22 is formed on the output side of the amplifier 18, through which the output is taken out either directly or after being subjected to processing such as amplification using an amplifier (not shown). Further, a power supply terminal 24 is formed on the positive potential line side of the constant current source 4 and the amplifier 18, and a common terminal 26 to be grounded is formed on the common line side, and a driving voltage Vc.c. is added.

このようなバイアス電源回路では、定電流源4
の雑音成分を除くため、大きな容量のバイパス用
コンデンサ12が必要となり、半導体集積回路装
置2にはそれを接続するための端子10が必要で
ある。
In such a bias power supply circuit, the constant current source 4
In order to remove the noise component, a bypass capacitor 12 with a large capacity is required, and the semiconductor integrated circuit device 2 requires a terminal 10 to connect it.

一般に、高周波増幅回路では、帯域増幅がその
殆どを占めている。定電流源の雑音は、広い帯域
に不規則に分布しているが、帯域増幅回路に用い
る場合には、その帯域内に雑音が入らなければ良
い。そこで、バイアス電源回路に定電流源を設置
した場合、帯域内の雑音成分の除去で十分であ
る。
Generally, in a high frequency amplifier circuit, band amplification occupies most of the circuit. The noise of a constant current source is irregularly distributed over a wide band, but when used in a band amplification circuit, it is sufficient that the noise does not fall within the band. Therefore, when a constant current source is installed in the bias power supply circuit, it is sufficient to remove the noise component within the band.

そこで、この発明は、低雑音化を図つたバイア
ス電源回路の提供を目的とする 即ち、この発明のバイアス電源回路は、定電流
源30によつて定電流が供給されることにより一
定の順方向降下電圧を発生する第1のダイオード
28と、このダイオードの前記順方向降下電圧で
バイアスが設定されて前記定電流源に流れる定電
流に対応する定電流を流すトランジスタ32と、
前記ダイオードと前記定電流源との接続点と前記
トランジスタのベースとの間に介挿された抵抗3
4と、前記トランジスタのベース・コレクタ間に
設置された雑音吸収用コンデンサ38と、前記ト
ランジスタに直列に接続されて前記トランジスタ
に流れる電流によつてバイアス電圧を発生させる
第2のダイオード35とを備えたものである。
Therefore, an object of the present invention is to provide a bias power supply circuit with low noise. That is, the bias power supply circuit of the present invention has a constant forward direction by supplying a constant current from the constant current source 30. a first diode 28 that generates a voltage drop; a transistor 32 that is biased by the forward voltage drop of this diode and flows a constant current corresponding to the constant current flowing to the constant current source;
a resistor 3 inserted between a connection point between the diode and the constant current source and the base of the transistor;
4, a noise absorbing capacitor 38 installed between the base and collector of the transistor, and a second diode 35 connected in series with the transistor to generate a bias voltage by the current flowing through the transistor. It is something that

以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings.

第2図はこの発明のバイアス電源回路の実施例
を示し、第1図に示す半導体集積回路装置と同一
部分には同一符号を付している。
FIG. 2 shows an embodiment of the bias power supply circuit of the present invention, and the same parts as those of the semiconductor integrated circuit device shown in FIG. 1 are given the same reference numerals.

第2図において、この半導体集積回路装置2で
は、電源端子24が形成された正側電位ライン
と、共通端子26が形成された共通ラインとの間
には、第1のダイオード28を介して定電流源3
0が接続され、ダイオード28のカソードには、
トランジスタ32のベースがその入力部に抵抗3
4を介して接続されている。
In FIG. 2, in this semiconductor integrated circuit device 2, a first diode 28 is connected between the positive potential line where the power supply terminal 24 is formed and the common line where the common terminal 26 is formed. Current source 3
0 is connected to the cathode of the diode 28,
The base of transistor 32 has a resistor 3 at its input.
Connected via 4.

トランジスタ32はPNP型トランジスタで構
成され、そのエミツタは正側電位ラインに接続さ
れ、そののコレクタと共通ラインとの間には第2
のダイオード35及び抵抗36の直列回路が接続
されている。そして、トランジスタ32のベー
ス・コレクタ間には、雑音吸収用コンデンサ38
が接続されている。このコンデンサ38は、ダイ
オード28,35、定電流源30、トランジスタ
32及び抵抗34,36とともに、半導体集積回
路装置2の内部に形成される容量素子で構成され
ている。
The transistor 32 is composed of a PNP type transistor, and its emitter is connected to the positive potential line, and a second transistor is connected between its collector and the common line.
A series circuit of a diode 35 and a resistor 36 is connected. A noise absorbing capacitor 38 is connected between the base and collector of the transistor 32.
is connected. This capacitor 38 is composed of a capacitive element formed inside the semiconductor integrated circuit device 2 along with diodes 28 and 35, a constant current source 30, a transistor 32, and resistors 34 and 36.

このような構成によれば、外部接続されるコン
デンサ及びそのための端子を除き、半導体集積回
路装置2の内部の素子である抵抗34及びコンデ
ンサ38のフイルタ効果で定電流源30の雑音を
除くことができ、バイアス電源回路の低雑音化を
図ることができる。
According to such a configuration, it is possible to remove the noise of the constant current source 30 by the filter effect of the resistor 34 and the capacitor 38, which are internal elements of the semiconductor integrated circuit device 2, except for the externally connected capacitor and its terminal. Therefore, it is possible to reduce the noise of the bias power supply circuit.

ここで、トランンジスタ32の直流ゲインを
Av、抵抗34の値をR、コンデンサ38の容量
をCとすると、トランジスタ32及びコンデンサ
38によるミラー効果により、雑音低減周波数
は、 =1/R・C・Av で決定される。従つて、各種増幅器のバイアス電
源回路として使用すれば、前記周波数以上では
低雑音化を図ることができる。特に、特定周波数
帯域で効果的に雑音の減衰ができ、高周波増幅回
路を構成する帯域増幅器において、極めて有効で
あるが、オーデイオ増幅器にも使用することがで
きる。
Here, the DC gain of transistor 32 is
Av, the value of the resistor 34 is R, and the capacitance of the capacitor 38 is C. Due to the mirror effect of the transistor 32 and the capacitor 38, the noise reduction frequency is determined as follows: =1/R·C·Av. Therefore, when used as a bias power supply circuit for various amplifiers, it is possible to reduce noise at frequencies above the above-mentioned frequency. In particular, the present invention can effectively attenuate noise in a specific frequency band, and is extremely effective in band amplifiers constituting high frequency amplifier circuits, but it can also be used in audio amplifiers.

第3図はこの発明の他の実施例を示し、この実
施例では、トランジスタ32のベース・エミツタ
間にも、半導体集積回路装置2の内部素子で充当
されるコンデンサ40が設置されている。
FIG. 3 shows another embodiment of the present invention, in which a capacitor 40, which is used as an internal element of the semiconductor integrated circuit device 2, is also provided between the base and emitter of the transistor 32.

このように構成すれば、より効果的に低雑音化
を図ることができる。
With this configuration, it is possible to more effectively reduce noise.

以上説明したように、この発明によれば、半導
体集積回路装置の内部素子のみで低雑音化を図る
ことができ、従来の外付けされるバイアス用コン
デンサ及びその接続のための端子を省略して構成
の簡略化を図ることができる。
As explained above, according to the present invention, it is possible to reduce noise using only the internal elements of a semiconductor integrated circuit device, and omit the conventional external bias capacitor and the terminal for connecting it. The configuration can be simplified.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のバイアス電源回路を示す回路
図、第2図はこの発明のバイアス電源回路の実施
例を示す回路図、第3図はこの発明のバイアス電
源回路の他の実施例を示す回路図である。 28……第1のダイオード、30……定電流
源、32……トランジスタ、34……抵抗、35
……第2のダイオード、38……雑音吸収用コン
デンサ。
Fig. 1 is a circuit diagram showing a conventional bias power supply circuit, Fig. 2 is a circuit diagram showing an embodiment of the bias power supply circuit of the present invention, and Fig. 3 is a circuit diagram showing another embodiment of the bias power supply circuit of the present invention. It is a diagram. 28...First diode, 30... Constant current source, 32... Transistor, 34... Resistor, 35
...Second diode, 38...Noise absorption capacitor.

Claims (1)

【特許請求の範囲】 1 定電流源によつて定電流が供給されることに
より一定の順方向降下電圧を発生する第1のダイ
オードと、 このダイオードの前記順方向降下電圧でバイア
スが設定されて前記定電流源に流れる定電流に対
応する定電流を流すトランジスタと、 前記ダイオードと前記定電流源との接続点と前
記トランジスタのベースとの間に介挿された抵抗
と、 前記トランジスタのベース・コレクタ間に設置
された雑音吸収用コンデンサと、 前記トランジスタに直列に接続されて前記トラ
ンジスタに流れる電流によつてバイアス電圧を発
生させる第2のダイオードと、 を備えたことを特徴とするバイアス電源回路。 2 前記トランジスタのベース・コレクタ間に半
導体集積回路装置の内部に形成されたコンデンサ
を設置したことを特徴とする特許請求の範囲第1
項に記載のバイアス電源回路。
[Claims] 1. A first diode that generates a constant forward voltage drop by being supplied with a constant current by a constant current source, and a bias is set by the forward voltage drop of this diode. a transistor that flows a constant current corresponding to the constant current flowing through the constant current source; a resistor inserted between a connection point between the diode and the constant current source and the base of the transistor; A bias power supply circuit comprising: a noise absorbing capacitor installed between collectors; and a second diode connected in series with the transistor to generate a bias voltage by a current flowing through the transistor. . 2. Claim 1, characterized in that a capacitor formed inside the semiconductor integrated circuit device is installed between the base and collector of the transistor.
Bias power supply circuit described in section.
JP59032030A 1984-02-21 1984-02-21 Bias power source circuit Granted JPS60176312A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59032030A JPS60176312A (en) 1984-02-21 1984-02-21 Bias power source circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59032030A JPS60176312A (en) 1984-02-21 1984-02-21 Bias power source circuit

Publications (2)

Publication Number Publication Date
JPS60176312A JPS60176312A (en) 1985-09-10
JPH0347768B2 true JPH0347768B2 (en) 1991-07-22

Family

ID=12347467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59032030A Granted JPS60176312A (en) 1984-02-21 1984-02-21 Bias power source circuit

Country Status (1)

Country Link
JP (1) JPS60176312A (en)

Also Published As

Publication number Publication date
JPS60176312A (en) 1985-09-10

Similar Documents

Publication Publication Date Title
CA1164941A (en) Active power supply ripple filter
JPH0232585B2 (en)
US4283683A (en) Audio bridge circuit
US4017749A (en) Transistor circuit including source voltage ripple removal
JPH0347768B2 (en)
JPS6358405B2 (en)
JPS6141444B2 (en)
JP3439409B2 (en) Current mirror circuit
JP3229569B2 (en) Filter circuit
JPH04369907A (en) High frequency amplifier circuit
JPS6228087Y2 (en)
JPH0526363B2 (en)
KR950002215Y1 (en) Detail Noise Reduction Circuit During Luminance Signal Processing
JPS59230306A (en) Muting circuit
JP2623954B2 (en) Variable gain amplifier
JPS60158706A (en) Bias power supply
KR940002234Y1 (en) Dynamic Deemphasis Circuit
JP2998107B2 (en) Intermediate frequency amplifier
JPH07147519A (en) Booster circuit
JPH0161247B2 (en)
JPS6115619Y2 (en)
JPH0212053B2 (en)
JP3031291B2 (en) Active bypass circuit
JP2619056B2 (en) Broadband amplifier circuit
JPH06152274A (en) Amplifying circuit