JPH034941B2 - - Google Patents
Info
- Publication number
- JPH034941B2 JPH034941B2 JP59169503A JP16950384A JPH034941B2 JP H034941 B2 JPH034941 B2 JP H034941B2 JP 59169503 A JP59169503 A JP 59169503A JP 16950384 A JP16950384 A JP 16950384A JP H034941 B2 JPH034941 B2 JP H034941B2
- Authority
- JP
- Japan
- Prior art keywords
- abnormality
- channel
- data
- microprogram
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005856 abnormality Effects 0.000 claims description 51
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、複数台のチヤンネル装置と、これら
複数台のチヤンネル装置をマイクロプログラム制
御で制御するチヤンネルコントロール装置からな
るデータ転送装置に関する。
複数台のチヤンネル装置をマイクロプログラム制
御で制御するチヤンネルコントロール装置からな
るデータ転送装置に関する。
第２図はこの種のデータ転送装置の従来例を示
すブロツク図である。この場合、複数台のチヤン
ネル装置２1，２2，……，２oとチヤンネルコン
トロール装置１０の上位方向（チヤンネル装置２
１，２2，……，２oからデータ転送処理回路１２
の方向）のデータ転送における障害処理は、チヤ
ンネル装置２1，２2，……，２o内のデータ転送
回路２１1，２１2，……，２１oからのデータパ
ス３1，３2，……，３oを選択回路１１で選択し
た後、データ転送処理回路１２へのデータパス１
６を異常検出回路１３によつて監視し、異常が検
出されるとチヤンネルコントロール装置障害とし
て障害処理装置５０へ報告され、チヤンネルコン
トロール装置１０はシステムダウンとなる。
すブロツク図である。この場合、複数台のチヤン
ネル装置２1，２2，……，２oとチヤンネルコン
トロール装置１０の上位方向（チヤンネル装置２
１，２2，……，２oからデータ転送処理回路１２
の方向）のデータ転送における障害処理は、チヤ
ンネル装置２1，２2，……，２o内のデータ転送
回路２１1，２１2，……，２１oからのデータパ
ス３1，３2，……，３oを選択回路１１で選択し
た後、データ転送処理回路１２へのデータパス１
６を異常検出回路１３によつて監視し、異常が検
出されるとチヤンネルコントロール装置障害とし
て障害処理装置５０へ報告され、チヤンネルコン
トロール装置１０はシステムダウンとなる。
したがつて、たとえばデータパス３2に故障が
おき、選択回路１１でこのデータパス３2が選択
されると、直ちにチヤンネルコントロール装置１
０のシステムダウンを引起し、１本のパスの故障
によつて他のすべての正常なパスも使用不能とな
る欠点があつた。
おき、選択回路１１でこのデータパス３2が選択
されると、直ちにチヤンネルコントロール装置１
０のシステムダウンを引起し、１本のパスの故障
によつて他のすべての正常なパスも使用不能とな
る欠点があつた。
本発明の目的は、チヤンネル装置とチヤンネル
コントロール装置との間でデータを転送中にチヤ
ンネルコントロール装置内でデータの異常を検出
したときにチヤンネルコントロール装置のシステ
ムダウンを回避し、システムのアベイラビリテイ
を向上させることができるデータ転送装置を提供
することにある。
コントロール装置との間でデータを転送中にチヤ
ンネルコントロール装置内でデータの異常を検出
したときにチヤンネルコントロール装置のシステ
ムダウンを回避し、システムのアベイラビリテイ
を向上させることができるデータ転送装置を提供
することにある。
本発明は、チヤンネルコントロール装置に、チ
ヤンネル装置からの上位方向への転送データの異
常を検出する異常検出手段と、この異常検出手段
で検出した転送データの異常を各チヤンネル装置
に対応して記憶する異常記憶手段と、この異常記
憶手段の内容に基づいて各チヤンネル装置に転送
データの異常を通知する異常通知手段を設け、ま
た各チヤンネル装置に、前記異常通知手段から異
常の通知を受取るとマイクロプログラムへ割込む
マイクロプログラム割込手段を設け、転送データ
の異常を異常検出手段で検出した場合、この異常
を起したチヤンネル装置の異常記憶手段に異常を
記憶した後、異常通知手段によつて異常を起した
チヤンネル装置に異常を通知し、異常の通知を受
けたチヤンネル装置はマイクロプログラム割込手
段によつてマイクロプログラムに割込むようにし
たものである。
ヤンネル装置からの上位方向への転送データの異
常を検出する異常検出手段と、この異常検出手段
で検出した転送データの異常を各チヤンネル装置
に対応して記憶する異常記憶手段と、この異常記
憶手段の内容に基づいて各チヤンネル装置に転送
データの異常を通知する異常通知手段を設け、ま
た各チヤンネル装置に、前記異常通知手段から異
常の通知を受取るとマイクロプログラムへ割込む
マイクロプログラム割込手段を設け、転送データ
の異常を異常検出手段で検出した場合、この異常
を起したチヤンネル装置の異常記憶手段に異常を
記憶した後、異常通知手段によつて異常を起した
チヤンネル装置に異常を通知し、異常の通知を受
けたチヤンネル装置はマイクロプログラム割込手
段によつてマイクロプログラムに割込むようにし
たものである。
本発明の実施例を図面を参照しながら説明す
る。
る。
第１図は本発明のデータ転送装置の一実施例を
示すブロツク図である。チヤンネル装置４1，４
２，……，４oはデータ転送回路４１1，４１2，…
…，４１oとチヤンネルコントロール装置２０か
らデータ転送の異常の通知を受け取るとマイクロ
プログラムへ割込むマイクロプログラム割込手段
４２1，４２2，……，４２oを備えている。チヤ
ンネルコントロール装置２０はデータパス３1，
３2，……，３oを切換えてチヤンネル装置４1，
４2，……，４oからの転送データを選択する選択
回路２１、選択回路２１で選択された転送データ
をデータパス２６を通つて入力し、データ処理を
行なうデータ転送処理回路２２、データパス２６
を監視し、転送データの異常を検出する異常検出
回路２３、この異常検出回路２３で検出した転送
データの異常をデータパス２７を通つて選択回路
２１から送られてくるアドレス情報（選択回路２
１で選択した、データパス、したがつてチヤンネ
ル装置の番号）によつて各チヤンネル装置４1，
４2，……，４oに対応して記憶する異常記憶手段
２４1，２４2，……，２４o、これら異常記憶手
段２４1，２４2，……，２４oの内容に基づいて
各チヤンネル装置４1，４2，……，４oに転送デ
ータの異常を通知する異常通知手段２５1，２５
２，……，２５oを備えている。
示すブロツク図である。チヤンネル装置４1，４
２，……，４oはデータ転送回路４１1，４１2，…
…，４１oとチヤンネルコントロール装置２０か
らデータ転送の異常の通知を受け取るとマイクロ
プログラムへ割込むマイクロプログラム割込手段
４２1，４２2，……，４２oを備えている。チヤ
ンネルコントロール装置２０はデータパス３1，
３2，……，３oを切換えてチヤンネル装置４1，
４2，……，４oからの転送データを選択する選択
回路２１、選択回路２１で選択された転送データ
をデータパス２６を通つて入力し、データ処理を
行なうデータ転送処理回路２２、データパス２６
を監視し、転送データの異常を検出する異常検出
回路２３、この異常検出回路２３で検出した転送
データの異常をデータパス２７を通つて選択回路
２１から送られてくるアドレス情報（選択回路２
１で選択した、データパス、したがつてチヤンネ
ル装置の番号）によつて各チヤンネル装置４1，
４2，……，４oに対応して記憶する異常記憶手段
２４1，２４2，……，２４o、これら異常記憶手
段２４1，２４2，……，２４oの内容に基づいて
各チヤンネル装置４1，４2，……，４oに転送デ
ータの異常を通知する異常通知手段２５1，２５
２，……，２５oを備えている。
次に、本実施例のデータ転送装置の動作を説明
する。
する。
今、データパス３1〜３oの内の１本、データパ
ス３2が故障したとする。この故障したパス３2を
選択回路２１が選択すると、故障、すなわち転送
データの異常は異常検出回路２３によつて検出さ
れ、検出された異常はデータパス２６の選択回路
２１からのアドレス情報によつてデータパス３2
に対応する異常記憶手段２４2に記憶される。そ
して、この異常は異常通知手段２５2によつてチ
ヤンネル装置４2内のマイクロプログラム割込手
段４２2に通知される。チヤンネル装置４2は異常
が通知されるとマイクロプログラム割込手段４２
２によつてマイクロプログラムに割込む。マイク
ロプログラムはチヤンネル装置４2の故障とみな
し、不図示の障害処理装置に報告する。
ス３2が故障したとする。この故障したパス３2を
選択回路２１が選択すると、故障、すなわち転送
データの異常は異常検出回路２３によつて検出さ
れ、検出された異常はデータパス２６の選択回路
２１からのアドレス情報によつてデータパス３2
に対応する異常記憶手段２４2に記憶される。そ
して、この異常は異常通知手段２５2によつてチ
ヤンネル装置４2内のマイクロプログラム割込手
段４２2に通知される。チヤンネル装置４2は異常
が通知されるとマイクロプログラム割込手段４２
２によつてマイクロプログラムに割込む。マイク
ロプログラムはチヤンネル装置４2の故障とみな
し、不図示の障害処理装置に報告する。
本発明は、以上説明したように、チヤンネルコ
ントロール装置内で検出した局所的なチヤンネル
装置個々のデータパス上のデータ異常をマイクロ
プログラムに知らせるようにしたので、システム
アベイラビリテイの高いデータ転送装置を提供す
ることができる。
ントロール装置内で検出した局所的なチヤンネル
装置個々のデータパス上のデータ異常をマイクロ
プログラムに知らせるようにしたので、システム
アベイラビリテイの高いデータ転送装置を提供す
ることができる。
第１図は本発明のデータ転送装置の一実施例を
示すブロツク図、第２図はデータ転送装置の従来
例を示すブロツク図である。 ２０：チヤンネルコントロール装置、２１：選
択回路、２２：データ転送処理回路、２３：異常
検出回路、２４1，２４2，……，２４o：異常記
憶手段、２５1，２５2，……，２５o：異常通知
手段、３1，３2，……，３o，２６，２７：デー
タパス、４1，４2，……，４o：チヤンネル装置、
４１1，４１2，……，４１o：データ転送回路、
４２1，４２2，……，４２o：マイクロプログラ
ム割込手段。
示すブロツク図、第２図はデータ転送装置の従来
例を示すブロツク図である。 ２０：チヤンネルコントロール装置、２１：選
択回路、２２：データ転送処理回路、２３：異常
検出回路、２４1，２４2，……，２４o：異常記
憶手段、２５1，２５2，……，２５o：異常通知
手段、３1，３2，……，３o，２６，２７：デー
タパス、４1，４2，……，４o：チヤンネル装置、
４１1，４１2，……，４１o：データ転送回路、
４２1，４２2，……，４２o：マイクロプログラ
ム割込手段。
Claims (1)
- 【特許請求の範囲】 １ 複数台のチヤンネル装置とこれら複数台のチ
ヤンネル装置をマイクロプログラム制御で制御す
るチヤンネルコントロール装置からなるデータ転
送装置において、 チヤンネル装置からの上位方向への転送データ
の異常を検出する異常検出手段と、この異常検出
手段で検出した転送データの異常を各チヤンネル
装置に対応して記憶する異常記憶手段と、この異
常記憶手段の内容に基づいて各チヤンネル装置に
転送データの異常を通知する異常通知手段をチヤ
ンネルコントロール装置に備え、前記異常通知手
段から異常の通知を受取るとマイクロプログラム
へ割込むマイクロプログラム割込手段を各チヤン
ネル装置に備えることを特徴とするデータ転送装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169503A JPS6148056A (ja) | 1984-08-14 | 1984-08-14 | デ−タ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169503A JPS6148056A (ja) | 1984-08-14 | 1984-08-14 | デ−タ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6148056A JPS6148056A (ja) | 1986-03-08 |
| JPH034941B2 true JPH034941B2 (ja) | 1991-01-24 |
Family
ID=15887718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59169503A Granted JPS6148056A (ja) | 1984-08-14 | 1984-08-14 | デ−タ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148056A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2535108B2 (ja) * | 1991-06-17 | 1996-09-18 | 有限会社マキタ技研 | １側外気吸込形多段水平循環流式乾燥焼付方法および装置 |
-
1984
- 1984-08-14 JP JP59169503A patent/JPS6148056A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6148056A (ja) | 1986-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5914777B2 (ja) | システム構成方式 | |
| JPH034941B2 (ja) | ||
| JPS6159941A (ja) | マルチドロツプ接続端末制御方式 | |
| JPS6112580B2 (ja) | ||
| JPS592152A (ja) | 障害時のリセツト方式 | |
| JPH0320774B2 (ja) | ||
| JP3085239B2 (ja) | 基本処理装置の二重化方式 | |
| JP3291328B2 (ja) | 監視装置 | |
| JP2744113B2 (ja) | 計算機システム | |
| KR20000039890A (ko) | 교환 시스템의 장애 복구장치 및 방법 | |
| JPH05274223A (ja) | キャッシュメモリ | |
| JPS6398041A (ja) | 周辺装置の入出力再試行制御方式 | |
| JPH0264835A (ja) | システムダウン防止装置 | |
| JPS61169036A (ja) | システム監視装置 | |
| JPH0751609Y2 (ja) | プログラマブルコントローラの故障情報記憶回路 | |
| JPH02135535A (ja) | 情報処理システム | |
| JPS6330660B2 (ja) | ||
| JPS63123140A (ja) | 履歴情報記憶装置 | |
| JPH01279355A (ja) | ダイレクトメモリアクセス制御装置のアクセス処理方式 | |
| JPS6198464A (ja) | デ−タ転送装置 | |
| JPS60158748A (ja) | ネツトワ−クシステムにおけるノ−ドの一括切替方式 | |
| JPS6172496A (ja) | 二重化情報処理装置のシステム再開方式 | |
| JPS5917918B2 (ja) | 障害処理方式 | |
| JPS6339065A (ja) | デ−タ転送装置 | |
| JPS59135553A (ja) | 障害情報保持方式 |