Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0351038B2 - - Google Patents
[go: Go Back, main page]

JPH0351038B2 - - Google Patents

Info

Publication number
JPH0351038B2
JPH0351038B2 JP57139357A JP13935782A JPH0351038B2 JP H0351038 B2 JPH0351038 B2 JP H0351038B2 JP 57139357 A JP57139357 A JP 57139357A JP 13935782 A JP13935782 A JP 13935782A JP H0351038 B2 JPH0351038 B2 JP H0351038B2
Authority
JP
Japan
Prior art keywords
signal
voltage
circuit
equation
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57139357A
Other languages
Japanese (ja)
Other versions
JPS5947697A (en
Inventor
Atsushi Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP13935782A priority Critical patent/JPS5947697A/en
Publication of JPS5947697A publication Critical patent/JPS5947697A/en
Publication of JPH0351038B2 publication Critical patent/JPH0351038B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Description

【発明の詳細な説明】 この発明は圧力、温度、変位等の物理量を検出
する検出器の出力信号を対応する電流に変換し、
2線伝送路を介して遠隔の受信部へ伝送する2線
式伝送回路に関する。
[Detailed Description of the Invention] This invention converts the output signal of a detector that detects physical quantities such as pressure, temperature, displacement, etc. into a corresponding current,
The present invention relates to a two-wire transmission circuit that transmits data to a remote receiving unit via a two-wire transmission line.

2線式伝送回路は周知のように、検出器の出力
信号を対応する電流に変換した後、2線伝送路に
供給するものであり、伝送線が2本で済むことか
ら工業計測の分野で広く利用されている。
As is well known, a two-wire transmission circuit converts the output signal of a detector into a corresponding current and then supplies it to a two-wire transmission line, and because it only requires two transmission lines, it is widely used in the field of industrial measurement. Widely used.

この2線式伝送回路としては、物理量を検出す
る検出器の電気的変化状態に応じて搬送波を振幅
変調し、この信号を検波、平滑して物理量に対応
する直流信号を得るもの(例えば米国特許No.
3646583等)、あるいは、静電容量形の検出器を用
いて前記静電容量の充電時間を計測し、この計測
時間に基づく電気信号を発生するもの(例えば米
国特許No.518536等)とが一般に知られている。
This two-wire transmission circuit modulates the amplitude of a carrier wave according to the electrical change state of a detector that detects a physical quantity, detects and smoothes this signal, and obtains a DC signal corresponding to the physical quantity (for example, the U.S. patent No.
3646583, etc.), or one that measures the charging time of the capacitance using a capacitance type detector and generates an electrical signal based on this measured time (for example, U.S. Patent No. 518536). Are known.

しかし、前者においては、検波用ダイオードの
温度特性を補償する必要があり、温度特性の均等
なダイオードを選別のうえ用いねばならないと共
に、高精度の抵抗器を用いた回路網により入出力
間の平衡を得ているため、生産性が悪く、生産コ
ストの低減が難しいという欠点を有し、後者にお
いては、高速かつ高精度のレベル比較器を必要と
し、これによつて生産コストの低減が困難となる
欠点を有している。
However, in the former case, it is necessary to compensate for the temperature characteristics of the detection diode, and it is necessary to select and use diodes with uniform temperature characteristics, and to balance the input and output using a circuit network using high-precision resistors. The latter method requires a high-speed and high-precision level comparator, which makes it difficult to reduce production costs. It has some drawbacks.

そこで本出願人は上述した欠点を解決するため
に、高精度抵抗器や高精度レベル比較器を用いな
い信号伝送器(特開昭56−132695公報、特開昭56
−132696公報に各々示される「信号伝送器」)を
開発した。この信号伝送器はプロセス量(物理
量)に応じて少なくとも一方の周波数が変化する
第1および第2の発振信号を発生し、さらにこの
第1,第2の発振信号を交互にカウントするカウ
ンタを設け、このカウンタの所定ビツトの出力端
子から出力されるパルス信号を他のビツトの出力
端子から出力されるパルス信号により断続制御し
て積分回路に供給し、かつ、前記所定ビツトの出
力端子から出力されるパルス信号が断となつた時
に帰環信号を前記積分回路に供給し、この積分回
路の出力信号を伝送電流を制御する出力部に供給
するようにしたものであり、回路調整や部品選定
の問題がなく、製造が容易となる利点を有してい
る。
Therefore, in order to solve the above-mentioned drawbacks, the present applicant developed a signal transmitter that does not use a high-precision resistor or a high-precision level comparator (Japanese Patent Laid-Open No. 56-132695,
We have developed the "signal transmitter" shown in Publication No.-132696. This signal transmitter generates first and second oscillation signals in which at least one of the frequencies changes according to a process quantity (physical quantity), and further includes a counter that alternately counts the first and second oscillation signals. , the pulse signal output from the output terminal of a predetermined bit of this counter is controlled intermittently by the pulse signal output from the output terminal of other bits and supplied to the integrating circuit, and the pulse signal output from the output terminal of the predetermined bit is controlled intermittently by the pulse signal output from the output terminal of other bits. When the pulse signal is disconnected, a return signal is supplied to the integrating circuit, and the output signal of this integrating circuit is supplied to the output section that controls the transmission current, which is useful for circuit adjustment and component selection. It has the advantage of being problem-free and easy to manufacture.

しかしながら、この信号伝送器には以下に述べ
る欠点があつた。
However, this signal transmitter had the following drawbacks.

カウンタの所定ビツトの出力端子から出力さ
れる信号を区切つて(断続制御して)帰環信号を
挿入する方式であるため、信号を区切るためのス
イツチ素子が多数要るとともに、これらのスイツ
チ素子の切換タイミング制御を正確にしなければ
ならず回路が複雑になる。カウンタの出力信号
波高値を正確に管理しないと測定誤差を発生す
る。積分回路に入力される信号はプロセス量に
対応する電圧値を持つ信号(パルス信号)であ
り、この信号に雑音が混入すると測定誤差が発生
するため、この部分をシールドするか、あるい
は、積分回路とセンサ回路(検出器、カウンタ等
から成る回路)の間を極力短くしなければなら
ず、センサ回路を隔離して設けたい場合などは極
めて不都合である。
Since this method divides the signal output from the output terminal of a predetermined bit of the counter and inserts a return signal (under intermittent control), a large number of switch elements are required to divide the signals, and the number of these switch elements increases. Switching timing control must be accurate, making the circuit complex. If the output signal peak value of the counter is not accurately managed, measurement errors will occur. The signal input to the integrator circuit is a signal (pulse signal) with a voltage value corresponding to the process amount, and if noise is mixed into this signal, measurement errors will occur, so this part must be shielded or the integrator circuit The distance between the sensor circuit and the sensor circuit (a circuit consisting of a detector, a counter, etc.) must be kept as short as possible, which is extremely inconvenient when it is desired to provide the sensor circuit in isolation.

この発明は上述した事情に鑑み、センサ回路の
出力信号を区切るためのスイツチ素子が不要で、
さらにセンサ回路の出力信号波高値を正確に制御
する必要がなく、また、センサ回路を隔離して設
けることができる2線式伝送回路を提供するもの
で、入力に供給される信号に基づき伝送電流を制
御すると共に該伝送電流に応じた帰環信号を発生
する伝送電流制御部と、測定すべき物理量に応じ
てデユーテイ比が変化するパルス信号を出力する
信号変換部と、前記帰環信号を前記パルス信号に
より断続制御するスイツチ手段と、このスイツチ
手段の出力を平滑し、平滑出力を前記伝送電流制
御部の入力に与える平滑回路とを具備したことを
特徴とするものである。
In view of the above-mentioned circumstances, this invention eliminates the need for a switch element to separate the output signals of the sensor circuit.
Furthermore, it does not require accurate control of the output signal peak value of the sensor circuit, and also provides a two-wire transmission circuit that allows the sensor circuit to be installed in isolation. a transmission current control section that controls the transmission current and generates a return signal according to the transmission current; a signal conversion section that outputs a pulse signal whose duty ratio changes according to the physical quantity to be measured; The present invention is characterized by comprising a switch means that performs intermittent control using a pulse signal, and a smoothing circuit that smoothes the output of the switch means and applies the smoothed output to the input of the transmission current control section.

以下図面を参照してこの発明の実施例について
説明する。
Embodiments of the present invention will be described below with reference to the drawings.

第1図はこの発明の第1の実施例の構成を示す
ブロツク図である。この図において1は可動電極
1aと固定電極1b,1cとから成る単一可変式
容量検出器であり、可動電極1aが外力に対応し
て移動するよう構成されている。また、可動電極
1aと固定電極1bとが構成する容量C1と固定
電極1bと1cとが構成する容量C2とは、可動
電極1aの変位を△Pとすれば各々次式で示され
る。
FIG. 1 is a block diagram showing the configuration of a first embodiment of the present invention. In this figure, reference numeral 1 denotes a single variable capacitance detector consisting of a movable electrode 1a and fixed electrodes 1b and 1c, and the movable electrode 1a is configured to move in response to an external force. Further, the capacitance C 1 formed by the movable electrode 1a and the fixed electrode 1b and the capacitance C 2 formed by the fixed electrodes 1b and 1c are each expressed by the following equations, assuming that the displacement of the movable electrode 1a is ΔP.

(但し、k1は定数C0は△P=Oの場合のC1
よびC2の容量) 次に、第1図において2は信号変換部であり、
2a,2bはその電源供給端子、2cは出力端子
である。この信号変換部2は第2図に示すように
スイツチ素子SW1,SW2発振部3および任意ビツ
トの2進カウンタ5とから成つている。図に示す
回路において、カウンタ5のnビツト目の出力端
子Qnが高レベルにあるときは、SW1がON、SW2
がOFFとなり、出力端子Qnが低レベルにあると
きはSW1がOFF、SW2がONとなる。発振部3は
スイツチ素子SW1がONのとき容量C1に対応する
周波数1の信号S1を出力し、スイツチ素子SW2
ONのとき容量C2に対応する周波数2の信号S2
出力する。このような構成によればカウンタ5は
信号S1とS2を交互にカウントし、出力端子Qnは
信号S1のカウント時に高レベル、信号S2のカウン
ト時に低レベルとなる。
(However, k 1 is a constant C 0 is the capacitance of C 1 and C 2 when △P=O) Next, in FIG. 1, 2 is a signal conversion section,
2a and 2b are power supply terminals thereof, and 2c is an output terminal. As shown in FIG. 2, this signal conversion section 2 is comprised of switch elements SW 1 and SW 2 , an oscillation section 3, and a binary counter 5 of arbitrary bits. In the circuit shown in the figure, when the n-th output terminal Qn of counter 5 is at a high level, SW 1 is ON and SW 2 is ON.
is OFF, and when the output terminal Qn is at a low level, SW 1 is OFF and SW 2 is ON. Oscillator 3 outputs signal S 1 of frequency 1 corresponding to capacitance C 1 when switch element SW 1 is ON, and switch element SW 2 outputs signal S 1 of frequency 1 corresponding to capacitance C 1 .
When ON, outputs signal S 2 of frequency 2 corresponding to capacitance C 2 . According to this configuration, the counter 5 alternately counts the signals S1 and S2 , and the output terminal Qn becomes high level when counting the signal S1 and becomes low level when counting the signal S2 .

ここで、出力端子Qnから出力されるパルスPs
(以下検出パルス信号と称す)を第3図に示す。
この図に示すように検出パルス信号Psは、カウ
ンタ5が信号S1をカウントしている期間T1と信
号S2をカウントしている期間T2とを交互にくり
返す。この場合、期間T1とT2の比が測定する物
理量(プロセス量)に対応する。この検出パルス
信号Psは第1図に示すスイツチ手段8にON−
OFF制御信号として供給され、検出パルス信号
Psが高レベルのときスイツチ手段8がON状態、
低レベルのときスイツチ手段8がOFF状態とな
る。一方、10はトランジスタQ1、Q2、抵抗R9
R10、ダイオードD1、D2およびツエナダイオード
ZDから構成され定電圧Esを出力する定電圧回路
である。11は演算増幅器であり、伝送電流制御
用のトランジスタQ3を制御する。このトランジ
スタ3QのエミツタはダイオードD3、抵抗R11を介
してコモンラインCOMに接続され、コモンライ
ンCOMと負側出力端子21との間に帰還抵抗Rf
が介挿されている。抵抗R3、R4は定電圧Esを分
圧し、この結果得られる電圧V2を演算増幅器1
1の反転入力端子に供給し、抵抗R1、R2は定電
圧Esと帰環抵抗Rfの両端電圧Efとの差電圧を分
圧し、電圧V1としてスイツチ手段8の一方の端
子に供給する。電圧V1はスイツチ手段8がONに
なる毎に抵抗R5とコンデンサC5とから成る平滑
回路30に供給され、この平滑回路30の出力電
圧V3が演算増幅器11の非反転入力端子に供給
される。また、上述した回路において、抵抗R1
とR2は十分大きな値に設定されており、この抵
抗R1、R2を流れる電流は帰環抵抗Rfを流れる電
流に比べて十分に無視し得るよう構成されてい
る。なお、第1図において15,16は各々遠隔
の受信部に設けられている電源および抵抗であ
り、これらは、正側出力端子20と負側出力端子
21との間に介挿されている。
Here, the pulse Ps output from the output terminal Qn
(hereinafter referred to as the detection pulse signal) is shown in FIG.
As shown in this figure, the detection pulse signal Ps alternates between a period T1 during which the counter 5 is counting the signal S1 and a period T2 during which the counter 5 is counting the signal S2 . In this case, the ratio between periods T 1 and T 2 corresponds to the physical quantity (process quantity) to be measured. This detection pulse signal Ps is applied to the switch means 8 shown in FIG.
Supplied as OFF control signal, detection pulse signal
When Ps is at a high level, the switch means 8 is in the ON state,
When the level is low, the switch means 8 is turned off. On the other hand, 10 is a transistor Q 1 , Q 2 , a resistor R 9 ,
R 10 , diodes D 1 , D 2 and Zener diode
This is a constant voltage circuit that is composed of ZD and outputs a constant voltage Es. 11 is an operational amplifier, which controls the transistor Q3 for controlling the transmission current. The emitter of this transistor 3Q is connected to the common line COM via a diode D3 and a resistor R11 , and a feedback resistor Rf is connected between the common line COM and the negative output terminal 21.
is inserted. Resistors R 3 and R 4 divide the constant voltage Es, and the resulting voltage V 2 is applied to the operational amplifier 1.
The resistors R 1 and R 2 divide the voltage difference between the constant voltage Es and the voltage Ef across the return resistor Rf, and supply the voltage V 1 to one terminal of the switch means 8. . The voltage V 1 is supplied to a smoothing circuit 30 consisting of a resistor R 5 and a capacitor C 5 every time the switch means 8 is turned on, and the output voltage V 3 of this smoothing circuit 30 is supplied to the non-inverting input terminal of the operational amplifier 11. be done. Also, in the circuit described above, the resistance R 1
and R 2 are set to sufficiently large values, and the current flowing through the resistors R 1 and R 2 is configured to be sufficiently negligible compared to the current flowing through the return resistor Rf. In FIG. 1, reference numerals 15 and 16 are a power source and a resistor provided in a remote receiving section, respectively, and these are inserted between the positive output terminal 20 and the negative output terminal 21.

次に、上述した回路の動作について説明する。 Next, the operation of the above-mentioned circuit will be explained.

まず、平滑回路30の出力電圧V3は電圧V1
スイツチ手段8のON時間によつて決まるから、 V3=V1・T1/T1+T2 =(Es・R2/R1+R2−Ef・R2/R1+R2)T1/T1+T2 …(2) となり、また、V2は図から解るように V2=EsR4/R3+R4 …(3) となる。
First, since the output voltage V 3 of the smoothing circuit 30 is determined by the voltage V 1 and the ON time of the switch means 8, V 3 =V 1・T 1 /T 1 +T 2 =(Es・R 2 /R 1 +R 2 −Ef・R 2 /R 1 +R 2 )T 1 /T 1 +T 2 …(2), and as can be seen from the figure, V 2 becomes V 2 =EsR 4 /R 3 +R 4 …(3). Become.

ここで、電圧V3がV2より大となると、演算増
幅器11の出力電圧が上昇し、トランジスタQ3
を流れる電流が増す。この結果、帰環抵抗Rfを
流れる電流が増して電圧Efが大となる。電圧Ef
が大となれば電圧V1が下降し、これにより、平
滑回路30の出力電圧V3が下降する。そして、
V3=V2となるようにトランジスタQ3を流れる電
流が制御される。また、電圧V3がV2より小とな
つた場合も、上述した場合と同様に、V3=V2
なるようにトランジスタQ3を流れる電流が制御
される。
Here, when the voltage V 3 becomes larger than V 2 , the output voltage of the operational amplifier 11 increases, and the transistor Q 3
The current flowing through increases. As a result, the current flowing through the return resistance Rf increases and the voltage Ef increases. Voltage Ef
When V 1 becomes large, the voltage V 1 decreases, and as a result, the output voltage V 3 of the smoothing circuit 30 decreases. and,
The current flowing through transistor Q 3 is controlled so that V 3 =V 2 . Further, even when the voltage V 3 becomes smaller than V 2 , the current flowing through the transistor Q 3 is controlled so that V 3 =V 2 as in the case described above.

このように、この回路においては電圧V3が常
に電圧V2と等しくなる。
Thus, voltage V 3 is always equal to voltage V 2 in this circuit.

したがつて、前記(2)式と(3)式を等しいとおき、 (EsR2/R1+R2−EfR1/R1+R2)−T1/T1+T2 =EsR4/R3+R4 …(4) を得る。この(4)式を順次変形してゆくと、 EsR2/R1+R2−EfR1/R1+R2=EsR4/R3+R4 ×T1+T2/T1 …(5) EsR2/R1+R2=Es{R2/R1+R2−R4/R3+R4 ・T1+T2/T1} …(5)′ Ef=Es{R2/R1−R4(R1+R2)/R1(R3+R4)×T1
T2/T1} …(5)″ となる。ここで、 R2/R1=A,R4(R1+R2)/R1(R3+R4)=B …(6) とすると、前記(5)″式は Ef=Es{A−B(1+T2/T1)} =Es{(A−B)−BT2/T1} …(7) となる。そして、抵抗R1、R2を流れる電流は前
述したように無視することができるから、伝送電
流I0は I0=Ef/Rf …(8) となり、この(8)式に(7)式を代入して I0=(A−B)Es/Rf−BEs/Rf−・T2/T1 …(9) を得る。さて、時間T1、T2は各々容量C1、C2
比例するから、比例定数をk2とすれば、T1
k2C1、T2=k2c2となり、この関係に前記(1)式を
代入すると、 となる。ここで、可動電極1a(第1図参照)が
付勢されておらず△p=0の場合は(10)式から解る
ようにT1=T2となる。ところで、4〜20mAの
伝送電流を出力する2線式伝送器においては、△
p=0の場合に伝送電流I0を4mAに調整(以下0
調整と称す)するから、(9)式においてT1=T2
して得られる次式 I0=(A−2B)/R・Es …(11) の右辺は4mAに対応している。そして、(9)、(10)、
(11)式から伝送電流I0を示す次式が求められる。
Therefore, assuming that equations (2) and (3) are equal, (EsR 2 /R 1 +R 2 −EfR 1 /R 1 +R 2 )−T 1 /T 1 +T 2 =EsR 4 /R 3 +R 4 …(4) is obtained. By sequentially transforming this equation (4), EsR 2 /R 1 +R 2 −EfR 1 /R 1 +R 2 = EsR 4 /R 3 +R 4 ×T 1 +T 2 /T 1 …(5) EsR 2 /R 1 +R 2 = Es{R 2 /R 1 +R 2 −R 4 /R 3 +R 4・T 1 +T 2 /T 1 } …(5)′ Ef=Es{R 2 /R 1 −R 4 ( R 1 + R 2 )/R 1 (R 3 + R 4 )×T 1 +
T 2 /T 1 } ...(5)'' Here, if R 2 /R 1 = A, R 4 (R 1 + R 2 ) / R 1 (R 3 + R 4 ) = B ... (6) , the above equation (5)'' becomes Ef=Es{A-B(1+ T2 / T1 )}=Es{(A-B) -BT2 / T1 }...(7). Since the current flowing through the resistors R 1 and R 2 can be ignored as mentioned above, the transmission current I 0 becomes I 0 = Ef / Rf (8), and this equation (8) is replaced by the equation (7). By substituting , I0 =(A-B)Es/Rf-BEs/Rf-・T2 / T1 ...(9) is obtained. Now, the times T 1 and T 2 are proportional to the capacitances C 1 and C 2 , respectively, so if the proportionality constant is k 2 , then T 1 =
k 2 C 1 , T 2 = k 2 c 2 , and by substituting the above equation (1) into this relationship, we get becomes. Here, when the movable electrode 1a (see FIG. 1) is not energized and Δp=0, T 1 =T 2 as seen from equation (10). By the way, in a two-wire transmitter that outputs a transmission current of 4 to 20 mA, △
Adjust the transmission current I 0 to 4 mA when p = 0 (hereinafter referred to as 0
Therefore, the right side of the following equation I 0 =(A-2B)/R·Es (11) obtained as T 1 =T 2 in equation (9) corresponds to 4 mA. And (9), (10),
The following equation representing the transmission current I 0 can be obtained from equation (11).

I0=(A−2B)Es/Rf+BEs/Rfk1・△p =4mA+B Es/Rfk1・△P …(12) この(12)式において、(B・Es・k1/Rf)は定数で
あるから、結局、伝送電流I0は可動電極1aの変
位△Pに比例する。
I 0 = (A-2B) Es/Rf+BEs/Rfk 1・△p =4mA+B Es/Rfk 1・△P …(12) In this equation (12), (B・Es・k 1 /Rf) is a constant. Therefore, the transmission current I 0 is ultimately proportional to the displacement ΔP of the movable electrode 1a.

次に、この実施例における単一可変式容量検出
器1に代えて、第4図に示すような差動容量検出
器1′を用いた場合について説明する。周知のよ
うに、差動容量、検出器1′は中央の電極1bが
可動電極となり、この可動電極1bの変位△Pに
応じて容量C1、C2が相補的に変化するものであ
る。この場合、容量C1、C2は次式で示される。
Next, a case will be described in which a differential capacitance detector 1' as shown in FIG. 4 is used in place of the single variable capacitance detector 1 in this embodiment. As is well known, in the differential capacitance detector 1', the center electrode 1b is a movable electrode, and the capacitances C 1 and C 2 change complementarily in accordance with the displacement ΔP of the movable electrode 1b. In this case, the capacitances C 1 and C 2 are expressed by the following equations.

したがつて、期間T1、T2は各々 となる。この(14)式を前記(9)式に代入すると、 I0=(A−B)Es/Rf−B・Ef/Rf・1−k1△P/1
+k1△P =(A−B)Es/Rf−B・Ef/Rf (1−2k1△P/1+k1△P) =(A−2B)Es/Rf+B.Ef/Rf×2k1△P/1+k1
△P =4mA+B・Ef/Rf×2k1△P/1+k1△P …(15) となる。この式に示すように伝送電流I0は△Pに
対し一次関数とならず、すなわち、I0は第5図に
実線で示すように非直線となる。この場合は、第
1図に示す演算増幅器11の反転入力端子とコモ
ンラインCOMとの間に補償抵抗RNを介挿すれ
ば、I0を△Pに対しリニアに変化させることがで
きる(第5図破線参照)。
Therefore, the periods T 1 and T 2 are each becomes. Substituting this equation (14) into the above equation (9), I 0 = (A-B) Es/Rf-B・Ef/Rf・1-k 1 △P/1
+k 1 △P = (A-B) Es/Rf-B・Ef/Rf (1-2k 1 △P/1+k 1 △P) = (A-2B) Es/Rf+B.Ef/Rf×2k 1 △P /1+k 1
△P = 4mA + B・Ef/Rf×2k 1 △P/1+k 1 △P …(15) As shown in this equation, the transmission current I 0 is not a linear function with respect to ΔP, that is, I 0 is non-linear as shown by the solid line in FIG. In this case, if a compensation resistor R N is inserted between the inverting input terminal of the operational amplifier 11 and the common line COM shown in FIG. 1, I 0 can be changed linearly with respect to ΔP ( (See dashed line in Figure 5).

第6図はこの発明の第2の実施例の構成を示す
ブロツク図である。なお、この図において第1図
の各部と対応する部分には同一の符号を付しその
説明を省略する。
FIG. 6 is a block diagram showing the configuration of a second embodiment of the invention. In this figure, the same reference numerals are given to the parts corresponding to those in FIG. 1, and the explanation thereof will be omitted.

この図において2′は信号変換部であり、その
構成は第7図に示すようになつている。第7図に
示す信号変換部2′が第2図に示す信号変換部2
と異つている点は電極1cがスイツチ素子を介さ
ずに直接発振部3の入力端子に接続されている点
である。このような構成によれば、発振部3はス
イツチ素子SW1がONの場合、(C1+C2)に対応
する周波数1の信号S1を出力し、スイツチ素子
SW1がOFFの場合、容量C2に対応する周波数2
の信号S2を出力する。したがつて、この場合のパ
ルスPsの高レベルの期間T1と低レベルの期間T2
(第3図参照)とは各々次式で示される。
In this figure, 2' is a signal converter, the configuration of which is shown in FIG. The signal converter 2' shown in FIG. 7 is the signal converter 2 shown in FIG.
The difference is that the electrode 1c is directly connected to the input terminal of the oscillator 3 without using a switch element. According to such a configuration, when the switch element SW 1 is ON, the oscillation unit 3 outputs the signal S 1 of frequency 1 corresponding to (C 1 + C 2 ), and the switch element SW 1
If SW 1 is OFF, frequency 2 corresponding to capacitance C 2
Outputs the signal S2 . Therefore, the high level period T 1 and the low level period T 2 of the pulse Ps in this case
(see FIG. 3) are each expressed by the following equations.

T1=k3(C1+C2) T2=k3C2 …(16) そして、このパルスPsは第6図に示すようにス
イツチ手段26にON−OFF制御信号として抵抗
25を介して供給される。スイツチ手段26はパ
ルスPsが高レベルのとき端子26aと26cを
接続し、パルスPsが低レベルのとき端子26b
と26cを接続する。次に、抵抗30,31は
各々等しい抵抗値を有する抵抗であり、定電圧
Esと可変抵抗Rsの摺動端子に得られる電圧Vfの
差を1/2に分圧し(なお、必ずしも1/2に分圧する
必要はない)、電圧V5として演算増幅器25の非
反転入力端子に供給する。したがつて、電圧V5
は次式で示される。
T 1 =k 3 (C 1 +C 2 ) T 2 =k 3 C 2 (16) Then, this pulse Ps is sent to the switch means 26 as an ON-OFF control signal via the resistor 25 as shown in FIG. Supplied. The switch means 26 connects the terminals 26a and 26c when the pulse Ps is at a high level, and connects the terminal 26b when the pulse Ps is at a low level.
and 26c. Next, the resistors 30 and 31 each have the same resistance value, and have a constant voltage
The difference between the voltage Vf obtained at the sliding terminal of Es and the variable resistor Rs is divided into 1/2 (note that it is not necessarily necessary to divide the voltage into 1/2), and the voltage V5 is applied to the non-inverting input terminal of the operational amplifier 25. supply to. Therefore, the voltage V 5
is expressed by the following equation.

V5=1/2(Es−Vf) …(17) また、演算増幅器25はボルテージホロアを構
成しており、前記電圧V5をそのまま出力端子へ
出力する。スイツチ手段26の端子26cは抵抗
R25を介してコモンラインCOMに接続されるとと
もに、平滑回路30に接続されている。この場
合、平滑回路30の出力電圧V3は次式で示され
る。
V 5 = 1/2 (Es-Vf) (17) Further, the operational amplifier 25 constitutes a voltage follower, and outputs the voltage V 5 as it is to the output terminal. The terminal 26c of the switch means 26 is a resistor.
It is connected to the common line COM via R 25 and also to the smoothing circuit 30 . In this case, the output voltage V 3 of the smoothing circuit 30 is expressed by the following equation.

V3=V5・T1/T1+T2 …(18) 一方、R0は伝送電流I0の基準値(4mA)を調
整するときに用いる可変抵抗器であり、その摺動
端子の電圧がV0となつている。抵抗R20とR21
前記電圧V0とV3の差を分圧して演算増幅器11
の非反転入力端子に供給する。この実施例の場
合、抵抗R20=R21=R3=R4となつており、演算
増幅器11の非反転、反転入力端子の電位V7
V2は各々次式で示される。
V 3 = V 5 · T 1 / T 1 + T 2 ...(18) On the other hand, R 0 is a variable resistor used to adjust the reference value (4 mA) of the transmission current I 0 , and the voltage at its sliding terminal is becomes V 0 . Resistors R 20 and R 21 divide the difference between the voltages V 0 and V 3 to the operational amplifier 11.
is supplied to the non-inverting input terminal of In the case of this embodiment, the resistances R 20 = R 21 = R 3 = R 4 are set, and the potentials of the non-inverting and inverting input terminals of the operational amplifier 11 V 7 ,
V 2 is expressed by the following formulas.

V7=1/2・(V0−V3)+V3 …(19) V2=1/2・Es …(20) 抵抗R27の一端には定電圧Esが供給され、この
抵抗R27の他端は抵抗R28を介して負側出力端子
21に接続されている。この抵抗R27、R28
各々の抵抗値は、伝送電流I0が4mAの基準値に調
整されている場合、帰環抵抗Rfの両端電圧Efと
抵抗R28の両端電圧E1とが等しくなるように設定
される。したがつて、伝送電流I0が4mAのとき可
変抵抗Rsの両固定端子間電圧差は0となり、こ
の可変抵抗Rgには電流が流れない。ゆえに、伝
送電流I0が4mAのときは、可変抵抗Rsの摺動端
子の位置は伝送電流I0に何ら影響を与えない。一
方、伝送電流が4mAを越すと電圧EfとE1とが異
つてくるので、可変抵抗Rsに伝送電流I0に対応す
る電流が流れる。この結果、電圧Vfが伝送電流I0
に対応する値となる。したがつて、I0=4mAのと
きの電圧E1をE10とすれば、この実施例における
電送電流I0は次式で示される。
V 7 = 1/2・(V 0 −V 3 )+V 3 …(19) V 2 =1/2・Es …(20) A constant voltage Es is supplied to one end of the resistor R 27 , and this resistor R 27 The other end is connected to the negative output terminal 21 via a resistor R28 . The resistance value of each of these resistors R 27 and R 28 is such that when the transmission current I 0 is adjusted to a reference value of 4 mA, the voltage Ef across the return resistor Rf is equal to the voltage E 1 across the resistor R 28 . It is set so that Therefore, when the transmission current I 0 is 4 mA, the voltage difference between both fixed terminals of the variable resistor Rs becomes 0, and no current flows through the variable resistor Rg. Therefore, when the transmission current I 0 is 4 mA, the position of the sliding terminal of the variable resistor Rs has no effect on the transmission current I 0 . On the other hand, when the transmission current exceeds 4 mA, the voltages Ef and E 1 become different, so a current corresponding to the transmission current I 0 flows through the variable resistor Rs. As a result, the voltage Vf becomes the transmission current I 0
The value corresponding to Therefore, if the voltage E 1 when I 0 =4 mA is E 10 , the transmission current I 0 in this example is expressed by the following equation.

I0=4mA+Vf/α・Rf =E10/Rf+Vf/α・Rf …(21) 但し、αは可変抵抗器Rsの摺動端子の位置で
決まる定数) ここで、可変抵抗Rsの摺動端子の位置を変え
ると、電圧Vfの値が変わると同時に、伝送電流I0
に対する電圧Vfの比率が変わる。すなわち、可
変抵抗Rsを調整することにより、帰環量である
電圧Vfの比率を変えることができ、(21)式におけ
る定数αの値を変えることができる(以下スパン
調整と称す)。なお、この実施例においては正側
出力端子20とトランジスタQ3のコレクタ間に
ダイオードD5が順方向に介挿されている。
I 0 = 4mA + Vf / α・Rf = E 10 /Rf + Vf / α・Rf …(21) However, α is a constant determined by the position of the sliding terminal of variable resistor Rs. When changing the position, the value of voltage Vf changes and at the same time the transmission current I 0
The ratio of voltage Vf to voltage Vf changes. That is, by adjusting the variable resistor Rs, the ratio of the voltage Vf, which is the return amount, can be changed, and the value of the constant α in equation (21) can be changed (hereinafter referred to as span adjustment). In this embodiment, a diode D5 is inserted between the positive output terminal 20 and the collector of the transistor Q3 in the forward direction.

次に、この実施例の動作を説明する。 Next, the operation of this embodiment will be explained.

第6図に示す回路において、V7>V2となると、
演算増幅器11の出力電圧が上昇し、トランジス
タQ3を流れる電流が増し、伝送電流I0が増加す
る。この結果、電圧Vfが増加して電圧V5が下降
し(17)式参照)、電圧V3が下降する。この結果、
電圧V7が下降し、そして、V7=V2となるように
伝送電流I0の値が制御される。このように、演算
増幅器11は前述した実施例と同様に両入力端子
間電圧差を0とするように動作し、常に電圧V2
=V7となる。したがつて、(19)式=(20)式とおき
式変形すると、 1/2・(V0−V3)+V3=1/2・Es …(22) V0+V3=Es …(22′) となる。そして、前述した(17),(18),(22)式から
V3、V5を消去してVfを求めると、 Vf=Es−(Es−V0)・2(T1+T2)/T1…(23) となり、この(23)式に(16)式を代入してT1、T2
消去すると、 Vf=Es−2(Es−V0)k3(C1+2C2)/k3(C1+C2
…(24) となる。次に、この(24)式に(13)式を代入して△
PとVfとの関係を求めると、 Vf=Es−2(Es−V0)(C01/1−k1△P+2・C0
/1+k1△P/(C01/1−k1△P+C01/1+k1△P
)=Es−2(Es−V0)(3−k1−△P)/2 =Es−(3Es−Esk1△P−3V0+V0k1△P)=3V0−2
Es+(Es−V0)k1△P…(25) ここで、電圧V0は可変抵抗器R0の摺動端子の
位置を変えることにより任意に決められるから、 V0=2/3Es …(26) とすれば、(25)式は Vf=(Es−V0)・k1・△P …(27) となる。この(26)、(27)式を(21)式に代入すると、 I0=E10/Rf+(Es−V0)/α・Rf・R1・△P =E10/Rf+Es/3α・Rf・R1・△P …(28) となり、この(28)式から解るように、伝送電流I0
は△Pに比例する。
In the circuit shown in Figure 6, when V 7 > V 2 ,
The output voltage of operational amplifier 11 increases, the current flowing through transistor Q 3 increases, and the transmission current I 0 increases. As a result, the voltage Vf increases, the voltage V5 decreases (see equation (17)), and the voltage V3 decreases. As a result,
The voltage V 7 decreases, and the value of the transmission current I 0 is controlled so that V 7 =V 2 . In this way, the operational amplifier 11 operates so that the voltage difference between both input terminals is 0, as in the above-described embodiment, and the voltage V 2 is always maintained.
= V7 . Therefore, when formula (19) = formula (20) and transform the formula, 1/2・(V 0 −V 3 )+V 3 =1/2・Es …(22) V 0 +V 3 =Es …( 22′). Then, from equations (17), (18), and (22) mentioned above,
When Vf is calculated by eliminating V 3 and V 5 , Vf=Es−(Es−V 0 )・2(T 1 +T 2 )/T 1 …(23), and this equation (23) is replaced by (16) Substituting the formula and eliminating T 1 and T 2 , Vf=Es−2(Es−V 0 )k 3 (C 1 +2C 2 )/k 3 (C 1 +C 2 )
…(24) becomes. Next, by substituting equation (13) into equation (24), △
Finding the relationship between P and Vf, Vf=Es-2(Es-V 0 )(C 0 1/1-k 1 △P+2・C 0 1
/1+k 1 △P/(C 0 1/1-k 1 △P+C 0 1/1+k 1 △P
)=Es−2(Es−V 0 )(3−k 1 −△P)/2 =Es−(3Es−Esk 1 △P−3V 0 +V 0 k 1 △P)=3V 0 −2
Es+(Es−V 0 )k 1 △P…(25) Here, since the voltage V 0 can be arbitrarily determined by changing the position of the sliding terminal of the variable resistor R 0 , V 0 =2/3Es… (26), equation (25) becomes Vf=(Es−V 0 )・k 1・△P (27). Substituting equations (26) and (27) into equation (21), I 0 = E 10 /Rf + (Es-V 0 )/α・Rf・R 1・△P = E 10 /Rf+Es/3α・Rf・R 1・△P …(28) As can be seen from this equation (28), the transmission current I 0
is proportional to △P.

なお、この実施例において、容量C1とC2を入
れ換えた場合、すなわち、第7図において電極1
aを直接発振部3の入力端子へ接続し、電極1c
をスイツチ素子SW1を介して発振部3の入力端子
に接続した場合は、例えば、第8図に示す回路構
成にする。この図において、演算増幅器25は抵
抗R32〜R35とで利得1の反転増幅器を構成し、
また、抵抗R32=R33に設定されており、演算増
幅器25の非反転入力端子にEs/2(V)が供給
されている。すなわち、演算増幅器25の出力端
子の電位が(Es−V0)となるように構成されて
いる。一方、演算増幅器11の反転入力端子に電
圧V7が供給され、非反転入力端子に電圧V2が供
給されている。なお、他の部分は第6図に示す回
路と同様となつている。
In this example, if capacitances C 1 and C 2 are exchanged, that is, electrode 1 in FIG.
a directly to the input terminal of the oscillator 3, and the electrode 1c
When connected to the input terminal of the oscillation section 3 via the switch element SW1 , the circuit configuration is as shown in FIG. 8, for example. In this figure, the operational amplifier 25 constitutes an inverting amplifier with a gain of 1 with resistors R32 to R35 ,
Further, the resistor R 32 =R 33 is set, and Es/2 (V) is supplied to the non-inverting input terminal of the operational amplifier 25. That is, the configuration is such that the potential of the output terminal of the operational amplifier 25 becomes (Es-V 0 ). On the other hand, the voltage V 7 is supplied to the inverting input terminal of the operational amplifier 11, and the voltage V 2 is supplied to the non-inverting input terminal. Note that the other parts are similar to the circuit shown in FIG.

このように、容量C1とC2を入れ換えると期間
T1、T2(第3図参照)は各々 T1=k3(C1+C2) T2=k3C1 …(29) となり、また、図に示すように電圧V3は V3=(Es−V5)×T1/T1+T2 …(30) となる。次に、この図に示す回路における△Pと
I0との関係を導く。この図に示す回路において
は、期間T1、T2が(29)式で示すように変つただ
けで、他の動作は前記実施例と変わらないから、
(17)、(22)′、(30)式から Vf=Es−2V0+2(Es-V0)T2/T1 …(31) となる。この(31)式に前記(29)式を代入して、 Vf=Es−2V0+2(Es-V0)k3C1/k3(C1+C2) …(32) となり、この(32)式に前記(13)式を代入して Vf=Es−2V0+2(Es−V0)C0・1/1−k
1△P/C0・(1/1−k1△P+1/1+k1△P) =Es−2V0+2(Es−V0)・1/2(1
+k1△P) =2Es−3V0+(Es−V0)k1△P…(33)
となる。ここでV0=2/3Esとすると、 Vf=1/3Esk1△P …(34) となり、この(34)式を前記(21)式に代入して次式
を得る。
In this way, if the capacitances C 1 and C 2 are swapped, the period
T 1 and T 2 (see Figure 3) are each T 1 = k 3 (C 1 + C 2 ) T 2 = k 3 C 1 (29), and the voltage V 3 is V 3 as shown in the figure. = (Es−V 5 )×T 1 /T 1 +T 2 (30). Next, △P in the circuit shown in this figure and
Derive the relationship with I 0 . In the circuit shown in this figure, only the periods T 1 and T 2 are changed as shown in equation (29), and other operations are the same as in the previous embodiment.
From equations (17), (22)′, and (30), Vf=Es−2V 0 +2(Es−V 0 )T 2 /T 1 (31). By substituting the above equation (29) into this equation (31), we get Vf=Es−2V 0 +2(Es−V 0 )k 3 C 1 /k 3 (C 1 +C 2 ) …(32), and this ( Substituting the above equation (13) into equation 32), Vf=Es−2V 0 +2(Es−V 0 )C 0・1/1−k
1 △P/C 0・(1/1−k 1 △P+1/1+k 1 △P) = Es−2V 0 +2(Es−V 0 )・1/2(1
+k 1 △P) =2Es−3V 0 +(Es−V 0 )k 1 △P…(33)
becomes. Here, when V 0 =2/3Es, Vf=1/3Esk 1 ΔP (34), and by substituting this equation (34) into the above equation (21), the following equation is obtained.

I0=E10/Rf+Es/3α・Rf・R1・△P …(35) この(35)式から伝送電流I0が△Pに比例している
のが解る。
I 0 = E 10 /Rf+Es/3α・Rf・R 1・△P (35) From this equation (35), it can be seen that the transmission current I 0 is proportional to △P.

ここで、前述した(23)式を変形すると、 Vf=Es−(Es-V0)・2・(1+T2/T1) …(36) となり、この(36)式においてEs、V0は定数である
から、期間T2の変化分が大きいほど、帰環信号
成分である電圧Vfの変化分が大きくなり、信号
処理上有利になるものが解る。また、このことは
前記(31)式についても同様に言える。
Here, if we transform the above-mentioned equation (23), we get Vf=Es-(Es-V 0 )・2・(1+T 2 /T 1 )...(36), and in this equation (36), Es and V 0 are Since it is a constant, it can be seen that the larger the change in period T 2 , the larger the change in voltage Vf, which is the return signal component, which is advantageous in signal processing. Further, the same can be said of the above equation (31).

そこで、電圧Vfの変化分を大きくする場合は
第7図に示す信号変換部2′内の発振部3の出力
端子とカウンタ5の入力端子CLとの間に第9図
にすカウントダウン回路40を介挿する。この場
合、入力端子40aを発振部3の出力端子へ、出
力端子40bをカウンタ5の入力端子CLへ、制
御端子40cをカウンタ5の出力端子Qnへ各々
接続する。このカウントダウン回路40は第9図
に示すようにナンドゲート41〜44とT型フリ
ツプフロツプFF1とから成つており、制御端子4
0cが高レベルにあるとき(期間T1のとき)は
入力端子40aに供給されるパルス信号をナンド
ゲート43,42を順次介して出力端子40bに
出力し、制御端子40cが低レベルにあるとき
(期間T2のとき)は入力端子40aに供給される
パルス信号をFF1で1/2分周した後、ナンドゲー
ト41,42を介して出力端子40bに出力す
る。このような構成によれば期間T2の時間幅が
2倍になり、前記(36)式から解るように電圧Vfの
変化分を大きくすることができ、信号処理上極め
て有利になる。また、上述した回路ではFF1を1
個だけ用いたが、これを2個、3個……と直列接
続すれば期間T2の時間幅を4倍、8倍……と大
きくすることができる。
Therefore, when increasing the amount of change in the voltage Vf, a countdown circuit 40 shown in FIG. 9 is installed between the output terminal of the oscillation section 3 in the signal conversion section 2' shown in FIG. Interpose. In this case, the input terminal 40a is connected to the output terminal of the oscillator 3, the output terminal 40b is connected to the input terminal CL of the counter 5, and the control terminal 40c is connected to the output terminal Qn of the counter 5. As shown in FIG. 9, this countdown circuit 40 is composed of NAND gates 41 to 44 and a T-type flip-flop FF1 , and has a control terminal 4.
When 0c is at a high level (during period T1 ), the pulse signal supplied to the input terminal 40a is outputted to the output terminal 40b via the NAND gates 43 and 42 sequentially, and when the control terminal 40c is at a low level ( During period T2 ), the pulse signal supplied to the input terminal 40a is frequency-divided by 1/2 by FF 1 , and then outputted to the output terminal 40b via the NAND gates 41 and 42. According to such a configuration, the time width of the period T 2 is doubled, and as can be seen from the above equation (36), the amount of change in the voltage Vf can be increased, which is extremely advantageous in terms of signal processing. In addition, in the circuit described above, FF 1 is set to 1
Although only one is used, if two, three, etc. are connected in series, the time width of the period T 2 can be increased by four times, eight times, etc.

ここで、信号変換部2′の具体的回路の一例を
第10図に示す。この図において51〜54は
各々ナンドゲート、56は定電流源、57はロー
バスフイルタ、58は演算増幅器、C10、C11はコ
ンデンサである。この図に示す回路において、期
間T2の時間幅を大きくしない場合は図に示す
点と点を直接接続し、期間T2の時間幅を2倍
にする場合は第9図に示す入力端子40a、出力
端子40b、制御端子40cを各々点、点、
点に接続する。そして、期間T2の時間幅を2
倍にした場合の点、点、点における波形を
第11図イ〜ハに各々示す。なお、点における
波形は検出パルス信号Psである。
Here, an example of a specific circuit of the signal converter 2' is shown in FIG. In this figure, 51 to 54 are NAND gates, 56 is a constant current source, 57 is a low-pass filter, 58 is an operational amplifier, and C 10 and C 11 are capacitors. In the circuit shown in this figure, if the time width of period T 2 is not to be increased, the points shown in the figure are directly connected, and if the time width of period T 2 is to be doubled, the input terminal 40a shown in FIG. , the output terminal 40b and the control terminal 40c, respectively.
Connect points. Then, the time width of period T 2 is set to 2
Waveforms at points, points, and points in the case of doubling are shown in FIGS. 11A to 11C, respectively. Note that the waveform at the point is the detection pulse signal Ps.

なお、第6図、第8図に示す回路で用いた平滑
回路30に代えて第12図に示す積分回路60を
用いてもよい。この積分回路60は図に示すよう
に抵抗R40、コンデンサC15、バイアス電源Vaお
よび演算増幅器59とから構成されている。
Note that an integrating circuit 60 shown in FIG. 12 may be used in place of the smoothing circuit 30 used in the circuits shown in FIGS. 6 and 8. This integrating circuit 60 is composed of a resistor R 40 , a capacitor C 15 , a bias power supply Va, and an operational amplifier 59, as shown in the figure.

また、第6図に示す回路において用いたO調整
用の可変抵抗器R0に代えて第13図に示すよう
に、演算増幅器11の反転入力端子に電圧Esを
適宜分圧して供給する可変抵抗R0′を設けてもよ
い。このような構成によれば、可変抵抗R0′の摺
動端子の位置により演算増幅器11の反転入力端
子電圧を変えることができるので伝送電流I0の基
準値を調整することができる。また、第6図に示
すスパン調整用の可変抵抗Rsに代えて第13図
に示す可変抵抗Rs′を用いてもよい。この可変抵
抗Rs′は一方の固定端子が演算増幅器25の出力
端子に接続され、他方の固定端子がコモンライン
COMに接続されている。このような構成によれ
ば、可変抵抗Rs′の摺動端子の位置を調整するこ
とにより、電圧V5と演算増幅器25の出力電圧
VOUTの比例定数を変えることができ、伝送電流I0
に対する帰環量の割合、すなわちスパンを変える
ことができる。
In addition, in place of the variable resistor R0 for O adjustment used in the circuit shown in FIG. 6, a variable resistor is used to appropriately divide and supply the voltage Es to the inverting input terminal of the operational amplifier 11, as shown in FIG. R 0 ′ may also be provided. According to such a configuration, since the inverting input terminal voltage of the operational amplifier 11 can be changed by changing the position of the sliding terminal of the variable resistor R 0 ', the reference value of the transmission current I 0 can be adjusted. Further, a variable resistor Rs' shown in FIG. 13 may be used instead of the variable resistor Rs for span adjustment shown in FIG. 6. One fixed terminal of this variable resistor Rs' is connected to the output terminal of the operational amplifier 25, and the other fixed terminal is connected to the common line.
Connected to COM. According to such a configuration, by adjusting the position of the sliding terminal of the variable resistor Rs', the voltage V 5 and the output voltage of the operational amplifier 25 can be adjusted.
The proportionality constant of V OUT can be changed, and the transmission current I 0
It is possible to change the ratio of the return amount to the ring, that is, the span.

第14図はこの発明の第3の実施例の要部の構
成を示すブロツク図である。なお、この実施例の
他の部分は前述した第2の実施例(第6図参照)
と同様である。
FIG. 14 is a block diagram showing the configuration of the main parts of a third embodiment of the present invention. Note that the other parts of this embodiment are the same as those of the second embodiment described above (see Fig. 6).
It is similar to

この図において65はスイツチ手段26と同様
の構成となつているスイツチ手段であり、電圧
V2とコモン電位を交互に切り換え、抵抗R40とコ
ンデンサC40とで構成される平滑回路70に供給
する。このスイツチ手段65には検出パルス信号
Ps(第3図参照)がインバータ66により反転さ
れて供給されている。このような構成によれば、
平滑回路30の出力電圧V3は V3=(Es−Vf)×T1/T1+T2 …(37) となり、平滑回路70の出力電圧V′2は V′2=V2×T2/T1+T2 =Es/2×T2/T1+T2 …(38) となる。そして、演算増幅器11は電圧V′2=V3
となるように動作するから(37)式=(38)式とおい
て次式を得る。
In this figure, reference numeral 65 denotes a switch means having the same structure as the switch means 26, and the voltage
V2 and the common potential are alternately switched and supplied to a smoothing circuit 70 consisting of a resistor R40 and a capacitor C40 . This switch means 65 has a detection pulse signal.
Ps (see FIG. 3) is inverted and supplied by an inverter 66. According to such a configuration,
The output voltage V 3 of the smoothing circuit 30 is V 3 = (Es - Vf) × T 1 /T 1 + T 2 (37), and the output voltage V' 2 of the smoothing circuit 70 is V' 2 = V 2 × T 2 /T 1 +T 2 =Es/2×T 2 /T 1 +T 2 (38). Then, the operational amplifier 11 outputs a voltage V′ 2 =V 3
Since it operates as follows, we obtain the following equation by setting equation (37) = equation (38).

(Es−Vf)×T1/T1+T2=Es/2×T2/T1+T2…(39) この(39)式を変形すると、 Vf=Es・(1−T2/2・T1) …(40) となり、この(40)式に前記(13)、(16)式を代入し
て、 Vf=Es・(1−1−k1△P/4) =Es・(3/4+k1△P/4) =Es/4(3+k1△P) …(41) となる。この(41)式から電圧Vfが△Pに対応する
(△Pの一次関数となつている)のが解る。すな
わち、伝送電流I0が△Pに対応する。
(Es−Vf)×T 1 /T 1 +T 2 = Es/2×T 2 /T 1 +T 2 …(39) Transforming this equation (39), Vf=Es・(1−T 2 /2・T 1 ) ...(40) Substituting the above equations (13) and (16) into equation (40), Vf=Es・(1−1−k 1 △P/4) =Es・(3 /4+k 1 △P/4) =Es/4(3+k 1 △P) ...(41). From this equation (41), it can be seen that the voltage Vf corresponds to ΔP (it is a linear function of ΔP). That is, the transmission current I 0 corresponds to ΔP.

第15図はこの発明の第4の実施例の構成を示
すブロツク図である。
FIG. 15 is a block diagram showing the configuration of a fourth embodiment of the present invention.

この図において70はカレントトランスであ
り、2次側巻線の両端に抵抗R45が介挿されてい
る。この抵抗R45の一端はコモンラインCOMに接
続され、他端はダイオードD5を介して抵抗R5
一端に接続されている。カレントトランス70の
1次側巻線はセンタータツプがコモンライン
COMに接続され、一端がスイツチ素子SW5を介
して、他端がスイツチ素子SW6を介して各々負側
出力端子21に接続されてい。スイツチ素子
SW5、SW6は各々検出パルス信号Psにより、一
方がONのとき他方がOFFとなるよう制御され
る。また、69は定電流源である。
In this figure, 70 is a current transformer, and a resistor R 45 is inserted at both ends of the secondary winding. One end of this resistor R45 is connected to the common line COM, and the other end is connected to one end of the resistor R5 via a diode D5. The center tap of the primary winding of the current transformer 70 is the common line.
COM, one end is connected to the negative side output terminal 21 via the switch element SW5, and the other end is connected to the negative side output terminal 21 via the switch element SW6. switch element
SW 5 and SW 6 are each controlled by the detection pulse signal Ps so that when one is ON, the other is OFF. Further, 69 is a constant current source.

上述した構成によれば、カレントトランス70
の一次側回路に設けられたスイツチ素子SW5
SW6が相補的にかつ交互にON−OFFすることに
より、二次側回路には波高値が伝送電流I0と検出
パルス信号Psのデユーテイ比に対応する正負の
パルス状の信号が得られる。そして、ダイオード
D5により正の信号のみが平滑回路30に伝達さ
れる。この結果、平滑回路30の出力電圧V3
伝送電流I0とセンサパルスPsのデユーテイ比によ
つて決まり、また、演算増幅器11は前述した各
実施例同様V5=V3となるように伝送電流I0を制
御するから、伝送電流I0はセンサパルスPsのデユ
ーテイ比に対応する。すなわち、伝送電流I0が前
述した変位△Pに対応する。
According to the configuration described above, the current transformer 70
Switch element SW 5 provided in the primary side circuit of
By complementarily and alternately turning ON and OFF SW 6 , a positive and negative pulse-like signal whose peak value corresponds to the duty ratio of the transmission current I0 and the detection pulse signal Ps is obtained in the secondary side circuit. And the diode
Only positive signals are transmitted to the smoothing circuit 30 by D 5 . As a result, the output voltage V 3 of the smoothing circuit 30 is determined by the duty ratio of the transmission current I 0 and the sensor pulse Ps, and the operational amplifier 11 is configured to transmit the voltage so that V 5 =V 3 as in each of the embodiments described above. Since the current I 0 is controlled, the transmission current I 0 corresponds to the duty ratio of the sensor pulse Ps. That is, the transmission current I 0 corresponds to the aforementioned displacement ΔP.

第16図はこの発明の第5の実施例の要部の構
成を示すブロツク図である。
FIG. 16 is a block diagram showing the configuration of the main parts of a fifth embodiment of the present invention.

この図においてSW7は検出パルス信号Psによ
つてON−OFF制御されるスイツチ素子であり、
抵抗R30とR31との間に介挿されている。また、
コンデンサC20が抵抗R30と並列に接続され、抵抗
R31の一端(スイツチ素子SW7側)とコモンライ
ンCOMとの間にコンデンサC21が介挿されてい
る。このような構成によればスイツチ素子SW7
ON状態のときに電圧VfとEsとが加算されるの
で、演算増幅器11の非反転入力端子に印加され
る電圧は(Vf+Es)×−T1/T1+T2となり、また、 演算増幅器11は両入力端子間電圧差を0とする
ように動作するから、伝送電流I0は検出パルス信
号Psのデユーテイ比に対応する。
In this figure, SW 7 is a switch element that is ON-OFF controlled by the detection pulse signal Ps.
It is inserted between resistors R 30 and R 31 . Also,
Capacitor C 20 is connected in parallel with resistor R 30 , resistor
A capacitor C21 is inserted between one end of R31 (switch element SW7 side) and the common line COM. According to such a configuration, switch element SW7
Since the voltages Vf and Es are added in the ON state, the voltage applied to the non-inverting input terminal of the operational amplifier 11 is (Vf + Es) × - T 1 /T 1 + T 2 , and the operational amplifier 11 is Since it operates so as to make the voltage difference between both input terminals zero, the transmission current I 0 corresponds to the duty ratio of the detection pulse signal Ps.

なお、前述した各実施例におけるセンサパルス
Psは、スイツチ手段8,26あるいはスイツチ
素子SW5〜SW7を切り換えるためのスイツチング
信号であるから、ノイズ等が混入してその波高値
が多少変動しても測定結果には影響を及ぼさな
い。したがつて、信号変換部2,2′を隔離して
設けることができ、これにより、第17図に示す
ように複数の信号変換部2,2′を切換えて使用
することができる。
In addition, the sensor pulse in each of the above-mentioned examples
Since Ps is a switching signal for switching the switch means 8, 26 or the switch elements SW5 to SW7 , even if noise or the like is mixed in and the peak value changes somewhat, it does not affect the measurement results. Therefore, the signal converters 2, 2' can be provided separately, and thereby a plurality of signal converters 2, 2' can be switched and used as shown in FIG. 17.

この図においてla、la、……およびlb、lb……
は各々信号変換部2,2……の電源供給ラインで
あり、lc、lc、……はセンサパルスPsが出力され
る信号ラインである。81は前記各実施例におい
て示した演算増幅器11、平滑回路30、スイツ
チ手段8,26およびフイードバツク回路等から
構成される出力段回路であり、lc′がセンサパル
スPsの入力ライン、la′、lb′が各々信号変換部2
へ電源を供給する電源出力ラインである。80は
切換部であり信号変換部2,2……のいずれか一
つを選択し、選択した信号変換部2の電源供給ラ
インla,lbを出力段回路81の電源出力ライン
la′、lb′に各々接続し、また、信号ラインlcを入
力ラインlc′に接続する。
In this diagram, la, la, ... and lb, lb...
are power supply lines for the signal converters 2, 2, . . . , and lc, lc, . . . are signal lines to which sensor pulses Ps are output. Reference numeral 81 denotes an output stage circuit comprising the operational amplifier 11, smoothing circuit 30, switch means 8, 26, feedback circuit, etc. shown in each of the above embodiments, lc' is the input line of the sensor pulse Ps, la', lb ' are each signal converter 2
This is the power output line that supplies power to the 80 is a switching unit which selects one of the signal converters 2, 2... and connects the power supply lines la and lb of the selected signal converter 2 to the power output line of the output stage circuit 81.
la' and lb' respectively, and also connects the signal line lc to the input line lc'.

以上説明したようにこの発明によれば、入力に
供給される信号に基づき伝送電流を制御すると共
に該伝送電流に応じた帰環信号を発生する伝送電
流制御部と、測定すべき物理量に応じてデユーテ
イ比が変化するパルス信号を出力する信号変換部
と、前記帰環信号を前記パルス信号により断続制
御するスイツチ手段と、このスイツチ手段の出力
を平滑、平滑出力を前記伝送電流制御部の入力に
与える平滑回路とを具備したので検出パルス信号
の波高値が多少変動しても極めて高い測定精度を
保持することができる。また、検出パルス信号の
波高値を正確に制御する必要がなく、しかも雑音
の影響を受けにくいので、検出器および信号変換
部を隔離して設けることができる。また、検出パ
ルス信号を単なるスイツチング素子として利用し
ているので、この検出パルス信号を区切る回路、
スイツチ素子等は一切不要であり、回路構成を簡
単にし得る利点が得られる。
As explained above, according to the present invention, there is provided a transmission current control unit that controls the transmission current based on the signal supplied to the input and generates a return signal according to the transmission current, and a signal conversion unit that outputs a pulse signal with a varying duty ratio; a switch unit that intermittently controls the return signal using the pulse signal; the output of the switch unit is smoothed, and the smoothed output is input to the transmission current control unit; Even if the peak value of the detected pulse signal fluctuates somewhat, extremely high measurement accuracy can be maintained. Further, since there is no need to accurately control the peak value of the detection pulse signal and it is less susceptible to noise, the detector and the signal converter can be provided in isolation. In addition, since the detection pulse signal is used as a simple switching element, a circuit that separates this detection pulse signal,
There is no need for any switch elements, and the advantage is that the circuit configuration can be simplified.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の第1の実施例の構成を示す
ブロツク図、第2図は第1図に示す信号変換部2
の構成を示すブロツク図、第3図は検出パルス信
号Psの波形を示す波形図、第4図は差動容量検
出器1′の構成を示す概略構成図、第5図は同実
施例において差動容量検出器1′を用いた場合の
変位△Pと伝送電流I0との関係を示す図、第6図
はこの発明の第2の実施例の構成を示すブロツク
図、第7図は第6図に示す信号変換部2′の構成
を示すブロツク図、第8図は同実施例において容
量C1とC2とを入れ換えた場合の回路の変形例を
示すブロツク図、第9図はカウントダウン回路4
0の構成を示すブロツク図、第10図は信号変換
部2′の具体的構成例を示すブロツク、第11図
イ,ロ,ハは各々第10図に示す回路の点、
点、点における波形を示す波形図、第12図は
第1図、第6図、第8図において示した平滑回路
30の代りに用いることができる積分回路60の
構成を示すブロツク図、第13図は第6図に示す
回路において用いたO調整方法およびスパン調整
方法の他の実施例を示すブロツク図、第14図は
この発明の第3の実施例の構成を示すブロツク
図、第15図はこの発明の第4の実施例の構成を
示すブロツク図、第16図はこの発明の第5の実
施例の構成を示すブロツク図、第17図はこの発
明の各実施例において信号変換部2もしくは2′
を複数設けた場合の構成例を示すブロツク図であ
る。 1……単一可変式容量検出器(検出器)、1′…
…差動容量検出器(検出器)、2,2′……信号変
換部、8,26……スイツチ手段、11……演算
増幅器(伝送電流制御部)、30……平滑回路、
40……カウントダウン回路、60……積分回路
(平滑回路)、70……カウントトランス(帰環電
圧発生部)、SW5、SW6、SW7……スイツチ素子
(スイツチ手段)、C1,C2……容量(インピーダ
ンス素子対)、Rf、F45……抵抗(帰環電圧発生
部)、Rs……可変抵抗(帰環電圧発生部)。
FIG. 1 is a block diagram showing the configuration of a first embodiment of the present invention, and FIG. 2 is a signal conversion section 2 shown in FIG.
Fig. 3 is a waveform diagram showing the waveform of the detection pulse signal Ps, Fig. 4 is a schematic block diagram showing the structure of the differential capacitance detector 1', and Fig. 5 shows the differences in the same embodiment. A diagram showing the relationship between displacement ΔP and transmission current I0 when using the dynamic capacitance detector 1', FIG. 6 is a block diagram showing the configuration of the second embodiment of the present invention, and FIG. Figure 6 is a block diagram showing the configuration of the signal converter 2', Figure 8 is a block diagram showing a modified example of the circuit when capacitors C1 and C2 are swapped in the same embodiment, and Figure 9 is a countdown diagram. circuit 4
10 is a block diagram showing a specific configuration example of the signal converter 2', and FIG. 11 A, B, and C are points of the circuit shown in FIG. 10, respectively.
12 is a waveform diagram showing waveforms at points. FIG. 12 is a block diagram showing the configuration of an integrating circuit 60 that can be used in place of the smoothing circuit 30 shown in FIGS. 1, 6, and 8. 14 is a block diagram showing another embodiment of the O adjustment method and span adjustment method used in the circuit shown in FIG. 6, FIG. 14 is a block diagram showing the configuration of a third embodiment of the present invention, and FIG. 16 is a block diagram showing the configuration of the fourth embodiment of this invention, FIG. 17 is a block diagram showing the configuration of the fifth embodiment of this invention, and FIG. 17 is a block diagram showing the configuration of the fourth embodiment of this invention. Or 2'
FIG. 3 is a block diagram showing an example of a configuration in which a plurality of devices are provided. 1...Single variable capacitance detector (detector), 1'...
... Differential capacitance detector (detector), 2, 2' ... Signal converter, 8, 26 ... Switch means, 11 ... Operational amplifier (transmission current control section), 30 ... Smoothing circuit,
40...Countdown circuit, 60...Integrator circuit (smoothing circuit), 70...Count transformer (return voltage generation section), SW5 , SW6 , SW7 ...Switch element (switch means), C1 , C 2 ...Capacitance (impedance element pair), Rf, F 45 ...Resistance (return voltage generation section), Rs...Variable resistance (return voltage generation section).

Claims (1)

【特許請求の範囲】 1 入力に供給される信号に基づき伝送電流を制
御すると共に該伝送電流に応じた帰還信号を発生
する伝送電流制御部と、 測定すべき物理量に応じてデユーテイ比が変化
するパルス信号を出力する信号変換部と、 前記帰還信号を前記パルス信号により断続制御
するスイツチ手段と、 このスイツチ手段の出力を平滑し、平滑出力を
前記伝送電流制御部の入力に与える平滑回路と を具備したことを特徴とする2線式伝送回路。
[Claims] 1. A transmission current control section that controls a transmission current based on a signal supplied to an input and generates a feedback signal according to the transmission current, and a duty ratio that changes according to a physical quantity to be measured. a signal converter that outputs a pulse signal; a switch that controls the feedback signal intermittently using the pulse signal; and a smoothing circuit that smoothes the output of the switch and provides the smoothed output to the input of the transmission current controller. A two-wire transmission circuit characterized by:
JP13935782A 1982-08-11 1982-08-11 2-wire transmission circuit Granted JPS5947697A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13935782A JPS5947697A (en) 1982-08-11 1982-08-11 2-wire transmission circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13935782A JPS5947697A (en) 1982-08-11 1982-08-11 2-wire transmission circuit

Publications (2)

Publication Number Publication Date
JPS5947697A JPS5947697A (en) 1984-03-17
JPH0351038B2 true JPH0351038B2 (en) 1991-08-05

Family

ID=15243441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13935782A Granted JPS5947697A (en) 1982-08-11 1982-08-11 2-wire transmission circuit

Country Status (1)

Country Link
JP (1) JPS5947697A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8405534B2 (en) 2009-10-21 2013-03-26 Asahi Kasei Microdevices Corporation Two-wire transmitter

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56174011U (en) * 1980-05-28 1981-12-22

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8405534B2 (en) 2009-10-21 2013-03-26 Asahi Kasei Microdevices Corporation Two-wire transmitter

Also Published As

Publication number Publication date
JPS5947697A (en) 1984-03-17

Similar Documents

Publication Publication Date Title
US3646538A (en) Transducer circuitry for converting a capacitance signal to a dc current signal
JP2665915B2 (en) Transmitter with vernier measuring device
US4112428A (en) Clocked precision integrating analog to digital converter system
US6684711B2 (en) Three-phase excitation circuit for compensated capacitor industrial process control transmitters
US4091683A (en) Single channel electrical comparative measuring system
GB2066626A (en) Voltage converter
JPH0351038B2 (en)
JPS5932840B2 (en) current transmitter
US12166489B2 (en) Discrete time analog circuit
CA1215139A (en) Frequency to current converter circuit
JPH04501466A (en) For example, a measuring circuit with an inductance displacement transmitter and its application form
JPS5818678B2 (en) Displacement electrical signal converter
JPH0354399B2 (en)
SU819746A2 (en) Resistance to frequency time signal converter
JPS6348000Y2 (en)
US4280088A (en) Reference voltage source
JPS5917697A (en) Transmitter
JPH02280538A (en) Analog/digital communication equipment
KR800002012Y1 (en) Capacitive inverter
SU788009A1 (en) High-voltage scale-type dc voltage converter
JPS5947698A (en) 2-wire current transmitter
JPS5912311A (en) Capacitor type converter
SU332326A1 (en) FREQUENCY-PULSE SENSOR
SU1292172A1 (en) Modulation device
RU2173021C1 (en) Voltage-to-current converter