JPH0352564B2 - - Google Patents
Info
- Publication number
- JPH0352564B2 JPH0352564B2 JP57145382A JP14538282A JPH0352564B2 JP H0352564 B2 JPH0352564 B2 JP H0352564B2 JP 57145382 A JP57145382 A JP 57145382A JP 14538282 A JP14538282 A JP 14538282A JP H0352564 B2 JPH0352564 B2 JP H0352564B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- flop
- flip
- calibration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
- G01D3/02—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for altering or correcting the law of variation
Landscapes
- Engineering & Computer Science (AREA)
- Technology Law (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は自動感度較正装置に関し、計測用アン
プの利得調整に適用されるものである。
プの利得調整に適用されるものである。
従来の計測用アンプは実入力による感度調整が
困難な場合、入力側に較正用電気信号を等価入力
として与え、そのときの出力が所定値になるよう
アンプのゲインを手動で調整していた。
困難な場合、入力側に較正用電気信号を等価入力
として与え、そのときの出力が所定値になるよう
アンプのゲインを手動で調整していた。
本発明の目的は、外部からの較正指令信号によ
る、人手を必要としない自動感度較正装置で、し
かも、最小の時間で較正を終了することのできる
自動感度較正装置を提供することにある。
る、人手を必要としない自動感度較正装置で、し
かも、最小の時間で較正を終了することのできる
自動感度較正装置を提供することにある。
本発明の自動感度較正装置は、要約すれば、感
度較正用基準信号をアンプに入力したときの出力
値E0と基準出力値Esの大小関係を判別してＬ又
はＨの出力を発する比較器と、その比較器の出力
がＬ又はＨいずれかによりアツプ側又はダウン側
にクロツクパルスを計数してその計数値を記憶す
るアツプダウンカウンタと、そのアツプダウンカ
ウンタの内容とアンプ出力を乗算するマルチプラ
イングＤ−Ａ変換器と、外部からの較正指令信号
を較正完了時まで記憶するフリツプフロツプと、
そのフリツプフロツプの出力を入力して所定の遅
延時間後に出力を発するワンシヨツトマルチバイ
ブレータと、そのワンシヨツトマルチバイブレー
タの出力とフリツプフロツプの出力およびクロツ
クパルスを入力して、フリツプフロツプの記憶状
態で、かつ、上記の遅延時間経過後にクロツクパ
ルスを通過させてアツプダウンカウンタに導入す
る第１のANDゲートと、比較器の出力が反転し
たことを検出する反転検出手段と、その反転検出
出力とワンシヨツトマルチバイブレータの出力を
入力としてその出力をフリツプフロツプのリセツ
ト入力に供給する第２のANDゲートとを備え、
外部から較正指令が与えられたときの出力電圧
E0が基準出力電圧Esと等しくなるようにアツプ
ダウンカウンタの内容が設定されるように構成し
たことによつて特徴付けられる。
度較正用基準信号をアンプに入力したときの出力
値E0と基準出力値Esの大小関係を判別してＬ又
はＨの出力を発する比較器と、その比較器の出力
がＬ又はＨいずれかによりアツプ側又はダウン側
にクロツクパルスを計数してその計数値を記憶す
るアツプダウンカウンタと、そのアツプダウンカ
ウンタの内容とアンプ出力を乗算するマルチプラ
イングＤ−Ａ変換器と、外部からの較正指令信号
を較正完了時まで記憶するフリツプフロツプと、
そのフリツプフロツプの出力を入力して所定の遅
延時間後に出力を発するワンシヨツトマルチバイ
ブレータと、そのワンシヨツトマルチバイブレー
タの出力とフリツプフロツプの出力およびクロツ
クパルスを入力して、フリツプフロツプの記憶状
態で、かつ、上記の遅延時間経過後にクロツクパ
ルスを通過させてアツプダウンカウンタに導入す
る第１のANDゲートと、比較器の出力が反転し
たことを検出する反転検出手段と、その反転検出
出力とワンシヨツトマルチバイブレータの出力を
入力としてその出力をフリツプフロツプのリセツ
ト入力に供給する第２のANDゲートとを備え、
外部から較正指令が与えられたときの出力電圧
E0が基準出力電圧Esと等しくなるようにアツプ
ダウンカウンタの内容が設定されるように構成し
たことによつて特徴付けられる。
以下、本発明の実施例を図面に基づいて説明す
る。
る。
第１図は本発明実施例の回路構成図である。
入力信号は、計測用アンプ１とマルチプライン
グＤ−Ａ変換器２の縦属接続を経てコンピユータ
等のデータ処理装置（図示せず）に出力される。
マルチプライングＤ−Ａ変換器２は、アナログ入
力とデジタル入力とを乗算した積を出力する公知
のマルチプライングＤ−Ａ変換器であつて、アナ
ログ入力としては計測用アンプ１の出力信号
a′を、またデジタル入力としては後述するアツプ
ダウンカウンタ４の計数内容をバイナリコードの
状態で入力して、これらの積に相当するアナログ
信号ｃを出力する。
グＤ−Ａ変換器２の縦属接続を経てコンピユータ
等のデータ処理装置（図示せず）に出力される。
マルチプライングＤ−Ａ変換器２は、アナログ入
力とデジタル入力とを乗算した積を出力する公知
のマルチプライングＤ−Ａ変換器であつて、アナ
ログ入力としては計測用アンプ１の出力信号
a′を、またデジタル入力としては後述するアツプ
ダウンカウンタ４の計数内容をバイナリコードの
状態で入力して、これらの積に相当するアナログ
信号ｃを出力する。
計測用アンプ１の入力側には加算点１２が設け
られ、その加算点１２にスイツチ１３を通して較
正用基準入力E1を与える電圧発生器１４が設け
られている。この電圧発生器１４は標準電池のほ
か、例えばブリツジ回路に構成されたストレンゲ
ージを基準抵抗器に置き換えることにより実施す
ることができる。
られ、その加算点１２にスイツチ１３を通して較
正用基準入力E1を与える電圧発生器１４が設け
られている。この電圧発生器１４は標準電池のほ
か、例えばブリツジ回路に構成されたストレンゲ
ージを基準抵抗器に置き換えることにより実施す
ることができる。
比較器３はマルチプライングＤ−Ａ変換器２の
出力電圧E0と基準電圧Esを比較してその大小関
係を判別し、E0＜EsのときＨレベルを出力し、
E0＞EsのときＬレベルを出力する。基準電圧Es
は較正用基準入力E1が導入されたときに出力す
べき出力電圧値に予め設定されている。
出力電圧E0と基準電圧Esを比較してその大小関
係を判別し、E0＜EsのときＨレベルを出力し、
E0＞EsのときＬレベルを出力する。基準電圧Es
は較正用基準入力E1が導入されたときに出力す
べき出力電圧値に予め設定されている。
アツプダウンカウンタ４は制御信号である比較
器３の出力がＨレベルのときにアツプ側に、また
Ｌレベルのときダウン側に作動してクロツクパル
スCL′を計数し、その計数値ｂはバイナリコード
のままマルチプライングＤ−Ａ変換器２のデジタ
ル入力端子に導入される。
器３の出力がＨレベルのときにアツプ側に、また
Ｌレベルのときダウン側に作動してクロツクパル
スCL′を計数し、その計数値ｂはバイナリコード
のままマルチプライングＤ−Ａ変換器２のデジタ
ル入力端子に導入される。
フリツプフロツプ５は較正指令信号が発せられ
たことを較正処理が完了するまで記憶するもの
で、その状態出力Ｑはスイツチ駆動回路１１を介
してスイツチ１３をオンに切り換え、状態出力の
補元は自動感度較正中であることを表示するた
めのステータス信号として外部へ出力される。
たことを較正処理が完了するまで記憶するもの
で、その状態出力Ｑはスイツチ駆動回路１１を介
してスイツチ１３をオンに切り換え、状態出力の
補元は自動感度較正中であることを表示するた
めのステータス信号として外部へ出力される。
ワンシヨツトマルチバイブレータ７はフリツプ
フロツプ５がセツトされたのち所定時間T0の遅
れ信号を与えるもので、この遅延時間T0の間は
第１および第２のANDゲート６および８が開く
のを防止している。
フロツプ５がセツトされたのち所定時間T0の遅
れ信号を与えるもので、この遅延時間T0の間は
第１および第２のANDゲート６および８が開く
のを防止している。
ANDゲート６はフリツプフロツプ５がセツト
状態にあり、かつ、遅延時間T0が経過したこと
を条件にクロツクパルスCLをアツプダウンカウ
ンタ４に導入する。また、ANDゲート８は遅延
時間T0が経過したのちの比較器３の出力の反転
検出信号ｆをフリツプフロツプ５のリセツト入力
Ｒに導入する。ここで、この反転検出信号ｆは、
比較器３の出力ｄと、いくらかの遅延時間を持つ
非反転器１０を通した信号ｅの排他的論理和を検
出するＸ−ORゲート９からなる反転検出手段に
得ている。
状態にあり、かつ、遅延時間T0が経過したこと
を条件にクロツクパルスCLをアツプダウンカウ
ンタ４に導入する。また、ANDゲート８は遅延
時間T0が経過したのちの比較器３の出力の反転
検出信号ｆをフリツプフロツプ５のリセツト入力
Ｒに導入する。ここで、この反転検出信号ｆは、
比較器３の出力ｄと、いくらかの遅延時間を持つ
非反転器１０を通した信号ｅの排他的論理和を検
出するＸ−ORゲート９からなる反転検出手段に
得ている。
次に第２図のタイムチヤートを参照しながら作
用を説明する。
用を説明する。
感度較正指令信号が入力されるとフリツプフロ
ツプ５がセツトされてＱがＨレベル、がＬレベ
ルになる。従つて、直ちにスイツチ１３がオンに
なつて較正用基準入力E1が計測用アンプ１に導
入される。この基準入力E1が導入されると、出
力E0が立ち上がり始める過渡状態を経て、やが
て当該回路の設定状態に応じた出力値に落ち着く
が、いま仮に、カウンタ４が過大なデジタル値を
記憶しているか、或いは計測用アンプ１のゲイン
が過大であるときには、例えば時間Tdの経過後
に出力E0が基準出力電圧Esよりも高くなる。こ
のとき、比較器３の出力ｄはE0がEsと交差した
時点でＨレベルからＬレベルに反転し、カウンタ
４をダウンカウンタに制御する。
ツプ５がセツトされてＱがＨレベル、がＬレベ
ルになる。従つて、直ちにスイツチ１３がオンに
なつて較正用基準入力E1が計測用アンプ１に導
入される。この基準入力E1が導入されると、出
力E0が立ち上がり始める過渡状態を経て、やが
て当該回路の設定状態に応じた出力値に落ち着く
が、いま仮に、カウンタ４が過大なデジタル値を
記憶しているか、或いは計測用アンプ１のゲイン
が過大であるときには、例えば時間Tdの経過後
に出力E0が基準出力電圧Esよりも高くなる。こ
のとき、比較器３の出力ｄはE0がEsと交差した
時点でＨレベルからＬレベルに反転し、カウンタ
４をダウンカウンタに制御する。
しかし、ワンシヨツトマルチバイブレータ７に
よる遅延時間T0が経過するまでの間、ANDゲー
ト６および８は閉じられているので、スイツチ１
３がオンになつてからE0が過渡状態においてEs
と交差しても、反転検出信号はフリツプ・フロツ
プ５にリセツト信号として導入されず、かつ、ア
ツプダウンカウンタ４にもクロツクは入力されな
い。つまり、ワンシヨツトマルチバイブレータ７
の遅延時間T0は、スイツチ１３がオンになつて
から出力E0が過渡状態を脱するまでの間をカバ
ーし、この間で以下の動作を行つてしまうことに
よる較正の誤動作を阻止するために設定されるも
のである。
よる遅延時間T0が経過するまでの間、ANDゲー
ト６および８は閉じられているので、スイツチ１
３がオンになつてからE0が過渡状態においてEs
と交差しても、反転検出信号はフリツプ・フロツ
プ５にリセツト信号として導入されず、かつ、ア
ツプダウンカウンタ４にもクロツクは入力されな
い。つまり、ワンシヨツトマルチバイブレータ７
の遅延時間T0は、スイツチ１３がオンになつて
から出力E0が過渡状態を脱するまでの間をカバ
ーし、この間で以下の動作を行つてしまうことに
よる較正の誤動作を阻止するために設定されるも
のである。
さて、ワンシヨツトマルチバイブレータ７によ
る遅延時間T0が経過すると、ANDゲート６が開
いてカウンタ４にクロツクパルスが入力され、計
数が進むにつれてカウンタ４の出力ｂは次第に減
少していくことになるが、計測用アンプ１の出力
a′とこのアツプダウンカウンタ４の計数内容ｂを
乗算するマルチプライングＤ−Ａ変換器の出力
ｃ、つまり出力信号E0もそれに従つて次第に減
少していく。
る遅延時間T0が経過すると、ANDゲート６が開
いてカウンタ４にクロツクパルスが入力され、計
数が進むにつれてカウンタ４の出力ｂは次第に減
少していくことになるが、計測用アンプ１の出力
a′とこのアツプダウンカウンタ４の計数内容ｂを
乗算するマルチプライングＤ−Ａ変換器の出力
ｃ、つまり出力信号E0もそれに従つて次第に減
少していく。
やがてE0＝Esになると比較器３の出力がＬレ
ベルからＨレベルに反転する。この反転を非反転
器１０とＸ−ORゲート９からなる反転検出手段
により検出し、第３図に示すように非反転時間の
遅延時間とほぼ等しい時間幅のパルスｆを出力す
る。このときは既にワンシヨツトマルチバイブレ
ータ７の遅延時間T0が経過しているから、AND
ゲート８が開いてフリツプフロツプ５がリセツト
される。フリツプフロツプ５のリセツトにより
ANDゲート６が閉じてアツプダウンカウンタ４
の計数が停止し、その計数値が保持され、また、
スイツチ１３がオフになる。以上の動作の後、計
測用アンプ１に入力する信号はEs／E1に増幅さ
れることになり、あらかじめ設定された感度に較
正されることになる。
ベルからＨレベルに反転する。この反転を非反転
器１０とＸ−ORゲート９からなる反転検出手段
により検出し、第３図に示すように非反転時間の
遅延時間とほぼ等しい時間幅のパルスｆを出力す
る。このときは既にワンシヨツトマルチバイブレ
ータ７の遅延時間T0が経過しているから、AND
ゲート８が開いてフリツプフロツプ５がリセツト
される。フリツプフロツプ５のリセツトにより
ANDゲート６が閉じてアツプダウンカウンタ４
の計数が停止し、その計数値が保持され、また、
スイツチ１３がオフになる。以上の動作の後、計
測用アンプ１に入力する信号はEs／E1に増幅さ
れることになり、あらかじめ設定された感度に較
正されることになる。
ここで注目すべき点は、フリツプフロツプ５の
出力で駆動されるワンシヨツトマルチバイブレー
タ７の出力によつて、アツプダウンカウンタ４へ
のクロツクパルスの導入が制御されるとともに、
較正開始時に発生する反転検出手段の出力がフリ
ツプフロツプ５に入力されるのを防止している点
である。この構成により、較正開始後、出力電圧
E0と基準電圧Esが初めて等しくなつたとき、反
転検出手段の出力によつてフリツプフロツプ５を
リセツトすることになつて、最も少ない時間のも
とに自動的に感度較正を終了できるということが
いえる。
出力で駆動されるワンシヨツトマルチバイブレー
タ７の出力によつて、アツプダウンカウンタ４へ
のクロツクパルスの導入が制御されるとともに、
較正開始時に発生する反転検出手段の出力がフリ
ツプフロツプ５に入力されるのを防止している点
である。この構成により、較正開始後、出力電圧
E0と基準電圧Esが初めて等しくなつたとき、反
転検出手段の出力によつてフリツプフロツプ５を
リセツトすることになつて、最も少ない時間のも
とに自動的に感度較正を終了できるということが
いえる。
以上説明したように、本発明によれば、感度較
正のための手動作業が不要となり、人為的調整誤
差がなくなり、遠隔的に感度較正を実行すること
ができる。また、多チヤンネルシステムにおい
て、１個の指令信号により同時に全計測用アンプ
の一斉感度較正を可能とすることもできる。
正のための手動作業が不要となり、人為的調整誤
差がなくなり、遠隔的に感度較正を実行すること
ができる。また、多チヤンネルシステムにおい
て、１個の指令信号により同時に全計測用アンプ
の一斉感度較正を可能とすることもできる。
更に、本発明では可変抵抗器のような可動部が
なく、計測用アンプの出力にアツプダウンカウン
タの計数内容を乗じて出力を得ているので、この
較正装置側に関してはドリフト等の発生する可能
性は皆無であり、高い信頼性が長期間にわたり維
持されるという効果もある。
なく、計測用アンプの出力にアツプダウンカウン
タの計数内容を乗じて出力を得ているので、この
較正装置側に関してはドリフト等の発生する可能
性は皆無であり、高い信頼性が長期間にわたり維
持されるという効果もある。
しかも、本発明では、較正指令信号を供給した
後、出力E0が立ち上がる過渡状態を経た後で、
基準出力電圧Esと出力電圧E0が初めて等しくな
つたときに、較正指令信号を記憶するフリツプフ
ロツプに対してリセツト信号を供給するので、外
部から較正指令信号のみを与えるだけで、全自動
的に最小の時間で較正を終了することができる。
後、出力E0が立ち上がる過渡状態を経た後で、
基準出力電圧Esと出力電圧E0が初めて等しくな
つたときに、較正指令信号を記憶するフリツプフ
ロツプに対してリセツト信号を供給するので、外
部から較正指令信号のみを与えるだけで、全自動
的に最小の時間で較正を終了することができる。
第１図は本発明実施例の回路構成図、第２図お
よび第３図は第１図示す実施例の作用を説明する
タイムチヤートである。 １…計測用アンプ、２…マルチプライングＤ−
Ａ変換器、３…比較器、４…アツプダウンカウン
タ、５…フリツプフロツプ、６…第１のANDゲ
ート、７…ワンシヨツトマルチバイブレータ、８
…第２のANDゲート、９…Ｘ−ORゲート、１０
…非反転器、１３…スイツチ、１４…感度較正用
標準電圧発生器。
よび第３図は第１図示す実施例の作用を説明する
タイムチヤートである。 １…計測用アンプ、２…マルチプライングＤ−
Ａ変換器、３…比較器、４…アツプダウンカウン
タ、５…フリツプフロツプ、６…第１のANDゲ
ート、７…ワンシヨツトマルチバイブレータ、８
…第２のANDゲート、９…Ｘ−ORゲート、１０
…非反転器、１３…スイツチ、１４…感度較正用
標準電圧発生器。
Claims (1)
- １ 計測用アンプと、その計測用アンプの出力を
アナログ入力とするマルチプライングＤ−Ａ変換
器と、感度較正用基準入力電圧を上記計測用アン
プの入力に与える基準入力電圧発生手段と、上記
マルチプライングＤ−Ａ変換器の出力電圧E0と
基準出力電圧Esの大小関係を判別する比較器と、
その比較器の出力に応じてアツプ側又はダウン側
に制御されクロツクパルスを計数するアツプダウ
ンカウンタと、そのアツプダウンカウンタの内容
を上記マルチプライングＤ−Ａ変換器のデジタル
入力に導く回路手段と、外部から与えられる較正
指令信号を較正完了時まで記憶するフリツプフロ
ツプと、そのフリツプフロツプの出力を入力して
所定の遅延時間後に出力を発するワンシヨツトマ
ルチバイブレータと、そのワンシヨツトマルチバ
イブレータの出力と上記フリツプフロツプの出力
およびクロツクパルスを入力して、フリツプフロ
ツプの記憶状態で、かつ、上記ワンシヨツトマル
チバイブレータが出力を発した後にクロツクパル
スを通過させてアツプダウンカウンタに導入する
第１のANDゲートと、上記比較器の出力が反転
したことを検出する反転検出手段と、その反転検
出出力と上記ワンシヨツトマルチバイブレータの
出力を入力として、その出力を上記フリツプフロ
ツプのリセツト入力に供給する第２のANDゲー
トとを備え、外部から較正指令が与えられたとき
上記感度較正用基準入力電圧を入力したときの出
力電圧E0が上記基準出力電圧Esと等しくなるよ
う上記アツプダウンカウンタの内容が設定される
ように構成したことを特徴とする自動感度較正装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57145382A JPS5934113A (ja) | 1982-08-20 | 1982-08-20 | 自動感度較正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57145382A JPS5934113A (ja) | 1982-08-20 | 1982-08-20 | 自動感度較正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5934113A JPS5934113A (ja) | 1984-02-24 |
| JPH0352564B2 true JPH0352564B2 (ja) | 1991-08-12 |
Family
ID=15383946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57145382A Granted JPS5934113A (ja) | 1982-08-20 | 1982-08-20 | 自動感度較正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5934113A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5275035A (en) * | 1991-10-08 | 1994-01-04 | Vlsi Technology, Inc. | Autocalibrating trip controller with dual adjustable trip points |
| DE19512613C2 (de) * | 1995-04-05 | 2001-01-18 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Regelung der Empfindlichkeit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2363522C2 (de) * | 1973-12-20 | 1982-08-19 | Interatom Internationale Atomreaktorbau Gmbh, 5060 Bergisch Gladbach | Korrekturschaltung für eine Schaltungsanordnung zum Bearbeiten von Analogsignalen |
| JPS5315158A (en) * | 1976-07-28 | 1978-02-10 | Tasaburou Takamichi | Automatic span calibrating device |
| JPS57117002A (en) * | 1981-01-14 | 1982-07-21 | Sumitomo Heavy Ind Ltd | Automatic setting circuit |
-
1982
- 1982-08-20 JP JP57145382A patent/JPS5934113A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5934113A (ja) | 1984-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596977A (en) | Dual slope analog to digital converter with out-of-range reset | |
| US4920279A (en) | Method to expand an analog signal and device to implement the method | |
| US5099209A (en) | Battery voltage detecting device | |
| US4009376A (en) | Method and apparatus for measuring material thickness | |
| US4667153A (en) | Automatic calibrator | |
| US4459475A (en) | Automatic calibration for D.C. transducers | |
| US3800236A (en) | Circuit arrangement for base line compensation | |
| US4475398A (en) | Successive approximation envelope detection for estimating the amplitude of a plurality of successively occurring electrical pulses | |
| US4296320A (en) | Automatic gain control for radiation analyzer | |
| JPH0352564B2 (ja) | ||
| US4236106A (en) | Automatic pulse controlled servo control system | |
| JPS6255735B2 (ja) | ||
| US4616329A (en) | Self-calibrating adaptive ranging apparatus and method | |
| US4161029A (en) | Automatic transient response analyzer system | |
| US3963909A (en) | Method and apparatus for computation in a kinetic analyzer | |
| US4644323A (en) | Analog-to-digital converter having programmable dynamic range | |
| JPS5926999B2 (ja) | 多点測定装置 | |
| US3665325A (en) | Voltage comparator | |
| JPS6055763B2 (ja) | 厚み測定装置 | |
| US3798429A (en) | Apparatus for integrating the area of a succeeding peak superimposed on the tail of a preceding peak in the output of a measuring instrument | |
| US7039471B2 (en) | Method and device for calculating the steady-state time point of a controller | |
| SU1229600A1 (ru) | Устройство дл измерени температуры | |
| KR960002280B1 (ko) | 매스 플로우 콘트롤러의 응답 속도 점검 방법 | |
| KR100368252B1 (ko) | 제로전압자동조절기능을갖는신호증폭회로 | |
| JPS6330719A (ja) | 自動較正器 |