Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0354632B2 - - Google Patents
[go: Go Back, main page]

JPH0354632B2 - - Google Patents

Info

Publication number
JPH0354632B2
JPH0354632B2 JP15587183A JP15587183A JPH0354632B2 JP H0354632 B2 JPH0354632 B2 JP H0354632B2 JP 15587183 A JP15587183 A JP 15587183A JP 15587183 A JP15587183 A JP 15587183A JP H0354632 B2 JPH0354632 B2 JP H0354632B2
Authority
JP
Japan
Prior art keywords
heating element
switch circuit
circuit
terminal
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15587183A
Other languages
Japanese (ja)
Other versions
JPS6046273A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP58155871A priority Critical patent/JPS6046273A/en
Publication of JPS6046273A publication Critical patent/JPS6046273A/en
Publication of JPH0354632B2 publication Critical patent/JPH0354632B2/ja
Granted legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/35Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head

Landscapes

  • Fax Reproducing Arrangements (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、感熱記録装置において、サーマルヘ
ツド上の発熱体を駆動する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a device for driving a heating element on a thermal head in a thermal recording device.

従来例の構成とその問題点 第1図は従来の発熱体駆動装置の概略回路図で
ある。この図において、1−1〜1−Nは発熱体
であり、サーマルヘツド上に1列に配列されてい
る。これらの発熱体1−1〜1−Nの一端は記録
用電源2の一方の端子3に直接接続され、他端は
それぞれスイツチ回路4−1〜4−Nを介して記
録用電源2の他方の端子5に接続される。スイツ
チ回路4−1〜4−Nのそれぞれの制御入力は、
ANDゲート6−1〜6−Nの対応するものの出
力と接続されている。ANDゲート6−1〜6−
Nの一方の入力は端子7と接続され、他方の入力
はNビツト並列出力のシフトレジスタ8の対応す
る出力と接続されている。シフトレジスタ8のデ
ータ入力は端子9と接続され、クロツク入力は端
子10と接続されている。
Configuration of a conventional example and its problems FIG. 1 is a schematic circuit diagram of a conventional heating element driving device. In this figure, heating elements 1-1 to 1-N are arranged in a line on the thermal head. One end of these heating elements 1-1 to 1-N is directly connected to one terminal 3 of the recording power source 2, and the other end is connected to the other terminal of the recording power source 2 via switch circuits 4-1 to 4-N, respectively. is connected to terminal 5 of. Each control input of the switch circuits 4-1 to 4-N is
It is connected to the outputs of corresponding ones of AND gates 6-1 to 6-N. AND gate 6-1 to 6-
One input of N is connected to the terminal 7, and the other input is connected to the corresponding output of the N-bit parallel output shift register 8. The data input of shift register 8 is connected to terminal 9, and the clock input is connected to terminal 10.

次に動作を説明する。外部より端子9に画情報
が転送され、また画情報サンプリング用クロツク
が端子10に与えられる。シフトレジスタ8は画
情報をクロツクのタイミングで順次取り込み蓄積
する。1回の記録動作で記憶すべきNビツトの画
情報がシフトレジスタ8に蓄積されると、外部よ
り一定パルス幅の記録パルスが端子7に入力され
る。この記録パルスが‘1'レベルの期間に、
ANDゲート6−1〜6−Nのうち、シフトレジ
スタ8の対応出力が‘1'レベルのもの、つまり黒
画素に対応するANDゲートが‘1'レベルを出力
する。スイツチ回路4−1〜4−Nは、制御入力
に‘1'レベルが与えられた時に導通する。従つて
発熱体1−1〜1−Nのうち、黒画素に対応する
発熱体に記録パルスのパルス幅に相当する時間だ
け通電される。
Next, the operation will be explained. Image information is transferred from the outside to terminal 9, and an image information sampling clock is applied to terminal 10. The shift register 8 sequentially takes in and stores image information at clock timing. When N bits of image information to be stored in one recording operation are stored in the shift register 8, a recording pulse with a constant pulse width is inputted to the terminal 7 from the outside. During the period when this recording pulse is at the '1' level,
Among the AND gates 6-1 to 6-N, the corresponding output of the shift register 8 is at the '1' level, that is, the AND gate corresponding to the black pixel outputs the '1' level. The switch circuits 4-1 to 4-N become conductive when a '1' level is applied to the control input. Therefore, among the heating elements 1-1 to 1-N, the heating element corresponding to the black pixel is energized for a time corresponding to the pulse width of the recording pulse.

さて、現状では発熱体の抵抗値はたかだか1キ
ロオーム程度であり、また発熱体の許容電力はた
かだか1ワツト程度であるため、記録用電源2の
電圧はかなり低くせざるを得なかつた。また記録
すべき画情報によつて、通電する発熱体の個数が
変動するが、それがそのまま記録用電源の負荷電
流変動となる。このようなことから従来は、記録
用電源が複雑化かつ大形化するという問題があつ
た。つまり、発熱体の抵抗値が十分大きく記録用
電源電圧の電圧値を十分高く設定することがで
き、また負荷電流の変動が小さければ、商用交流
100Vを降圧することなく、そのまま整流平滑す
るような構成の簡単な記録用電源を用いることが
できるが、従来は商用交流を変圧器によつて降圧
した後、整流平滑し、さらに電圧安定化回路によ
つて電圧安定化を施すような構成の複雑大形の記
録用電源を用いる必要があつたのである。
Now, at present, the resistance value of the heating element is about 1 kilohm at most, and the allowable power of the heating element is about 1 watt at most, so the voltage of the recording power source 2 has to be made quite low. Further, depending on the image information to be recorded, the number of heating elements to be energized varies, but this directly results in a variation in the load current of the recording power source. For this reason, there has conventionally been a problem that the recording power source has become complicated and large. In other words, if the resistance value of the heating element is large enough and the voltage value of the recording power supply voltage can be set sufficiently high, and if the fluctuation of the load current is small, then the
It is possible to use a simple recording power supply that directly rectifies and smoothes 100V without stepping down the voltage, but in the past, commercial AC was stepped down using a transformer, then rectified and smoothed, and then a voltage stabilization circuit was used. Therefore, it was necessary to use a large and complex recording power supply with a voltage stabilization structure.

発明の目的 本発明は上記従来の問題点を解消するもので、
従来よりも記録用電源を簡略化、小形化すること
ができる発熱体駆動装置を提供することを目的と
する。
Purpose of the invention The present invention solves the above-mentioned conventional problems.
It is an object of the present invention to provide a heating element driving device that can simplify and downsize a recording power source compared to the conventional one.

発明の構成 本発明は個々の発熱体を並列的に記録用電源と
接続するのではなく、複数の発熱体を第1のスイ
ツチ回路を介して順次直列接続するとともに、発
熱体と第1のスイツチ回路から成る各直列回路
に、発熱体と同等の抵抗値を持つ抵抗体と第2の
スイツチ回路から成る直列回路を並列接続し、記
録用電源の負荷抵抗値を増大させ、かつ一定化す
ることにより、上記の目的を達成せんとするもの
である。
Structure of the Invention The present invention does not connect individual heating elements to a recording power source in parallel, but connects a plurality of heating elements in series via a first switch circuit, and connects the heating elements and the first switch circuit. A series circuit consisting of a resistor having a resistance value equivalent to that of the heating element and a second switch circuit is connected in parallel to each series circuit consisting of the circuit, so that the load resistance value of the recording power source is increased and kept constant. This aims to achieve the above objectives.

実施例の説明 以下、図面を参照し本発明の実施例につき説明
する。
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第2図は本発明の一実施例による発熱体駆動装
置の概略回路図である。この図において、111
〜11Nはサーマルヘツド上に1列に配列された
発熱体である。これら発熱体は第1のスイツチ回
路121〜12Nを介して順次直列接続され、記録
用電源13の端子14と15に接続されている。
161〜16Nは発熱体111〜11Nと同等の抵抗
値を持つ抵抗体であり、171〜17Nは第2のス
イツチ回路である。発熱体111と第1のスイツ
チ回路121から成る直列回路に、抵抗体161
第2のスイツチ回路171から成る直列回路が並
列に接続されている。同様に他の発熱体と第1の
スイツチ回路から成る各直列回路に、抵抗体と第
2のスイツチ回路から成る直列回路がそれぞれ並
列接続されている。
FIG. 2 is a schematic circuit diagram of a heating element driving device according to an embodiment of the present invention. In this figure, 11 1
~11 N are heating elements arranged in a row on the thermal head. These heating elements are successively connected in series via first switch circuits 12 1 to 12 N , and are connected to terminals 14 and 15 of the recording power source 13.
16 1 to 16 N are resistors having a resistance value equivalent to that of the heating elements 11 1 to 11 N , and 17 1 to 17 N are second switch circuits. A series circuit consisting of a resistor 16 1 and a second switch circuit 17 1 is connected in parallel to a series circuit consisting of a heating element 11 1 and a first switch circuit 12 1 . Similarly, a series circuit consisting of a resistor and a second switch circuit is connected in parallel to each series circuit consisting of another heating element and a first switch circuit.

181〜18Nは第1のスイツチ回路121〜1
Nと1対1に対応づけられたANDゲートであ
り、これらANDゲートの出力は対応する第1の
スイツチ回路121〜12Nの制御入力と接続され
ている。191〜19Nは第2のスイツチ回路17
〜17Nと1対1に対応づけられたANDゲート
であり、これらANDゲートの出力は対応する第
2のスイツチ回路171〜17Nの制御入力とそれ
ぞれ接続されている。ANDゲート181〜18N
の一方の入力は端子20と接続されて、他方の入
力はシフトレジスタ21の出力Q1からQNにそれ
ぞれ接続されている。221〜22Nはインバータ
であり、それぞれの入力はシフトレジスタ21の
出力Q1〜QNの対応するものと接続されている。
ANDゲート191〜19Nの一方の入力は端子2
0と接続され、他方の入力はインバータ221
22Nの対応するものの出力と接続されている。
シフトレジスタ21のデータ入力は端子23と接
続され、クロツク入力は端子24と接続されてい
る。
18 1 to 18 N are first switch circuits 12 1 to 1
2N , and the outputs of these AND gates are connected to the control inputs of the corresponding first switch circuits 121 to 12N . 19 1 to 19 N is the second switch circuit 17
1 to 17 N , and the outputs of these AND gates are connected to the control inputs of the corresponding second switch circuits 17 1 to 17 N , respectively. AND gate 18 1 ~ 18 N
One input is connected to the terminal 20, and the other input is connected to the outputs Q 1 to Q N of the shift register 21, respectively. 22 1 to 22 N are inverters, and each input is connected to a corresponding one of the outputs Q 1 to Q N of the shift register 21.
One input of AND gates 19 1 to 19 N is terminal 2
0, and the other input is connected to inverter 22 1 ~
22 N is connected to the output of its corresponding one.
The data input of shift register 21 is connected to terminal 23, and the clock input is connected to terminal 24.

次に動作を説明する。端子20に記録パルスが
与えられていない期間においては、ANDゲート
181〜18NおよびANDゲート191〜19N
出力はすべて“0”レベルとなり第1のスイツチ
回路121〜12Nおよび第2のスイツチ回路17
〜17Nはいずれもオフ状態となり、従つて記録
用電源13からは電流が流れない。これが非記録
動作状態である。
Next, the operation will be explained. During a period in which no recording pulse is applied to the terminal 20, the outputs of the AND gates 18 1 to 18 N and the AND gates 19 1 to 19 N are all at "0" level, and the outputs of the first switch circuits 12 1 to 12 N and the first switch circuits 12 1 to 12 N and the 2 switch circuit 17
1 to 17 N are all in the off state, so no current flows from the recording power source 13. This is the non-recording operating state.

記録動作は次の通りである。まず、記録すべき
画情報が端子23に順次転送され、また画情報サ
ンプリング用クロツクが端子24に供給される。
この画情報はそのサンプリング用クロツクのタイ
ミングでシフトレジスタ21に取り込まれ蓄積さ
れる。1回の記録動作によつて記録すべき画情報
がシフトレジスタ21に蓄積すると、一定パルス
幅の記録パルス(“1”レベルの信号)が端子2
0に入力される。ここで、画情報の発熱体111
に対応する画素が黒画素であつたとする。この場
合、シフトレジスタ21の出力Q1が“1”レベ
ルとなるため、ANDゲート181の出力が“1”
レベルとなりANDゲート191の出力が“0”レ
ベルとなる。従つて第1のスイツチ回路121
オンし、第2のスイツチ回路171はオフするた
め、発熱体111に電流が流れる。また発熱体1
2に対応する画素が白画素の場合、シフトレジ
スタ21の出力Q2は“0”レベルとなるから
ANDゲート182の出力は“0”レベル、AND
ゲート192の出力は“1”レベルとなり、第1
のスイツチ回路122はオフし、第2のスイツチ
回路172はオンする。従つて電流は抵抗体162
に分流し、発熱体112には流れない。このよう
に、発熱体111から11Nのうち、黒画素に対応
するものだけが記録パルスのパルス幅に相当する
時間だけ選択的に通電される。
The recording operation is as follows. First, image information to be recorded is sequentially transferred to the terminal 23, and an image information sampling clock is supplied to the terminal 24.
This image information is taken into the shift register 21 and stored at the timing of the sampling clock. When the image information to be recorded in one recording operation is accumulated in the shift register 21, a recording pulse (“1” level signal) with a constant pulse width is sent to the terminal 2.
It is input to 0. Here, the image information heating element 11 1
Assume that the pixel corresponding to is a black pixel. In this case, the output Q1 of the shift register 21 is at the "1" level, so the output of the AND gate 181 is "1".
level, and the output of the AND gate 191 becomes "0" level. Therefore, the first switch circuit 12 1 is turned on and the second switch circuit 17 1 is turned off, so that current flows through the heating element 11 1 . Also heating element 1
If the pixel corresponding to 1 2 is a white pixel, the output Q 2 of the shift register 21 will be at the “0” level.
The output of AND gate 18 2 is “0” level, AND
The output of gate 192 becomes “1” level, and the first
The second switch circuit 12 2 is turned off, and the second switch circuit 17 2 is turned on. Therefore, the current flows through the resistor 16 2
It flows to the heating element 112 and does not flow to the heating element 112 . In this way, among the heating elements 11 1 to 11 N , only those corresponding to black pixels are selectively energized for a time corresponding to the pulse width of the recording pulse.

以上の説明から明らかなように、発熱体111
〜11Nと抵抗体161〜16Nの抵抗値をRとし、
スイツチ回路121〜12N,171〜17Nや配線
の抵抗を無視した場合、記録動作時における記録
用電源13の負荷抵抗値、すなわち端子14と端
子15から測定した抵抗値はR×Nとなり、しか
も画情報と関係なくその抵抗値は一定となる。従
つて、直列接続される発熱体の個数Nを適切に決
定すれば、降圧用変圧器や電圧安定化回路を含ま
ない極めて簡単な電源を記録用電源として用いる
ことができる。
As is clear from the above explanation, the heating element 11 1
~11 N and the resistance value of the resistor 16 1 ~16 N is R,
If the resistance of the switch circuits 12 1 to 12 N , 17 1 to 17 N and wiring is ignored, the load resistance value of the recording power supply 13 during recording operation, that is, the resistance value measured from the terminals 14 and 15 is R×N. Moreover, the resistance value is constant regardless of the image information. Therefore, if the number N of heating elements connected in series is appropriately determined, an extremely simple power source that does not include a step-down transformer or a voltage stabilization circuit can be used as a recording power source.

なお上記実施例においては、サーマルヘツド上
のすべての発熱体111〜11Nを直列接続する構
成であつたが、サーマルヘツド上の発熱素子を幾
つかのグループに分け、各グループ別に発熱体を
直列接続するようにしてもよい。また発熱体11
〜11Nのほかに、低抗体161〜16Nやスイツ
チ回路121〜12N,11〜16N、さらには
ANDゲート181〜18N,191〜19N、イン
バータ221〜22N、およびシフトレジスタ21
などにサーマルヘツド上に一体的に設けることも
可能である。またさらに、スイツチ回路121
12N,171〜17Nを制御する手段は上記実施
例の構成に限られるものではなく、適宜変更し得
るものである。
In the above embodiment, all the heating elements 11 1 to 11 N on the thermal head were connected in series, but the heating elements on the thermal head were divided into several groups, and the heating elements were connected to each group. They may also be connected in series. Also, the heating element 11
In addition to 1 to 11 N , low antibodies 16 1 to 16 N , switch circuits 12 1 to 12 N , 1 1 to 16 N , and even
AND gates 181 to 18N , 191 to 19N , inverters 221 to 22N , and shift register 21
It is also possible to provide it integrally on the thermal head, etc. Furthermore, the switch circuits 12 1 -
The means for controlling 12 N , 17 1 to 17 N is not limited to the configuration of the above embodiment, and may be modified as appropriate.

発明の効果 上述のように本発明は、発熱体を第1のスイツ
チ回路を介して順次直列に接続し、発熱体と第1
のスイツチ回路から成る各直列回路に抵抗体と第
2のスイツチ回路から成る直列回路を並列接続
し、第1と第2のスイツチ回路の導通を制御する
ことによつて発熱体を選択的に通電させるもので
あるから、商用交流をそのまま整流平滑するよう
な極めて簡単かつ小型の電源を記録用電源として
用いることができるという効果を得られる。
Effects of the Invention As described above, the present invention connects the heating elements in series via the first switch circuit, and connects the heating elements and the first switch circuit to each other in series.
A series circuit consisting of a resistor and a second switch circuit is connected in parallel to each series circuit consisting of a switch circuit, and the heating element is selectively energized by controlling conduction between the first and second switch circuits. Therefore, it is possible to use an extremely simple and compact power source that directly rectifies and smoothes commercial alternating current as a recording power source.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の発熱体駆動装置の概略回路図、
第2図は本発明の一実施例による発熱体駆動装置
の概略回路図である。 111〜11N……発熱体、121〜12N……第
1のスイツチ回路、13……記録用電源、161
〜16N……抵抗体、171〜17N……第2のス
イツチ回路、181〜18N,191〜19N……
ANDゲート、21……シフトレジスタ、221
22N……インバータ。
Figure 1 is a schematic circuit diagram of a conventional heating element drive device.
FIG. 2 is a schematic circuit diagram of a heating element driving device according to an embodiment of the present invention. 11 1 to 11 N ... heating element, 12 1 to 12 N ... first switch circuit, 13 ... recording power supply, 16 1
~ 16N ...Resistor, 171~ 17N ...Second switch circuit, 181 ~ 18N , 191~ 19N ...
AND gate, 21...shift register, 22 1 ~
22 N ...Inverter.

Claims (1)

【特許請求の範囲】[Claims] 1 サーマルヘツド上の発熱体を第1スイツチ回
路を介し順次直列に接続するとともに、前記発熱
体と同等の抵抗値を持つ抵抗体と第2スイツチ回
路との直列回路を、前記発熱体と第1スイツチ回
路から成る各直列回路に並列に接続し、記録動作
時において前記第1スイツチ回路または前記第2
スイツチ回路のどちらか一方を導通させる手段を
具備したことを特徴とする発熱体駆動装置。
1 The heating elements on the thermal head are successively connected in series via a first switch circuit, and a series circuit of a resistor having the same resistance value as the heating element and a second switch circuit is connected between the heating element and the first switch circuit. The first switch circuit or the second switch circuit is connected in parallel to each series circuit consisting of a switch circuit.
A heating element driving device characterized by comprising means for making either one of the switch circuits conductive.
JP58155871A 1983-08-25 1983-08-25 Driver for heating element Granted JPS6046273A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58155871A JPS6046273A (en) 1983-08-25 1983-08-25 Driver for heating element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58155871A JPS6046273A (en) 1983-08-25 1983-08-25 Driver for heating element

Publications (2)

Publication Number Publication Date
JPS6046273A JPS6046273A (en) 1985-03-13
JPH0354632B2 true JPH0354632B2 (en) 1991-08-20

Family

ID=15615322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58155871A Granted JPS6046273A (en) 1983-08-25 1983-08-25 Driver for heating element

Country Status (1)

Country Link
JP (1) JPS6046273A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01156081A (en) * 1987-12-15 1989-06-19 Fuji Xerox Co Ltd Color thermal recording apparatus

Also Published As

Publication number Publication date
JPS6046273A (en) 1985-03-13

Similar Documents

Publication Publication Date Title
JPH0542351B2 (en)
JPH0354632B2 (en)
NL8003930A (en) DISPLAY WITH A LIQUID CRYSTAL.
JPS5827464A (en) Controller for heat sensing recording
JPH06104711A (en) Load detecting circuit
JPS6023063A (en) Recorder
JPS60203472A (en) Pulse width controller for drive pulse of heating resistor
JP2721150B2 (en) Thermal recording device
JPS6078767A (en) Recording head for printing apparatus
JP2872123B2 (en) Thermal history control method of thermal head
JPS60145864A (en) Recording element drive control system
JPS60168669A (en) Thermal head driver
JPS6215357B2 (en)
JP2689578B2 (en) Relay drive
JPS59146263A (en) thermal recording device
JPS637501B2 (en)
JPH04113859A (en) Thermal head control device
JPS6059858A (en) Heat-sensing recorder
JPS62267164A (en) Video printer
JPS62199486A (en) Drive circuit of energization transfer recorder
JPH0431590Y2 (en)
JPS6351102B2 (en)
JPS62201271A (en) Input and output apparatus
JPS6213192B2 (en)
JPH044951B2 (en)