JPH0355437B2 - - Google Patents
Info
- Publication number
- JPH0355437B2 JPH0355437B2 JP21782186A JP21782186A JPH0355437B2 JP H0355437 B2 JPH0355437 B2 JP H0355437B2 JP 21782186 A JP21782186 A JP 21782186A JP 21782186 A JP21782186 A JP 21782186A JP H0355437 B2 JPH0355437 B2 JP H0355437B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- temperature
- group
- compound semiconductor
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 47
- 239000013078 crystal Substances 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 30
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 28
- 150000001875 compounds Chemical class 0.000 claims description 27
- 238000010438 heat treatment Methods 0.000 claims description 24
- 238000002109 crystal growth method Methods 0.000 claims description 11
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 230000004907 flux Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000001816 cooling Methods 0.000 claims description 2
- 229910021478 group 5 element Inorganic materials 0.000 claims description 2
- 229910021480 group 4 element Inorganic materials 0.000 claims 1
- 230000008569 process Effects 0.000 description 29
- 238000004140 cleaning Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 238000002484 cyclic voltammetry Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000009396 hybridization Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- -1 trichlene Substances 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は化合物半導体の結晶成長方法、特には
面方位（100）のSi基板上にGaAs等の−族
化合物半導体をエピタキシヤル成長させる化合物
半導体の結晶成長方法に関するものである。
面方位（100）のSi基板上にGaAs等の−族
化合物半導体をエピタキシヤル成長させる化合物
半導体の結晶成長方法に関するものである。
Si基板上にGaAs等の化合物半導体を結晶成長
させ、良質な結晶、例えばGaAs基板上へ結晶成
長した結晶と同程度な品質の結晶が得られれば、
Si半導体と化合物半導体両者の好ましい点を有す
る新規デバイスの展開が考えられる。例えば、
SiLSI上への化合物半導体発光デバイスの作成
等、新しい広い意味でのハイブリツド化が可能と
なる。
させ、良質な結晶、例えばGaAs基板上へ結晶成
長した結晶と同程度な品質の結晶が得られれば、
Si半導体と化合物半導体両者の好ましい点を有す
る新規デバイスの展開が考えられる。例えば、
SiLSI上への化合物半導体発光デバイスの作成
等、新しい広い意味でのハイブリツド化が可能と
なる。
Si基板上への−族化合物半導体の結晶成長
においては、結晶成長技術上２つの問題点があ
る。すなわち、(1)格子定数のずれが著しく大き
い。例えばGaAsの場合４％以上となる。(2)Siに
対してGaAsなどは２元半導体であり、極性を有
する。
においては、結晶成長技術上２つの問題点があ
る。すなわち、(1)格子定数のずれが著しく大き
い。例えばGaAsの場合４％以上となる。(2)Siに
対してGaAsなどは２元半導体であり、極性を有
する。
これらの問題のため従来法ではSi基板とGaAs
結晶の間にまずバツフア層を成長させている。バ
ツフア層としては例えばGaAsと格子定数の差の
少い単元半導体Geを用いたり、低温成長させた
GaAs層を用いたりしている。
結晶の間にまずバツフア層を成長させている。バ
ツフア層としては例えばGaAsと格子定数の差の
少い単元半導体Geを用いたり、低温成長させた
GaAs層を用いたりしている。
この従来例のうち低温成長GaAsバツフア層を
用いる方法を第２図に示す。この方法は
Japanese Journal of Applied Physics、24(6)、
６月（1985年）、391頁によつた。
用いる方法を第２図に示す。この方法は
Japanese Journal of Applied Physics、24(6)、
６月（1985年）、391頁によつた。
しかしながら、これらバツフア層を用いた場合
にも以下のような問題が生ずる。すなわち、(1)バ
ツフア層成長条件が完全に把握されていないた
め、バツフア層の品質がばらつき、その上に成長
するGaAs結晶の品質が変動し、結晶成長の再現
性が悪くなる。また(2)成長層の安定性（経時変
化）に対してもバツフア層が存在するゆえに信頼
性が低下してくる等の問題がある。更に当然のこ
とながら(3)GaAs基板上へのGaAs成長に比して、
複雑な工程をとる必要がある。
にも以下のような問題が生ずる。すなわち、(1)バ
ツフア層成長条件が完全に把握されていないた
め、バツフア層の品質がばらつき、その上に成長
するGaAs結晶の品質が変動し、結晶成長の再現
性が悪くなる。また(2)成長層の安定性（経時変
化）に対してもバツフア層が存在するゆえに信頼
性が低下してくる等の問題がある。更に当然のこ
とながら(3)GaAs基板上へのGaAs成長に比して、
複雑な工程をとる必要がある。
本発明は、Si基板上へのGaAs等の化合物半導
体を結晶成長させる時に用いられている従来の方
法すなわち低温成長バツフア層を用いる方法、に
含まれる問題点を解決するためのものであり、そ
の目的とするところは、再現性および成長層の安
定性を向上させ、工程を簡略化した化合物半導体
の結晶成長方法を提供することにある。
体を結晶成長させる時に用いられている従来の方
法すなわち低温成長バツフア層を用いる方法、に
含まれる問題点を解決するためのものであり、そ
の目的とするところは、再現性および成長層の安
定性を向上させ、工程を簡略化した化合物半導体
の結晶成長方法を提供することにある。
すなわち本発明の化合物半導体の結晶成長方法
は、−族化合物半導体をSi基板上に分子線エ
ピタキシヤル成長法により結晶成長させる方法に
おいて、 (a) 科学処理により清浄化したSi基板を
10-10Torr以下の超高真空下で1000℃以上の温
度で30分以上加熱処理を行い、次いで該Si基板
を一度600℃以下の温度まで降温する第１の工
程と、 (b) 真空中で該Si基板上にＶ族元素の分子線を照
射しながら該Si基板を600〜750℃の範囲内の温
度に昇温する第２の工程と、 (c) 族および族元素の各分子線を同時に前記
範囲内の温度に昇温した該Si基板上に照射して
族および族化合物半導体を該Si基板にエピ
タキシヤル成長させる第３の工程、とからなる
ことを特徴とする。
は、−族化合物半導体をSi基板上に分子線エ
ピタキシヤル成長法により結晶成長させる方法に
おいて、 (a) 科学処理により清浄化したSi基板を
10-10Torr以下の超高真空下で1000℃以上の温
度で30分以上加熱処理を行い、次いで該Si基板
を一度600℃以下の温度まで降温する第１の工
程と、 (b) 真空中で該Si基板上にＶ族元素の分子線を照
射しながら該Si基板を600〜750℃の範囲内の温
度に昇温する第２の工程と、 (c) 族および族元素の各分子線を同時に前記
範囲内の温度に昇温した該Si基板上に照射して
族および族化合物半導体を該Si基板にエピ
タキシヤル成長させる第３の工程、とからなる
ことを特徴とする。
本発明の方法では、従来方法と異なりSi基板洗
浄後のGaAs結晶成長前の熱処理工程に十分な検
討を加え、最適条件を見出すこのにより、従来方
法における問題点の発生源である低温成長バツフ
ア層を必要としない工程となつている。本方法は
Si基板の洗浄工程、その熱処理工程および分子線
エピタキシヤル成長法による、通常GaAs基板上
に結晶成長させる条件と同一の条件による結晶成
長工程からなつている。これによりバツフア層成
長工程が介在することもなく、出来上つた構造の
中にもバツフア層のないものを得ることができ、
バツフア層に起因する従来方法に伴う上記３点の
問題を改善することができる。
浄後のGaAs結晶成長前の熱処理工程に十分な検
討を加え、最適条件を見出すこのにより、従来方
法における問題点の発生源である低温成長バツフ
ア層を必要としない工程となつている。本方法は
Si基板の洗浄工程、その熱処理工程および分子線
エピタキシヤル成長法による、通常GaAs基板上
に結晶成長させる条件と同一の条件による結晶成
長工程からなつている。これによりバツフア層成
長工程が介在することもなく、出来上つた構造の
中にもバツフア層のないものを得ることができ、
バツフア層に起因する従来方法に伴う上記３点の
問題を改善することができる。
本発明による化合物半導体の結晶成長方法の基
本構成要件としては、まず面方位（100）のSi基
板の洗浄工程、次に超高真空下（真空度
10-10Torr以下）での加熱処理工程、その後につ
づくSi基板上へのGaAsあるいはその他化合物半
導体の分子線エピタキシヤル成長法による結晶成
長工程が挙げられる。
本構成要件としては、まず面方位（100）のSi基
板の洗浄工程、次に超高真空下（真空度
10-10Torr以下）での加熱処理工程、その後につ
づくSi基板上へのGaAsあるいはその他化合物半
導体の分子線エピタキシヤル成長法による結晶成
長工程が挙げられる。
Si基板の洗浄工程は通常の有機溶剤による脱脂
工程の次に、科学エツチ液による表面処理を数回
繰返すことにより清浄表面を形成する工程からな
つている。この工程の最終段階ではSi表面は薄い
SiO2膜に覆われることになる。このSiO2膜は洗
浄工程から次の熱処理工程間における基板移送時
に基板表面を保護する役目をする。次にこのSi基
板を超高真空下のチエンバーの中に挿入する。こ
こで熱処理工程となる。この工程では、徐々にSi
基板の温度を上昇させ表面のSiO2およびSiC膜を
除去（800℃〜900℃）し、次に更に温度を上昇さ
せ（1000℃〜1050℃）Si表面の結晶形態をGaAs
成長の都合のよい形に変えてゆく。この高温
（1000℃〜1050℃）、30分の熱処理でSi表面がどう
変わるかを第３図を用いて次に示す。まず、
SiO2膜などが除去されて洗浄になつたSi表面はSi
原子の配列に１原子層単位のステツプ（凹凸）が
生じている。これが更に高温の（1000〜1050℃）
熱処理を施すと、高温の熱処理によりSi表面の原
子配列に２原子層のステツプが生じるようになる
と考えられ、このようになると２元結晶である
−族化合物半導体の結晶成長では成長方向に原
子配列の整合性が良くなり単結晶成長が可能とな
つてくる。もし、１原子層のステツプのままであ
ると、ステツプのところにグレイン境界ができ完
全な単結晶にならない。最終の結晶成長工程では
通常GaAs基板上に結晶成長する場合と同一条件
（基板温度600℃〜700℃、族元素／族元素分
子線フラツクス比１〜５、成長速度0.5〜2μｍ／
hr）で分子線エピタキシヤル成長する。
工程の次に、科学エツチ液による表面処理を数回
繰返すことにより清浄表面を形成する工程からな
つている。この工程の最終段階ではSi表面は薄い
SiO2膜に覆われることになる。このSiO2膜は洗
浄工程から次の熱処理工程間における基板移送時
に基板表面を保護する役目をする。次にこのSi基
板を超高真空下のチエンバーの中に挿入する。こ
こで熱処理工程となる。この工程では、徐々にSi
基板の温度を上昇させ表面のSiO2およびSiC膜を
除去（800℃〜900℃）し、次に更に温度を上昇さ
せ（1000℃〜1050℃）Si表面の結晶形態をGaAs
成長の都合のよい形に変えてゆく。この高温
（1000℃〜1050℃）、30分の熱処理でSi表面がどう
変わるかを第３図を用いて次に示す。まず、
SiO2膜などが除去されて洗浄になつたSi表面はSi
原子の配列に１原子層単位のステツプ（凹凸）が
生じている。これが更に高温の（1000〜1050℃）
熱処理を施すと、高温の熱処理によりSi表面の原
子配列に２原子層のステツプが生じるようになる
と考えられ、このようになると２元結晶である
−族化合物半導体の結晶成長では成長方向に原
子配列の整合性が良くなり単結晶成長が可能とな
つてくる。もし、１原子層のステツプのままであ
ると、ステツプのところにグレイン境界ができ完
全な単結晶にならない。最終の結晶成長工程では
通常GaAs基板上に結晶成長する場合と同一条件
（基板温度600℃〜700℃、族元素／族元素分
子線フラツクス比１〜５、成長速度0.5〜2μｍ／
hr）で分子線エピタキシヤル成長する。
本発明の実施例は化合物半導体としてGaAsを
中心にして記述するが、この他にAlxGa(1-x)As
（０＜ｘ≦１）あるいはその他の−族化合物
半導体においても本発明の結晶成長方法は適用で
きるものである。また導電性についても主として
Siドープのｎ形について記述するが、この他のド
ーパント材およびＰ形についても同様に適用でき
る。ちなみに、結晶材料が異なつた場合には、Si
基板の熱処理工程は同一でよいが、結晶成長工程
における成長条件は材料に依存して異なる点は注
意する必要がある。この場合も成長条件は従来条
件と同一としてよい。
中心にして記述するが、この他にAlxGa(1-x)As
（０＜ｘ≦１）あるいはその他の−族化合物
半導体においても本発明の結晶成長方法は適用で
きるものである。また導電性についても主として
Siドープのｎ形について記述するが、この他のド
ーパント材およびＰ形についても同様に適用でき
る。ちなみに、結晶材料が異なつた場合には、Si
基板の熱処理工程は同一でよいが、結晶成長工程
における成長条件は材料に依存して異なる点は注
意する必要がある。この場合も成長条件は従来条
件と同一としてよい。
また、実施例ではSi基板が（100）面の例につ
いて述べるが、（111）（110）などの他の面につい
ても適用できる。
いて述べるが、（111）（110）などの他の面につい
ても適用できる。
以下の実施例において本発明を更に詳しく説明
する。なお、本発明は下記実施例に限定されるも
のではない。
する。なお、本発明は下記実施例に限定されるも
のではない。
本発明による結晶成長法の実施例を次に示す。
基本構成は第１図に示す、洗浄工程、熱処理工
程、結晶成長工程からなつている。
基本構成は第１図に示す、洗浄工程、熱処理工
程、結晶成長工程からなつている。
まず洗浄工程では、結晶成長用面方位（100）
のSi基板、例えばｎ形、ρ＝２〜3Ω・cm、２イ
ンチφ）について有機溶剤例えばトリクレン、ア
セトン、イソプロピルアルコール等を用い超音波
印加による脱脂洗浄を15分間程行う。次に科学エ
ツチ液による処理を行う。ここではまずエツチ液
（H2SO4：H2O2＝４：１）に５分間程Si基板をつ
けて表面に薄いSiO2膜を形成する。次にその
SiO2膜を５％HF液でエツチ除去する。この工程
を数回行つた後、Si基板をH2SO4：H2O2＝４：
１溶液中に10分程つけ薄いSiO2膜を表面に形成
する。この膜は基板を真空室中に入れるまでの移
送の段階で表面が汚染されるのを防ぐ目的でつけ
る。
のSi基板、例えばｎ形、ρ＝２〜3Ω・cm、２イ
ンチφ）について有機溶剤例えばトリクレン、ア
セトン、イソプロピルアルコール等を用い超音波
印加による脱脂洗浄を15分間程行う。次に科学エ
ツチ液による処理を行う。ここではまずエツチ液
（H2SO4：H2O2＝４：１）に５分間程Si基板をつ
けて表面に薄いSiO2膜を形成する。次にその
SiO2膜を５％HF液でエツチ除去する。この工程
を数回行つた後、Si基板をH2SO4：H2O2＝４：
１溶液中に10分程つけ薄いSiO2膜を表面に形成
する。この膜は基板を真空室中に入れるまでの移
送の段階で表面が汚染されるのを防ぐ目的でつけ
る。
次に洗浄工程を通したSi基板を分子線エピタキ
シヤル成長装置の準備室中に入れて加熱処理を行
う。処理条件は超高真空下（真空度10-10Torr以
下）で900℃〜1050℃、30分間とする。
シヤル成長装置の準備室中に入れて加熱処理を行
う。処理条件は超高真空下（真空度10-10Torr以
下）で900℃〜1050℃、30分間とする。
本実施例は最適処理温度を求める目的で上記温
度範囲にて50℃ずつ温度を変えた４条件で行つ
た。その後基板温度を300℃まで下げ超高真空下
にて成長室まで移送し、結晶成長工程に入る。
度範囲にて50℃ずつ温度を変えた４条件で行つ
た。その後基板温度を300℃まで下げ超高真空下
にて成長室まで移送し、結晶成長工程に入る。
この工程では分子線エピタキシヤル成長法を採
用している。まずAs源の温度を上昇させ、As4、
As2等の分子線をSi基板に当てながら基板温度を
600℃（成長温度）まで上昇させる。この温度で
族元素／族元素フラツクス比３、成長速度
1μｍ／hrの条件でSiをドープしながらｎ−GaAs
層を約2μｍ結晶成長させた。成長したｎ−GaAs
層の結晶性評価としては干渉顕微鏡による表面モ
ホロジーの観察、ホール測定およびＣ−Ｖ測定に
よる移動度および電子濃度の測定を行つた。
用している。まずAs源の温度を上昇させ、As4、
As2等の分子線をSi基板に当てながら基板温度を
600℃（成長温度）まで上昇させる。この温度で
族元素／族元素フラツクス比３、成長速度
1μｍ／hrの条件でSiをドープしながらｎ−GaAs
層を約2μｍ結晶成長させた。成長したｎ−GaAs
層の結晶性評価としては干渉顕微鏡による表面モ
ホロジーの観察、ホール測定およびＣ−Ｖ測定に
よる移動度および電子濃度の測定を行つた。
表面モホロジーの観察結果を第４図〜第７図に
示す。熱処理温度により表面モホロジーは著しい
相違を示し、処理温度900℃（第４図）、950℃
（第５図）ではグレイン成長した際特有な境界の
モホロジーが認められる。これに対して、1000℃
（第６図）、1050℃（第７図）では表面状態は均一
となりモホロジーは認められなくなり、良好な単
結晶が得られていると思われる。次にホール測定
結果を第８図に示す。熱処理温度900℃、950℃で
は電子のホール移動度が非常に低くなつている。
これに対して、1000℃、1050℃では2000（cm2／V.
S）以上の値を示している。ホール移動度でみる
限りにおいては1050℃よりも1000℃での熱処理の
ほうが良好な結果が得られるようである。ホール
測定は深さ方向に対して平均化した情報しか得ら
れないために、Ｃ−Ｖ測定法を用いて深さ方向の
電子濃度分布を求めてみた。熱処理温度950℃、
1000℃の結果を第９図に示す。両結果ともSi基板
界面から遠ざかるに従つてGaAs結晶性が良好に
なつておりそれに伴つてドープされたSiの活性化
率が向上し電子濃度の増加が認められている様子
が分かる。
示す。熱処理温度により表面モホロジーは著しい
相違を示し、処理温度900℃（第４図）、950℃
（第５図）ではグレイン成長した際特有な境界の
モホロジーが認められる。これに対して、1000℃
（第６図）、1050℃（第７図）では表面状態は均一
となりモホロジーは認められなくなり、良好な単
結晶が得られていると思われる。次にホール測定
結果を第８図に示す。熱処理温度900℃、950℃で
は電子のホール移動度が非常に低くなつている。
これに対して、1000℃、1050℃では2000（cm2／V.
S）以上の値を示している。ホール移動度でみる
限りにおいては1050℃よりも1000℃での熱処理の
ほうが良好な結果が得られるようである。ホール
測定は深さ方向に対して平均化した情報しか得ら
れないために、Ｃ−Ｖ測定法を用いて深さ方向の
電子濃度分布を求めてみた。熱処理温度950℃、
1000℃の結果を第９図に示す。両結果ともSi基板
界面から遠ざかるに従つてGaAs結晶性が良好に
なつておりそれに伴つてドープされたSiの活性化
率が向上し電子濃度の増加が認められている様子
が分かる。
その増加の割合は熱処理温度1000℃の場合のほ
うが著しく、層厚2μｍ程度成長させれば、同じ
条件でGaAs基板上に成長して得られるｎ−
GaAs層の電子濃度にほぼ等しい値が得られてい
る。
うが著しく、層厚2μｍ程度成長させれば、同じ
条件でGaAs基板上に成長して得られるｎ−
GaAs層の電子濃度にほぼ等しい値が得られてい
る。
以上３つの評価結果から、本実施例における熱
処理温度の最適温度範囲は1000〜1050℃と判断さ
れる。また、デバイス作成に十分な結晶性の良い
層はSi基板界面から2μｍ以上結晶成長した層で得
られることも分つた。
処理温度の最適温度範囲は1000〜1050℃と判断さ
れる。また、デバイス作成に十分な結晶性の良い
層はSi基板界面から2μｍ以上結晶成長した層で得
られることも分つた。
上述のように本発明の化合物半導体の結晶成長
方法は、Si基板を所定条件下で熱処理し、次いで
該Si基板上に族元素の分子線を照射しながら該
Si基板を所定温度に昇温し、次いで族および
族元素の各分子線を同時に該Si基板上に照射して
−族化合物半導体を該Si基板上にエピタキシ
ヤル成長させるため、Si基板の熱処理温度を適当
に選べばバツフア層成長なしでGaAs結晶を成長
させることができる。また、本方法ではバツフア
層成長を介在させた従来の結晶成長法に比べ、バ
ツフア層を形成する工程が省略でき、これにより
結晶成長工程の再現性が従来法よりも改善され
る。その他に成長後に発生し得るバツフア層に起
因する経時劣化の発生を抑えることができる。
方法は、Si基板を所定条件下で熱処理し、次いで
該Si基板上に族元素の分子線を照射しながら該
Si基板を所定温度に昇温し、次いで族および
族元素の各分子線を同時に該Si基板上に照射して
−族化合物半導体を該Si基板上にエピタキシ
ヤル成長させるため、Si基板の熱処理温度を適当
に選べばバツフア層成長なしでGaAs結晶を成長
させることができる。また、本方法ではバツフア
層成長を介在させた従来の結晶成長法に比べ、バ
ツフア層を形成する工程が省略でき、これにより
結晶成長工程の再現性が従来法よりも改善され
る。その他に成長後に発生し得るバツフア層に起
因する経時劣化の発生を抑えることができる。
第１図は本発明の化合物半導体の結晶成長方法
の説明図、第２図は従来の化合物半導体の結晶成
長方法の説明図、第３図は本発明の方法における
熱処理工程での結晶表面形態の変動を示す説明
図、第４図ないし第７図は本発明の方法において
各々の熱処理温度900℃、950℃、1000℃および
1050℃にして成長させたときのｎ−GaAs結晶の
構造（表面モホロジー）を示す顕微鏡写真、第８
図は本発明の方法において熱処理温度とｎ−
GaAs結晶のホール移動度との関係を示すグラ
フ、第９図は本発明の方法で得られたｎ−GaAs
の電子濃度の深さ方向分布を示すグラフである。
の説明図、第２図は従来の化合物半導体の結晶成
長方法の説明図、第３図は本発明の方法における
熱処理工程での結晶表面形態の変動を示す説明
図、第４図ないし第７図は本発明の方法において
各々の熱処理温度900℃、950℃、1000℃および
1050℃にして成長させたときのｎ−GaAs結晶の
構造（表面モホロジー）を示す顕微鏡写真、第８
図は本発明の方法において熱処理温度とｎ−
GaAs結晶のホール移動度との関係を示すグラ
フ、第９図は本発明の方法で得られたｎ−GaAs
の電子濃度の深さ方向分布を示すグラフである。
Claims (1)
- 【特許請求の範囲】 １ −族化合物半導体をSi基板上に分子線エ
ピタキシヤル成長法により結晶成長させる方法に
おいて、 (a) 科学処理により清浄化したSi基板を
10-10Torr以下の超高真空下で1000℃以上の温
度で30分以上加熱処理を行い、次いで該Si基板
を一度600℃以下の温度まで降温する第１の工
程と、 (b) 真空中で該Si基板上にＶ族元素の分子線を照
射しながら該Si基板を600〜750℃の範囲内の温
度に昇温する第２の工程と、 (c) 族および族元素の各分子線を同時に前記
範囲内の温度に昇温した該Si基板上に照射して
−族化合物半導体を該Si基板上にエピタキ
シヤル成長させる第３の工程、とからなること
を特徴とする化合物半導体の結晶成長方法。 ２ Si基板の面方位が（100）であり、第１の工
程の加熱処理を1000〜1050℃で行うことを特徴と
する特許請求の範囲第１項記載の化合物半導体の
結晶成長方法。 ３ 族元素がGaおよび／またはAlであり、
族元素がAsであり、Si基板上にGaAsおよび／ま
たはAlxGa(1-x)As（０＜ｘ≦１）をエピタキシヤ
ル成長させることを特徴とする特許請求の範囲第
１項記載の化合物半導体の結晶成長方法。 ４ 族元素に対する族元素のフラツクス比が
１〜５で、エピタキシヤル成長速度が0.5〜2μ
ｍ／hrであることを特徴とする特許請求の範囲第
３項記載の化合物半導体の結晶成長方法。 ５ 第１の工程と第２および第３の工程とを異な
る真空室中で行うことを特徴とする特許請求の範
囲第１項記載の化合物半導体の結晶成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21782186A JPS6374992A (ja) | 1986-09-16 | 1986-09-16 | 化合物半導体の結晶成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21782186A JPS6374992A (ja) | 1986-09-16 | 1986-09-16 | 化合物半導体の結晶成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6374992A JPS6374992A (ja) | 1988-04-05 |
| JPH0355437B2 true JPH0355437B2 (ja) | 1991-08-23 |
Family
ID=16710271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21782186A Granted JPS6374992A (ja) | 1986-09-16 | 1986-09-16 | 化合物半導体の結晶成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6374992A (ja) |
-
1986
- 1986-09-16 JP JP21782186A patent/JPS6374992A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6374992A (ja) | 1988-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6191006B1 (en) | Method of bonding a III-V group compound semiconductor layer on a silicon substrate | |
| EP0445754B1 (en) | Method for growing a diamond or c-BN thin film | |
| JP4301592B2 (ja) | 窒化物半導体層付き基板の製造方法 | |
| EP0226931B1 (en) | A method of preparing semiconductor substrates | |
| JPH0787187B2 (ja) | ＧａＡｓ化合物半導体基板の製造方法 | |
| JP2742247B2 (ja) | シリコン単結晶基板の製造方法および品質管理方法 | |
| JP3508356B2 (ja) | 半導体結晶成長方法及び半導体薄膜 | |
| JPH0236059B2 (ja) | ||
| JPH0355437B2 (ja) | ||
| JPH0750692B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体の熱処理方法 | |
| JP2970236B2 (ja) | ＧａＡｓウェハ及びその製造方法 | |
| Sochinskii et al. | VPE of the Hg1− xCdx Te ohmic contact layers on p‐CdTe | |
| JPS61222993A (ja) | ヘテロ構造の形成方法 | |
| US5248376A (en) | Process for thermal-etching treatment of compound semiconductor substrate used in molecular beam epitaxy and apparatus for performing same | |
| Akiyama et al. | Growth and properties of single domain GaAs, AlGaAs and their heterostructures on Si by MOCVD and MBE | |
| JPH0342818A (ja) | 化合物半導体装置とその製造方法 | |
| JP3238957B2 (ja) | シリコンウェーハ | |
| JP2637950B2 (ja) | 表面清浄化方法 | |
| JPH06140326A (ja) | 化合物半導体基板の製造方法 | |
| JPH03145720A (ja) | 化合物半導体の成長方法及びこれに使用するシリコン基板 | |
| JP3220961B2 (ja) | エピタキシャル半導体ウエーハの製造方法 | |
| JPH0779079B2 (ja) | 化合物半導体の成長方法 | |
| JPH0473609B2 (ja) | ||
| JPS61270829A (ja) | 表面清浄化方法 | |
| JPH06124863A (ja) | ＧａＡｓ化合物半導体基板 |