JPH0358537B2 - - Google Patents
Info
- Publication number
- JPH0358537B2 JPH0358537B2 JP60209086A JP20908685A JPH0358537B2 JP H0358537 B2 JPH0358537 B2 JP H0358537B2 JP 60209086 A JP60209086 A JP 60209086A JP 20908685 A JP20908685 A JP 20908685A JP H0358537 B2 JPH0358537 B2 JP H0358537B2
- Authority
- JP
- Japan
- Prior art keywords
- flip chip
- tape carrier
- carrier film
- bump
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
<産業上の利用分野>
本発明は、バンプ(突起電極)を全面に有する
フリツプチツプをテープキヤリアフイルムを介在
して回路基板に接続するフリツプチツプの実装構
造に関するものである。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a flip chip mounting structure in which a flip chip having bumps (protruding electrodes) on its entire surface is connected to a circuit board via a tape carrier film.
<従来の技術>
活性化領域上に形成されたバンプにより実装で
きるフリツプチツプは、任意の位置から電極(バ
ンプ)を取り出すことができるから設計の自由度
が高いデバイスであり、又、全面にバンプを形成
することができるので多端子接続に極めて有利で
あり、更に、ワイヤボンデイングのようにチツプ
面に専用の接続領域を必要としないためにチツプ
の小型化および低コスト化を図ることができ、更
に又、チツプ内配線並びに電極の接続インダクタ
ンスが小さいので、高速デバイスの実装に極めて
適している等の種々の特徴を有するものである。
ところが、このフリツプチツプは、第4図に示す
ように、チツプ1の表面に半田により形成された
バンプ2を、パツケージの回路基板3の端子電極
4,4′に直接半田付けして取り付けられるため、
チツプ1の発熱や周囲の温度変化によつてチツプ
1と回路基板3との間に熱膨脹の差による歪みが
生じ、特にチツプ1の周縁部のバンプ2と端子電
極4′との接続部が破損し易い問題があつた。<Prior art> Flip chips, which can be mounted using bumps formed on the active region, are devices with a high degree of freedom in design because the electrodes (bumps) can be taken out from any position. It is extremely advantageous for multi-terminal connections because it can be formed easily, and unlike wire bonding, it does not require a dedicated connection area on the chip surface, making it possible to reduce the size and cost of the chip. Furthermore, since the connection inductance of the wiring within the chip and the electrodes is small, it has various features such as being extremely suitable for mounting high-speed devices.
However, as shown in FIG. 4, this flip chip is attached by directly soldering the bumps 2 formed on the surface of the chip 1 to the terminal electrodes 4, 4' of the circuit board 3 of the package.
Due to the heat generated by the chip 1 and changes in ambient temperature, distortion occurs due to the difference in thermal expansion between the chip 1 and the circuit board 3, and the connection between the bumps 2 and the terminal electrodes 4' on the periphery of the chip 1 is particularly damaged. I have an easy problem to solve.
そこで、チツプ1の素材であるシリコンに近い
熱膨脹係数を有する炭化ケイ素セラミツクスや窒
化アルミニユームセラミツクス等の材料で回路基
板3を構成し、両者の間に熱膨脹の差が生じない
ようにしたチツプ1の実装構造が案出されている
が、コストが高く電気的特性にも問題があるとこ
ろから、広く実用化されるには至つていない。前
記問題を解決する実装法として、フリツプチツプ
1を、回路基板3に直接実装するのではなく、フ
レキシブルフイルムで形成されたテープキヤリア
フイルムに一旦ボンデイングして接続した後にテ
ープキヤリアフイルムを介して回基板3上に実装
するエリアTAB技術(エリアテープオートメイ
テイツドボンデイング技術)がある。 Therefore, the circuit board 3 is made of materials such as silicon carbide ceramics and aluminum nitride ceramics, which have a coefficient of thermal expansion close to that of silicon, which is the material of the chip 1, so that there is no difference in thermal expansion between the two. Although mounting structures have been devised, they have not been widely put into practical use due to high costs and problems with electrical characteristics. As a mounting method to solve the above problem, the flip chip 1 is not directly mounted on the circuit board 3, but is first bonded and connected to a tape carrier film made of a flexible film, and then mounted on the circuit board 3 via the tape carrier film. There is area TAB technology (area tape automated bonding technology) that is implemented on top.
前記エリアTAB技術を第5図乃至第7図に基
いて説明する。第5図に示すように、テープキヤ
リアフイルム5上には、フリツプチツプ1の各バ
ンプ2の配置に対応して予めデザインされたパツ
ド6が配設されており、ウエハーから切り取られ
たフリツプチツプ1の各バンプ2がテープキヤリ
アフイルム5のパツド6にボンデイングにより接
続される。その後、第6図に示すように、各パツ
ド6からそれぞれロの字状の切断用孔7を横切つ
て放射状に配設された各基板接続用リード8が切
断用孔7に沿つて切断され、このテープキヤリア
フイルム5が取り付けられたフリツプチツプ1
が、第7図に示すように、各基板接続用リード8
を回路基板3の端子電極4に接続することで取り
付けられる。この実装法は、フリツプチツプ1と
回路基板3との間にフレキシブルなテープキヤリ
アフイルム5が介在するため、チツプ1と回路基
板3間の熱膨脹の差による歪みがフレキシブルな
テープキヤリアフイルム5により吸収され、高い
信頼性を得ることができ、又、テープキヤリア方
式を用いているため高い量産性を得ることができ
るものである。 The area TAB technique will be explained based on FIGS. 5 to 7. As shown in FIG. 5, pads 6 are provided on the tape carrier film 5, and are designed in advance to correspond to the arrangement of the bumps 2 on the flip chip 1. The bump 2 is connected to the pad 6 of the tape carrier film 5 by bonding. Thereafter, as shown in FIG. 6, the board connection leads 8, which are arranged radially from each pad 6 across the square-shaped cutting holes 7, are cut along the cutting holes 7. , the flip chip 1 to which this tape carrier film 5 is attached
However, as shown in FIG. 7, each board connection lead 8
It can be attached by connecting it to the terminal electrode 4 of the circuit board 3. In this mounting method, since the flexible tape carrier film 5 is interposed between the flip chip 1 and the circuit board 3, distortion due to the difference in thermal expansion between the chip 1 and the circuit board 3 is absorbed by the flexible tape carrier film 5. High reliability can be obtained, and since a tape carrier method is used, high mass productivity can be obtained.
<発明が解決しようとする問題点>
しかしながら、前記実装構造は顕著な効果を発
揮するものではあるが、フリツプチツプ1の電気
信号をバンプ2からテープキヤリアフイルム5上
の配線により一旦フイルム5上のバンプ接続用パ
ツド6の周囲の基板接続用リード8に引き出し、
このリード8を介して回路基板3の配設回路に伝
達する必要がある。例えば第5図に示すフリツプ
チツプ1のように多数のバンプ2が全面にマトリ
ツクス状に配設された場合には、テープキヤリア
フイルム5上の単層配線では勿論のこと両面配線
においても全ての信号を取り出すことができなく
なり、多端子化に限界がある。<Problems to be Solved by the Invention> However, although the above-mentioned mounting structure exhibits a remarkable effect, the electric signal of the flip chip 1 is first transferred from the bump 2 to the bump on the film 5 by wiring on the tape carrier film 5. Pull it out to the board connection lead 8 around the connection pad 6,
It is necessary to transmit the signal to the circuit provided on the circuit board 3 via this lead 8. For example, when a large number of bumps 2 are arranged in a matrix over the entire surface like the flip chip 1 shown in FIG. It becomes impossible to take out the terminal, and there is a limit to the possibility of increasing the number of terminals.
更に詳述する、第8図に示すように、テープキ
ヤリアフイルム5の他面にも基板接続用リード
8′を設けるとともに、このリード8′にヴイアホ
ール9を介して一面のパツド6を電気的に接続し
た両面配線のテープキヤリアフイルム5とした場
合においても、第9図から明らかなように、最外
周の隣接する各2個のパツド6,6間を通すこと
のできる基板接続用リード8,8の本数だけしか
フリツプチツプ1内部のパツド6の信号を取り出
すことができないから、パツド6,6′の数が多
い場合には中央部のパツド6′の信号を取り出す
ことができない。 More specifically, as shown in FIG. 8, a board connection lead 8' is provided on the other side of the tape carrier film 5, and the pad 6 on one side is electrically connected to this lead 8' through a via hole 9. Even in the case of the connected double-sided wiring tape carrier film 5, as is clear from FIG. Since it is possible to extract the signals from only the pads 6 inside the flip chip 1, if there are a large number of pads 6, 6', it is not possible to extract the signal from the central pad 6'.
本発明は、前記従来の問題点に鑑みこれを解消
するためになされたもので、全面に高密度に形成
された多数のバンプを有するフリツプチツプを、
全てのバンプをテープキヤリアフイルムを介して
高信頼性で回路基板に接続することのできるフリ
ツプチツプの実装構造を提供することを目的とす
るものである。 The present invention was made in view of the above-mentioned conventional problems and to solve the problems.
The object of the present invention is to provide a flip chip mounting structure in which all bumps can be connected to a circuit board with high reliability via a tape carrier film.
<問題点を解決するための手段>
本発明は、前記目的を達成するために、フリツ
プチツプをテープキヤリアフイルムを介在して回
路基板に接続するフリツプチツプの実装構造にお
いて、前記テープキヤリアフイルムに、前記フリ
ツプチツプ全面に形成されたバンプのうち周縁部
のバンプに接続されたバンプ接続用パツドから導
出された基板接続用リードと、前記フリツプチツ
プの中央部のバンプに接続されたバンプ接続用パ
ツドに対応して反対側の面に形成されるとともに
このパツドにヴイアホールを介して電気的に形成
された基板接続用パツドとが形成され、前記フリ
ツプチツプの周縁部のバンプが前記テープキヤリ
アフイルムのバンプ接続用パツドおよび基板接続
用リードを介して回路基板の端子電極に電気的に
接続されるとともに、前記フリツプチツプの中央
部のバンプが前記テープキヤリアフイルムのバン
プ接続用パツド、ヴイアホールおよび基板接続用
パツドを介して前記回路基板の端子電極に電気的
に接続されて成る構成としたこと要旨とするもの
である。<Means for Solving the Problems> In order to achieve the above object, the present invention provides a flip chip mounting structure in which a flip chip is connected to a circuit board via a tape carrier film, in which the flip chip is connected to the tape carrier film. The board connection lead led out from the bump connection pad connected to the bump on the periphery of the bumps formed on the entire surface, and the opposite side corresponding to the bump connection pad connected to the bump in the center of the flip chip. A board connection pad is formed on the side surface and electrically formed on this pad through a via hole, and the bumps on the peripheral edge of the flip chip are connected to the bump connection pad of the tape carrier film and the board connection pad. The bump at the center of the flip chip is electrically connected to the terminal electrode of the circuit board through the lead for connection, and the bump at the center of the flip chip is connected to the terminal electrode of the circuit board through the bump connection pad, via hole, and board connection pad of the tape carrier film. The gist is that the structure is electrically connected to a terminal electrode.
<作用>
前記構成としたことにより、全面に亘りバンプ
が形成されたフリツプチツプにおける回路基板へ
の接続が困難であつた中央部分のバンプが、テー
プキヤリアフイルム上で電気的接続状態に連設さ
れたバンプ接続用パツド、ヴイアホールおよび基
板接続用パツドを介して回路基板の端子電極に接
続されるため、フリツプチツプの全てのバンプを
回路基板の端子電極に接続できる。又、フリツプ
チツプの中央部のバンプがリードを介さずに端子
電極に略々直接的に接続されるが、この中央部分
は、フリツプチツプと回路基板との熱膨脹の差に
よる歪み量が比較的小さいために、信頼性に問題
はない。一方、フリツプチツプと回路基板との熱
膨脹の差による歪み量が比較的大きいフイツプチ
ツプの周縁部のバンプは、フレキシブルなテープ
キヤリアフイルムを介して柔軟性のある基板接続
用リードにより端子電極に接続されるから、十分
な信頼性を得ることができる。<Function> With the above structure, the bumps in the center part of the flip chip, which had been difficult to connect to the circuit board in which bumps were formed over the entire surface, were connected in an electrically connected state on the tape carrier film. Since the flip chip is connected to the terminal electrodes of the circuit board through the bump connection pads, via holes and board connection pads, all the bumps on the flip chip can be connected to the terminal electrodes of the circuit board. In addition, the bump at the center of the flip chip is almost directly connected to the terminal electrode without using a lead, and the amount of distortion caused by the difference in thermal expansion between the flip chip and the circuit board is relatively small in this center. , there is no problem with reliability. On the other hand, the bumps on the periphery of the flip chip, which have a relatively large amount of distortion due to the difference in thermal expansion between the flip chip and the circuit board, are connected to terminal electrodes by flexible board connection leads via a flexible tape carrier film. , sufficient reliability can be obtained.
<実施例> 以下、本発明の一実施例を詳説する。<Example> Hereinafter, one embodiment of the present invention will be explained in detail.
本発明の一実施例の切断正面を示した第1図に
おいて、第8図と同一若しくは同等のものには同
一の符号が付してある。そして、フリツプチツプ
5の中央部分のバンプ2が接続されるテープキヤ
リアフイルム5のバンプ接続用パツド6′に対応
してテープキヤリアフイルム5の反対側の面に基
板接続用パツド10がそれぞれ接続されるととも
に、この両パツド6′,10がヴイアホール9に
より電気的に接続され、回路基板3の前記基板接
続用パツド10に対応する位置にそれぞれ端子電
極4が設けられた点において第8図のものと相違
する。 In FIG. 1, which shows a cut front view of an embodiment of the present invention, the same or equivalent parts as in FIG. 8 are given the same reference numerals. Then, board connection pads 10 are connected to the opposite surface of the tape carrier film 5 in correspondence with the bump connection pads 6' of the tape carrier film 5 to which the bumps 2 at the center of the flip chip 5 are connected. This differs from the one shown in FIG. 8 in that both pads 6' and 10 are electrically connected by a via hole 9, and terminal electrodes 4 are provided at positions corresponding to the board connection pads 10 on the circuit board 3, respectively. do.
そして、前記実施例におけるフリツプチツプ1
には、バンプ2が全面に亘りマトリツクス形状に
配設され、これに対応した配置でバンプ接続用パ
ツド6,6′がテープキヤリアフイルム5の一面
に配設されている。また、前記実施例に使用され
るテープキヤリアフイルム5は、ポリイミド・ガ
ラスエポキシ、ポリエステル等の絶縁材料より作
製され、その厚みは25〜127μm+程度とするのが
望ましい。更に、テープキヤリアフイルム5上の
パツド6,6′,10およびリード8,8′は、銅
を素材に10〜35μm+の厚みに形成され、その表
面には、半田との溶着性を向上させるために錫や
金等の鍍金が施されている。更に又、テープキヤ
リアフイルム5の基板接続用リード8,8′並び
に基板接続用パツド10と回路基板3の端子電極
4との接続は、バンプ2よりも低融点の半田11
付けにより行なわれている。 And the flip chip 1 in the above embodiment
The bumps 2 are arranged in a matrix over the entire surface, and bump connection pads 6, 6' are arranged on one surface of the tape carrier film 5 in a corresponding arrangement. Further, the tape carrier film 5 used in the above embodiment is made of an insulating material such as polyimide/glass epoxy or polyester, and its thickness is preferably about 25 to 127 μm + . Further, the pads 6, 6', 10 and leads 8, 8' on the tape carrier film 5 are made of copper with a thickness of 10 to 35 μm + , and have a surface that improves weldability with solder. For this reason, it is plated with tin, gold, etc. Furthermore, the connections between the board connection leads 8, 8' of the tape carrier film 5 and the board connection pads 10 and the terminal electrodes 4 of the circuit board 3 are made using solder 11 having a lower melting point than the bumps 2.
This is done by attaching.
フリツプチツプ1の周縁部のバンプ2に接続さ
れたバンプ接続用パツド6は、第2図に示すよう
にフイルム5の一面の基板接続用リード8並びに
第3部に示すようにヴイアホール9を介して接続
されたフイルム5の他面の基板接続用リード8′
を介して端子電極4に接続されている。一方、フ
リツプチツプ1の周辺部にリードを介して信号を
取り出すことのできない中央部のバンプ接続用パ
ツド6′は直接ヴイアホール9およびフイルム5
下面の基板接続用パツド10を介して回路基板3
の端子電極4に電気的に接続されている。 The bump connection pad 6 connected to the bump 2 on the peripheral edge of the flip chip 1 is connected to the board connection lead 8 on one side of the film 5 as shown in FIG. 2 and via hole 9 as shown in the third part. The board connection lead 8' on the other side of the film 5
It is connected to the terminal electrode 4 via. On the other hand, the bump connection pad 6' in the center, from which signals cannot be taken out via leads to the periphery of the flip chip 1, is connected directly to the via hole 9 and the film 5.
The circuit board 3 is connected via the board connection pad 10 on the bottom surface.
It is electrically connected to the terminal electrode 4 of.
前記構成としたことにより、フリツプチツプ1
と回路基板3との熱膨脹の差による歪み量が比較
的小さい信頼性の高い中央部のパツド6′が、ヴ
イアホール9および基板接続用パツド10を介し
て直接的に回路基板3の端子電極4に接続され、
一方、フリツプチツプ1と回路基板3との熱膨脹
の差による歪み量が比較的大きいフリツプチツプ
1の周縁部のバンプ2は、フレキシブルなテープ
キヤリアフイルム5を介して柔軟性のある銅製の
基板接続用リード8,8′により端子電極4に接
続されるため、十分な信頼性を得ることができ
る。 With the above configuration, the flip chip 1
The highly reliable central pad 6', which has a relatively small amount of distortion due to the difference in thermal expansion between the pad 6 and the circuit board 3, is directly connected to the terminal electrode 4 of the circuit board 3 through the via hole 9 and the board connection pad 10. connected,
On the other hand, the bumps 2 on the periphery of the flip chip 1, which have a relatively large amount of distortion due to the difference in thermal expansion between the flip chip 1 and the circuit board 3, are made of flexible copper board connection leads 8 via a flexible tape carrier film 5. , 8' to the terminal electrode 4, sufficient reliability can be obtained.
<発明の効果>
以上の説明から明らかなように本発明のフリツ
プチツプの実装構造によると、バンプが高密度に
形成されたフリツプチツプを高信頼性で回路基板
に接続することができ、単一のデバイスから多端
子を取り出すことができるから、例えばLSIの小
型化および多ピン化を図ることができる利点があ
る。<Effects of the Invention> As is clear from the above description, according to the flip chip mounting structure of the present invention, a flip chip in which bumps are formed in high density can be connected to a circuit board with high reliability, and a single device can be connected. Since multiple terminals can be taken out from the chip, there is an advantage that, for example, LSIs can be made smaller and have more pins.
第1図乃至第3図は本発明のフリツプチツプの
実装構造の一実施例を示し、第1図は切断正面
図、第2図および第3図は何れも一部の切断正面
図、第4図はテープキヤリアフイルムを用いない
従来のフリツプチツプの回路基板への実装構造を
示す正面図、第5図乃至第7図はフリツプチツプ
にテープキヤリアフイルムを装着する過程を示す
分解斜視図、斜視図および斜視図、第8図および
第9図はそれぞれ従来の実装構造を示す切断正面
図および平面図である。
1……フリツプチツプ、2……バンプ、3……
回路基板、4……端子電極、5……テープキヤリ
アフイルム、6,6′……バンプ接続用パツド、
8,8′……基板接続用リード、9……ヴイアホ
ール、10……基板接続用パツド。
1 to 3 show an embodiment of the flip-chip mounting structure of the present invention, in which FIG. 1 is a cutaway front view, FIGS. 2 and 3 are a partially cutaway front view, and FIG. 4 is a partially cutaway front view. 1 is a front view showing a conventional mounting structure of a flip chip on a circuit board without using a tape carrier film, and FIGS. 5 to 7 are exploded perspective views, perspective views, and perspective views showing the process of attaching a tape carrier film to a flip chip. , FIG. 8, and FIG. 9 are a cutaway front view and a plan view, respectively, showing a conventional mounting structure. 1... flip chip, 2... bump, 3...
Circuit board, 4...Terminal electrode, 5...Tape carrier film, 6, 6'...Bump connection pad,
8, 8'... Lead for board connection, 9... Via hole, 10... Pad for board connection.
Claims (1)
介在して回路基板に接続するフリツプチツプの実
装構造において、前記テープキヤリアフイルム
に、前記フリツプチツプの全面に形成されたバン
プのうち周縁部のバンプに接続されたバンプ接続
用パツドから導出された基板接続用リードと、前
記フリツプチツプの中央部のバンプに接続された
バンプ接続用パツドに対応してその反対側の面に
形成されるとともにこのパツドにヴイアホールを
介して電気的に接続された基板接続用パツドとが
形成され、前記フリツプチツプの周縁部のバンプ
が前記テープキヤリアフイルムのバンプ接続用パ
ツドおよび基板接続用リードを介して回路基板の
端子電極に電気的に接続されるとともに、前記フ
リツプチツプの中央部のバンプが前記テープキヤ
リアフイルムのバンプ接続用パツド、ヴイアホー
ルおよび基板接続用パツドを介して前記回路基板
の端子電極に電気的に接続されたことを特徴とす
るフリツプチツプの実装構造。1. In a flip chip mounting structure in which a flip chip is connected to a circuit board via a tape carrier film, the tape carrier film is provided with bump connection pads connected to the bumps on the periphery of the bumps formed on the entire surface of the flip chip. A board connection lead led out from the flip chip and a bump connection pad connected to the bump at the center of the flip chip are formed on the opposite surface thereof and are electrically connected to this pad via a via hole. a board connection pad is formed, and the bumps on the peripheral edge of the flip chip are electrically connected to the terminal electrodes of the circuit board via the bump connection pads of the tape carrier film and the board connection leads, A flip chip mounting structure characterized in that a bump at the center of the flip chip is electrically connected to a terminal electrode of the circuit board via a bump connection pad, a via hole, and a board connection pad of the tape carrier film.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60209086A JPS6267829A (en) | 1985-09-20 | 1985-09-20 | Mounting structure of flip-chip |
| US07/233,843 US4949224A (en) | 1985-09-20 | 1988-08-16 | Structure for mounting a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60209086A JPS6267829A (en) | 1985-09-20 | 1985-09-20 | Mounting structure of flip-chip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6267829A JPS6267829A (en) | 1987-03-27 |
| JPH0358537B2 true JPH0358537B2 (en) | 1991-09-05 |
Family
ID=16567039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60209086A Granted JPS6267829A (en) | 1985-09-20 | 1985-09-20 | Mounting structure of flip-chip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6267829A (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0682707B2 (en) * | 1988-10-21 | 1994-10-19 | 日本電気株式会社 | Semiconductor device |
| WO1994024694A1 (en) * | 1993-04-14 | 1994-10-27 | Amkor Electronics, Inc. | Interconnection of integrated circuit chip and substrate |
| JPH0722470A (en) * | 1993-06-18 | 1995-01-24 | Minnesota Mining & Mfg Co <3M> | TAB tape with bump and joining method using the same |
| US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
| JP3551114B2 (en) | 2000-02-25 | 2004-08-04 | 日本電気株式会社 | Semiconductor device mounting structure and method |
-
1985
- 1985-09-20 JP JP60209086A patent/JPS6267829A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6267829A (en) | 1987-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949224A (en) | Structure for mounting a semiconductor device | |
| JP2664754B2 (en) | High density electronic package and method of manufacturing the same | |
| US6080931A (en) | Semiconductor package | |
| US5483024A (en) | High density semiconductor package | |
| JPH06103729B2 (en) | Encapsulated semiconductor package | |
| KR950030321A (en) | Semiconductor device, manufacturing method and substrate | |
| JPH0777258B2 (en) | Semiconductor device | |
| US4731700A (en) | Semiconductor connection and crossover apparatus | |
| JP2606603B2 (en) | Semiconductor device, its manufacturing method and its mounting inspection method | |
| US6351389B1 (en) | Device and method for packaging an electronic device | |
| KR19990069438A (en) | Chip stack package | |
| JPH0358537B2 (en) | ||
| JPH0558657B2 (en) | ||
| JPH08274214A (en) | Semiconductor device | |
| JPS60138948A (en) | Package for semiconductor device | |
| JPS63136642A (en) | 2-layer type semiconductor integrated circuit | |
| JP2748771B2 (en) | Film carrier semiconductor device and method of manufacturing the same | |
| KR20000076967A (en) | Laminate chip semiconductor device suitable for integration | |
| JPH11204565A (en) | Semiconductor device | |
| JPS6267828A (en) | Mounting structure of semiconductor device | |
| JP2705281B2 (en) | Semiconductor device mounting structure | |
| JPH07273275A (en) | Semiconductor device | |
| JP2570889B2 (en) | LSI case | |
| JPS63209897A (en) | Memory card | |
| JPH0451488Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |