JPH0359454B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は直列に接続された複数のフアイル装置
の選択方式に関する。

（従来の技術） 従来、第２図に示すようなフアイル制御装置２
０１と、フアイル制御装置２０１に直列に接続さ
れた複数のフアイル装置２１０〜２１３とから成
るフアイルサブシステムにおいては、一つのフア
イル装置を選択するには次のような方法が採用さ
れている。すなわち、第３図に示すようにフアイ
ル制御装置３０１と、フアイル装置３１０〜３１
３との間のインターフエースは命令バス３２０
と、命令バス有効信号線３２１と、フアイル装置
アドレスバス３２２と、フアイル装置選択完了信
号線３２３とによつて構成してあるものとする。
それぞれのフアイル装置は第４図に示すように自
己のアドレスを格納する自己アドレスメモリ４０
１を有し、命令バス有効信号線４０２の状態が
“１”になつた時に命令バス４０３に印加された
命令を命令デコード回路４０４で解読し、命令が
フアイル装置選択命令であれば信号線４０５に命
令バス有効信号を出力し、自己アドレスメモリ４
０１の内容とフアイル装置アドレスバス４０６上
のアドレスとをアドレス比較回路４０７により比
較する。両者が一致すればフアイル装置選択完了
信号を信号線４０８上に出力し、フアイル制御装
置２０１に送出する。

以上のようにしてそれぞれのフアイル装置にそ
れぞれの異なるアドレスを与えることにより、複
数のフアイル装置２１０〜２１３のうち一つのフ
アイル装置を選択することができる。

近年、フアイルに記憶されたデータの信頼性を
向上させるために、一つのデータブロツクを二つ
のフアイル装置に記憶させる方式が考えられてい
る。これは、いわゆるフアイルの二重書きと呼ば
れるものであるが、この方式を第２図に示したフ
アイルサブシステムで実現しようとするには以下
のようにすればよい。

すなわち、たとえば一対のフアイル装置２１
０，２１１に同一のデータを同時に記憶させるた
めには、フアイル装置２１０，２１１のそれぞれ
が有するアドレスを同じアドレス値に設定する。
このように設定することによつて、フアイル装置
２１０，２１１は同時に選択され、同一のデータ
を同時に記憶させることが可能となる。

（発明が解決しようとする問題点） しかしながら、以上説明したように二つのフア
イル装置が同一のアドレスを有することによつて
フアイルの二重書きが可能となる反面、二つのフ
アイル装置を制御するフアイル制御装置にとつて
は、それぞれのフアイル装置を個別に制御するこ
とが不可能となり、たとえば二つのフアイル装置
のうちの一つに障害が発生した場合には、障害の
回復処理が困難になるという欠点があつた。

本発明の目的は、それぞれの異なつた二つのフ
アイル装置が第１のアドレスと第２のアドレスと
を同時に有することにより、フアイルの二重書き
を実現すると共に、フアイル制御装置がそれぞれ
のフアイル装置を個別に制御することができるよ
うにして上記欠点を除去し、信頼性を保全性とを
同時に向上させたフアイル装置選択方式を提供す
ることにある。

（問題点を解決するための手段） 本発明によるフアイル装置選択方式は、フアイ
ル制御装置と、フアイル制御装置へ直列に接続さ
れた複数のフアイル装置と、フアイル制御装置と
フアイル装置との間のインターフエースとによつ
て構成したものである。

上記インターフエースは、命令バスと、命令バ
ス有効信号線と、フアイル装置アドレスバスと、
フアイル装置選択完了信号線とから成るものであ
る。

上記各フアイル装置は、第１および第２のアド
レスメモリと、アドレス選択回路と、命令デコー
ド回路と、比較回路とから成るものである。

第１のアドレスメモリは、第１のアドレスを与
えるものであり、第２のアドレスメモリは第２の
アドレスを与えるものである。

アドレス選択回路は、命令バス有効信号線によ
つて有効化されていて命令バス上の命令が第１の
命令であつた時には第１のアドレスメモリを選択
し、命令バス有効信号線によつて有効化されてい
る命令バス上の命令が第２の命令であつた時には
第２のアドレスメモリ選択するためのものであ
る。

命令デコード回路は、命令バス上の情報を解読
して第１の命令あるいは第２の命令をアドレス選
択回路に送出するためのものである。

比較回路は、アドレス選択回路により選択され
たアドレスとフアイル装置アドレスバス上のフア
イル装置アドレスとを比較するためのものであ
る。

本発明において、フアイル装置選択方式は、比
較の結果が一致を示している時に限つてフアイル
装置選択完了信号線上の情報をフアイル制御装置
に送出するように構成したものである。

（実施例） 次に、本発明について図面を参照して詳細に説
明する。

本発明の一実施例を示す第１図において、本発
明のフアイル装置選択方式を実現するシステムの
一実施例は、第１のアドレスメモリ１０１と、第
２のアドレスメモリ１０２と、命令デコード回路
１０３と、アドレス選択回路１０４と、アドレス
比較回路１０５とから構成したものである。第１
図において１１０は命令バス有効信号、１１１は
命令バス、１１２はフアイル装置アドレスバス、
１１３はフアイル装置選択完了信号である。

第１図において、フアイル制御装置から信号線
１１０を介して送出された命令バス有効信号の状
態が“１”になると、命令デコード回路１０３は
命令バス１１１データを解読する。上記データが
第１の命令であるならば、信号線１２０上のデー
タがアドレス選択回路１０４に送出される。アド
レス選択回路１０４は信号線１２０上のデータを
受信すると第１のアドレスメモリ１０１を選択
し、アドレス比較回路１０５にその内容を送出す
る。アドレスバス比較回路１０５は、フアイル装
置アドレスバス１１２上のデータとアドレス選択
回路１０４を介して送られてきた第１のアドレス
メモリの内容とを比較し、両者が一致すればフア
イル装置選択完了信号を信号線１１３を介してフ
アイル制御装置に送出する。

一方、命令バス１１１上のデータが第２の命令
であるならば、命令デコード回路１０３は信号線
１２１上のデータをアドレス選択回路１０４に送
出する。アドレス選択回路１０４は信号線１２１
上のデータを受信すると、第２のアドレスメモリ
１０２の内容を選択し、アドレス比較回路１０５
に送出する。アドレス比較回路１０５ではフアイ
ル装置アドレスバス１１２上のデータとアドレス
選択回路１０４から送出されてきた第２のアドレ
スメモリの内容とを比較し、両者が一致すればフ
アイル装置選択完了信号を信号線１１３を介して
フアイル制御装置に送出する。

（発明の効果） 本発明は以上説明したように、それぞれのフア
イル装置に二つのアドレスを備え、フアイル制御
装置からの命令に応じて比較すべきアドレスを選
択することにより、フアイルの二重書きとフアイ
ル装置の個別制御とを同時に実現できるという効
果がある。

【図面の簡単な説明】

第１図は、本発明によるフアイル装置選択方法
を実現する一実施例を示すブロツク図である。第
２図は、一般的なフアイルサブシステムを示すブ
ロツク図である。第３図は、フアイル制御装置と
フアイル装置との間の一般的なインターフエース
を示すブロツク図である。第４図は、従来のフア
イル装置選択方式の一例を示すブロツク図であ
る。 １０１，１０２，４０１……アドレスメモリ、
１０３，４０４……命令デコード回路、１０４…
…アドレス選択回路、１０５，４０７……アドレ
ス比較回路、２０１，３０１……フアイル制御装
置、２１０〜２１３，３１０……フアイル装置、
１１０〜１１３，１２０，１２１，３２０〜３２
２，４０２，４０３，４０５，４０６……信号
線。

Claims (1)

【特許請求の範囲】
1. １ フアイル制御装置と、前記フアイル制御装置
   へ直列に接続された複数のフアイル装置と、前記
   フアイル制御装置と前記フアイル装置との間のイ
   ンターフエースとから成るフアイル装置選択方式
   において、前記インターフエースが命令バスと、
   命令バス有効信号線と、フアイル装置アドレスバ
   スと、フアイル装置選択完了信号線とから成り、
   且つ前記複数のフアイル装置のそれぞれが第１の
   アドレスを与えるための第１のアドレスメモリ
   と、第２のアドレスを与えるための第２のアドレ
   スメモリと、前記命令バス有効信号線によつて有
   効化されていて前記命令バス上の命令が第１の命
   令であつた時には前記第１のアドレスメモリを選
   択し、前記命令バス有効信号線によつて有効化さ
   れていて前記命令バス上の命令が第２の命令であ
   つた時には前記第２のアドレスメモリを選択する
   ためのアドレス選択回路と、前記命令バス上の情
   報を解読して第１の命令あるいは第２の命令を前
   記アドレス選択回路に送出するための命令デコー
   ド回路と、前記アドレス選択回路により選択され
   たアドレスと前記フアイル装置アドレスバス上の
   フアイル装置アドレスとを比較するための比較回
   路とから成り、且つ、前記比較の結果が一致を示
   している時に限つて前記フアイル装置選択完了信
   号線上の情報を前記フアイル制御装置に送出する
   ように構成したことを特徴とするフアイル装置選
   択方式。