JPH0364895B2 - - Google Patents
Info
- Publication number
- JPH0364895B2 JPH0364895B2 JP59169969A JP16996984A JPH0364895B2 JP H0364895 B2 JPH0364895 B2 JP H0364895B2 JP 59169969 A JP59169969 A JP 59169969A JP 16996984 A JP16996984 A JP 16996984A JP H0364895 B2 JPH0364895 B2 JP H0364895B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- processing device
- information processing
- output processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012545 processing Methods 0.000 claims description 74
- 238000012360 testing method Methods 0.000 claims description 38
- 230000010365 information processing Effects 0.000 claims description 37
- 238000010998 test method Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、情報処理システムにおける入出力処
理装置の試験方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a testing method for an input/output processing device in an information processing system.
従来、この種入出力処理装置の試験は、入出力
処理装置上で動作する試験用のマイクロプログラ
ムを作成して行うか、または試験の実行制御を行
うために別に設けられた情報処理サブシステムか
ら入出力処理装置のハードウエアの一部分に対し
て状態設定を行つたのち、クロツクを数ステツプ
進ませて、その部分のハードウエアの状態の変化
を試験するという方法を採つていた。しかし乍
ら、このような方法では、入出力処理装置全体に
ついて試験を行うためには、入出力装置のハード
ウエアに密着した非常に複雑なプログラムの開発
が必要であり、しかも、各入出力処理装置毎に異
なつたプログラムを用意せねばならないという欠
点があつた。
Conventionally, testing of this type of input/output processing device has been performed by creating a test microprogram that runs on the input/output processing device, or by using a separate information processing subsystem to control test execution. The method used was to set the state of a part of the hardware of the input/output processing device, then advance the clock several steps to test for changes in the state of that part of the hardware. However, with this method, in order to test the entire input/output processing device, it is necessary to develop a very complex program closely related to the hardware of the input/output device, and moreover, it is necessary to develop a very complex program that is closely related to the hardware of the input/output processing device. The disadvantage is that a different program must be prepared for each device.
本発明の目的は、入出力処理装置に別に設けた
情報処理サブシステムから送られる入出力開始指
令を処理する試験用の入出力開始指令処理機能を
もたせ、またシステム制御装置に上記情報処理サ
ブシステムにより入出力処理装置の接続を制御す
る試験用の接続制御機能をもたせることにより、
入出力処理装置のハードウエア構成が変更になつ
ても、試験用プログラムを容易、かつ変更を加え
ることの少ない状態で作成することのできる情報
処理システムにおける入出力処理装置の試験方式
を提供することにある。
It is an object of the present invention to provide an input/output processing device with a test input/output start command processing function for processing an input/output start command sent from a separately provided information processing subsystem, and to provide a system control device with the above information processing subsystem. By providing a test connection control function that controls the connection of input/output processing devices,
To provide a test method for an input/output processing device in an information processing system, which allows a test program to be easily created with few changes even if the hardware configuration of the input/output processing device is changed. It is in.
〔発明の構成〕
本発明による入出力処理装置の試験方式は、演
算処理装置と、記憶装置と、入出力処理装置と、
これ等３つの装置に接続され、これ等の装置を制
御するシステム制御装置とを含む情報処理サブシ
ステムにおいて、別に前記情報処理サブシステム
に接続され、前記入出力処理装置の動作を試験す
るための試験用情報処理サブシステムを設け、さ
らに、前記入出力処理装置に、前記試験用情報処
理サブシステムから送られてくる入出力開始指令
を処理する試験用の入出力開始指令処理回路を付
加し、前記システム制御装置に、前記試験用情報
処理サブシステムから送られてくる制御信号によ
り該システム制御装置自体へ前記入出力処理装置
を接続するための試験用接続制御回路を付加し、
試験に際して、前記試験用情報処理サブシステム
から前記制御信号を送出して前記入出力処理装置
を前記システム制御装置に接続するとともに、前
記記憶装置へ前記入出力処理装置の入出力動作を
制御するための制御指令と制御データとを送出
し、さらに、前記入出力処理装置へ入出力開始指
令を送出することにより、前記記憶装置に格納さ
れた前記制御指令と制御データとにしたがつて前
記入出力処理装置の試験を実行することを特徴と
する。[Structure of the Invention] A testing method for an input/output processing device according to the present invention includes an arithmetic processing device, a storage device, an input/output processing device,
In an information processing subsystem that is connected to these three devices and includes a system control device that controls these devices, a system control device that is separately connected to the information processing subsystem and that tests the operation of the input/output processing device is used. A test information processing subsystem is provided, and a test input/output start command processing circuit for processing an input/output start command sent from the test information processing subsystem is added to the input/output processing device, Adding to the system control device a test connection control circuit for connecting the input/output processing device to the system control device itself by a control signal sent from the test information processing subsystem;
During a test, the control signal is sent from the test information processing subsystem to connect the input/output processing device to the system control device, and to control the input/output operation of the input/output processing device to the storage device. By sending a control command and control data to the input/output processing device and further sending an input/output start command to the input/output processing device, the input/output is performed according to the control command and control data stored in the storage device. It is characterized by carrying out a test of the processing device.
次に、本発明による入出力処理装置の試験方式
について図面を参照して詳細に説明する。
Next, a testing method for an input/output processing device according to the present invention will be described in detail with reference to the drawings.
第１図は本発明を適用する情報処理システムの
実施例の構成を示すブロツク図である。この情報
処理システムは、記憶装置１４と演算処理装置１
５と入出力処理装置１６と各装置を接続するシス
テム制御装置１３とを含む情報処理サブシステム
(A)１１と、情報処理サブシステム(B)１２とから構
成されている。情報処理サブシステム(A)１１にお
いて、演算処理装置１５は入出力命令を実行する
ために、入出力処理装置１６に対して入出力動作
の開始を指示する。これをうけた入出力処理装置
１６は記憶装置１４内に格納されている入出力制
御指令および制御データを読みとり、入出力動作
を行なう。入出力動作が終了すると、演算処理装
置１５に対して終了を通知する。また、入出力処
理装置１６が故障すると、システム制御装置１３
の制御により、入出力処理装置１６は論理的に情
報処理サブシステム(A)１１から切離される。 FIG. 1 is a block diagram showing the configuration of an embodiment of an information processing system to which the present invention is applied. This information processing system includes a storage device 14 and an arithmetic processing device 1.
5, an input/output processing device 16, and a system control device 13 that connects each device.
(A) 11 and an information processing subsystem (B) 12. In the information processing subsystem (A) 11, the arithmetic processing unit 15 instructs the input/output processing unit 16 to start an input/output operation in order to execute an input/output command. Upon receiving this, the input/output processing device 16 reads the input/output control command and control data stored in the storage device 14, and performs input/output operations. When the input/output operation is completed, the arithmetic processing unit 15 is notified of the completion. Additionally, if the input/output processing device 16 fails, the system control device 13
, the input/output processing device 16 is logically separated from the information processing subsystem (A) 11.
さて、入出力処理装置１６の試験を行う場合の
手順を説明すると、故障の発生に際して、入出力
処理装置１６は情報処理サブシステム(A)１１から
切離されるため、情報処理サブシステム(B)１２
は、システム制御装置１３に付加されている試験
用接続制御回路を制御した、入出力処理装置１６
をシステム制御装置１３に接続させ、さらに、記
憶装置１４に入出力動作を制御する制御指令と制
御データを送出するとともに、入出力処理装置１
６には入出力動作開始指令を送信する。入出力処
理装置１６は、入出力動作開始指令を受信する
と、入出力動作を記憶装置１４内に格納されてい
る制御指令と制御データに従がつて実行し、情報
処理サブシステム(B)１２に終了を送信する。情報
処理サブシステム(B)１２は入出力動作の結果をチ
エツクすることにより、入出力処理装置の試験を
行う。 Now, to explain the procedure for testing the input/output processing device 16, when a failure occurs, the input/output processing device 16 is separated from the information processing subsystem (A) 11, so the information processing subsystem (B) 12
is the input/output processing device 16 that controlled the test connection control circuit added to the system control device 13.
is connected to the system control device 13, and further sends control commands and control data for controlling input/output operations to the storage device 14, and also sends control commands and control data to the input/output processing device 1.
6, an input/output operation start command is transmitted. When the input/output processing device 16 receives the input/output operation start command, it executes the input/output operation according to the control command and control data stored in the storage device 14 and sends the input/output operation to the information processing subsystem (B) 12. Send termination. The information processing subsystem (B) 12 tests the input/output processing device by checking the results of input/output operations.
入出力処理装置１６には試験用の入出力開始指
令処理回路が付加されており、上述のように入出
力処理装置１６が情報処理サブシステム(B)１２か
ら送られた入出力動作開始指令を受信すると、こ
の入出力開始指令処理回路により第２図のフロー
チヤートに見られるような処理が行われる。この
フローチヤートにおいて、ステツプ２１とステツ
プ２２は演算処理装置１５からの通信を受信する
処理であり、ステツプ２３と２４は情報処理サブ
システム(B)１２からの通信を受信する処理であ
る。ステツプ２５から２８までは、受信した通信
によつて入出力動作、その他の処理を行なうため
の処理である。情報処理サブシステム(B)１２は、
入出力処理装置１６の特定のレジスタに情報を設
定することにより入出力開始を行なわせる。そし
て、入出力処理装置１６はそのレジスタをステツ
プ２３で調べることによつて試験用入出力開始指
令処理が達成される。 An input/output start command processing circuit for testing is added to the input/output processing device 16, and as described above, the input/output processing device 16 receives the input/output operation start command sent from the information processing subsystem (B) 12. When received, the input/output start command processing circuit performs processing as shown in the flowchart of FIG. In this flowchart, steps 21 and 22 are processes for receiving communications from the arithmetic processing unit 15, and steps 23 and 24 are processes for receiving communications from the information processing subsystem (B) 12. Steps 25 to 28 are processes for performing input/output operations and other processing based on the received communication. The information processing subsystem (B) 12 is
By setting information in a specific register of the input/output processing device 16, input/output is started. Then, the input/output processing device 16 checks the register in step 23, thereby achieving test input/output start command processing.
第３図は、システム制御装置１３の接続制御回
路を示したものである。以下、第３図を参照し、
入出力処理装置１６の接続および切離しを情報処
理サブシステム(B)１２から制御するための試験用
接続制御動作について、説明する。この図におい
て、接続信号(A)の信号線３６と切離し信号(A)の信
号線３８とは、従来から入出力処理装置１６の接
続を制御するために使用していた信号であり、信
号線３６、または信号線３８上にパルス信号を送
ることにより、ORゲート３１３、または３１４
を介して接続状態保持フリツプフロツプ３１２の
状態を変更し、入出力処理装置１６の入出力信号
と接続状態保持フリツプフロツプ３１２の出力と
に対しANDゲート３１５〜３１８で論理積を得
ることにより、論理的に切離しを行つていた。本
発明においては、さらに図から明らかなように、
状態保持フリツプフロツプ３１２のセツト／リセ
ツト信号として、情報処理サブシステム(B)１２か
らの信号である信号線３７の接続信号(B)および信
号線３９の切離し信号(B)と、それぞれ上記接続信
号(A)および切離し信号(A)とをORゲート３１３ま
たは３１４を介して得ることにより、接続状態保
持フリツプフロツプ３１２を制御し、情報処理サ
ブシステム(B)１２からの試験用の接続制御を可能
にしている。 FIG. 3 shows a connection control circuit of the system control device 13. Referring to Figure 3 below,
A test connection control operation for controlling connection and disconnection of the input/output processing device 16 from the information processing subsystem (B) 12 will be described. In this figure, a signal line 36 for a connection signal (A) and a signal line 38 for a disconnection signal (A) are signals conventionally used to control the connection of the input/output processing device 16. OR gate 313 or 314 by sending a pulse signal on signal line 36 or signal line 38.
By changing the state of the connection state holding flip-flop 312 through the AND gates 315 to 318 and logically multiplying the input/output signal of the input/output processing device 16 and the output of the connection state holding flip flop 312, I was doing a separation. In the present invention, as is clear from the figures,
As set/reset signals for the state holding flip-flop 312, the connection signal (B) of the signal line 37 and the disconnection signal (B) of the signal line 39, which are signals from the information processing subsystem (B) 12, and the connection signal (B), respectively, are used. A) and the disconnection signal (A) are obtained via the OR gate 313 or 314 to control the connection state holding flip-flop 312 and enable test connection control from the information processing subsystem (B) 12. There is.
以上の説明により明らかなように、本発明によ
れば、入出力処理装置に別に設けた情報処理サブ
システムから送られる入出力開始指令を処理する
試験用の入出力開始指令処理機能をもたせ、さら
に、システム制御装置に上記情報処理サブシステ
ムにより入出力処理装置の接続を制御する試験用
の接続制御機能をもたせることにより、入出力処
理装置のハードウエア構成の変更によるも、試験
用プログラムを少しの変更を加えるのみで、簡
単、かつ容易に作成することが可能となり、入出
力処理装置の保守効率および試験装置の経済性を
向上すべく大きな効果が得られる。
As is clear from the above description, according to the present invention, an input/output processing device is provided with a test input/output start command processing function for processing an input/output start command sent from a separately provided information processing subsystem, and By providing the system control device with a test connection control function that controls the connection of the input/output processing device using the information processing subsystem, the test program can be easily modified even if the hardware configuration of the input/output processing device is changed. It can be created simply and easily by only making changes, and a great effect can be obtained in improving the maintenance efficiency of the input/output processing device and the economic efficiency of the testing device.
第１図は本発明による実施例の構成を示すブロ
ツク図、第２図は、第１図における入出力処理装
置の動作を説明するためのフローチヤート、第３
図は、第１図におけるシステム制御装置の接続制
御回路の例を示す回路図である。
図において、１１は情報処理サブシステム(A)、
１２は情報処理サブシステム(B)、１３はシステム
制御装置、１４は記憶装置、１５は演算処理装
置、１６は入出力処理装置、３１２はフリツプフ
ロツプ、３１３，１３４はORゲート、３１５〜
３１８はANDゲートである。
FIG. 1 is a block diagram showing the configuration of an embodiment according to the present invention, FIG. 2 is a flowchart for explaining the operation of the input/output processing device in FIG. 1, and FIG.
FIG. 1 is a circuit diagram showing an example of a connection control circuit of the system control device in FIG. 1. In the figure, 11 is an information processing subsystem (A);
12 is an information processing subsystem (B), 13 is a system control device, 14 is a storage device, 15 is an arithmetic processing device, 16 is an input/output processing device, 312 is a flip-flop, 313 and 134 are OR gates, 315-
318 is an AND gate.
Claims (1)
置と、これ等３つの装置に接続され、これ等の装
置を制御するシステム制御装置とを含む情報処理
サブシステムにおいて、別に前記情報処理サブシ
ステムに接続され、前記入出力処理装置の動作を
試験するための試験用情報処理サブシステムを設
け、さらに、前記入出力処理装置に、前記試験用
情報処理サブシステムから送られてくる入出力開
始指令を処理する試験用の入出力開始指令処理回
路を付加し、前記システム制御装置に、前記試験
用情報処理サブシステムから送られてくる制御信
号により該システム制御装置自体へ前記入出力処
理装置を接続するための試験用接続制御回路を付
加し、試験に際して、前記試験用情報処理サブシ
ステムから前記制御信号を送出して前記入出力処
理装置を前記システム制御装置に接続するととも
に、前記記憶装置へ前記入出力処理装置の入出力
動作を制御するための制御指令と制御データとを
送出し、さらに、前記入出力処理装置へ入出力開
始指令を送出することにより、前記記憶装置に格
納された前記制御指令と制御データとにしたがつ
て前記入出力処理装置の試験を実行することを特
徴とする入出力処理装置の試験方式。1. In an information processing subsystem that includes an arithmetic processing unit, a storage device, an input/output processing device, and a system control device that is connected to these three devices and controls these devices, the information processing subsystem is A test information processing subsystem is connected to the test information processing subsystem for testing the operation of the input/output processing device, and the input/output start command sent from the test information processing subsystem is provided to the input/output processing device. an input/output start command processing circuit for testing is added, and the input/output processing device is connected to the system control device itself by a control signal sent from the information processing subsystem for testing to the system control device. A test connection control circuit is added to connect the input/output processing device to the system control device by sending the control signal from the test information processing subsystem during the test, and also connects the input/output processing device to the system control device. By sending a control command and control data for controlling the input/output operation of the input/output processing device, and further sending an input/output start command to the input/output processing device, the control stored in the storage device is performed. A test method for an input/output processing device, characterized in that the input/output processing device is tested in accordance with commands and control data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169969A JPS6149254A (en) | 1984-08-16 | 1984-08-16 | Test system of input/output processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169969A JPS6149254A (en) | 1984-08-16 | 1984-08-16 | Test system of input/output processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6149254A JPS6149254A (en) | 1986-03-11 |
| JPH0364895B2 true JPH0364895B2 (en) | 1991-10-08 |
Family
ID=15896168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59169969A Granted JPS6149254A (en) | 1984-08-16 | 1984-08-16 | Test system of input/output processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6149254A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02111245A (en) * | 1988-10-19 | 1990-04-24 | Yaskawa Electric Mfg Co Ltd | winding machine guide |
-
1984
- 1984-08-16 JP JP59169969A patent/JPS6149254A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6149254A (en) | 1986-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
| US5404526A (en) | Improved method for accessing machine state information | |
| JPH0364895B2 (en) | ||
| JPH01184550A (en) | Test circuit for intermediate controller | |
| JP2000010954A (en) | Digital signal processor | |
| JPS5849899B2 (en) | Test method for data processing equipment | |
| JP2599795B2 (en) | Test method for circuits with microprocessor | |
| JPS59121519A (en) | Clock stop control system of input and output controller | |
| JPS60106247A (en) | Diagnostic system of transmitting and receiving circuit | |
| JP2773483B2 (en) | Semiconductor test equipment | |
| JPH0319038A (en) | Data transmission/reception device | |
| SU1365090A2 (en) | Device for interfacing microcomputer with common trunk line | |
| JPS63150678A (en) | Simulation method by pseudo procedure | |
| JPH0587850B2 (en) | ||
| JPS59119940A (en) | Spare collation system | |
| JPS644211B2 (en) | ||
| JPS583014A (en) | Automatic diagnostic device of channel | |
| JPS61151750A (en) | Keyboard connecting system | |
| US20030115523A1 (en) | Apparatus and method for analysis and troubleshooting of electronic devices | |
| JPS63201861A (en) | Interface switching device | |
| JPH05120063A (en) | Debugging system for microprocessor and debugging panel for the same | |
| JPH09251428A (en) | Receiving channel test method and channel device therefor | |
| JPS581251A (en) | Remotely controlled device | |
| JPH02195460A (en) | Data transfer equipment | |
| JPH02279039A (en) | Internal diagnostic system for local area network controller |