JPH0364904B2 - - Google Patents
Info
- Publication number
- JPH0364904B2 JPH0364904B2 JP60295400A JP29540085A JPH0364904B2 JP H0364904 B2 JPH0364904 B2 JP H0364904B2 JP 60295400 A JP60295400 A JP 60295400A JP 29540085 A JP29540085 A JP 29540085A JP H0364904 B2 JPH0364904 B2 JP H0364904B2
- Authority
- JP
- Japan
- Prior art keywords
- vector
- data
- restoration
- processing
- standardization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Description
〔概要〕
ベクトルデータをベクトル組込み関数を与えて
計算する場合、入力ベクトルデータの範囲を基準
化(レンジ・リダクシヨン)して計算し、計算結
果を元のレベルに戻す復元化(スケーリング)と
が行われる。この基準化と復元化とは関連してい
ることから、それぞれの倍率データを並びてテー
ブルをつくり、1つのインデツクスを用いて両方
のデータを同時に読み出し、テーブルアクセス回
数を削減する。
〔産業上の利用分野〕
本発明は、ベクトル処理装置に関するものであ
り、特にベクトル組込み関数処理を高速化するた
めの処理方式に関する。
〔従来の技術〕
ベクトル計算機では、使用頻度の高い対数など
の関数をベクトル組込み関数として用意してい
る。
ベクトル組込み関数の処理は、近似計算によつ
て行われるが、十分な計算精度をもたせるため、
入力データに値の変化範囲が一定の枠内に納まる
よう基準化(一般には桁移動により有効桁を揃え
る)してから計算を行つている。またこのため、
計算結果を返す場合、基準化とは逆の操作が行わ
れる。(ここでは、この逆の操作を復元化と呼
ぶ)。
従来、これらの基準化と復元化とは、それぞれ
別の定数テーブルを用いて行つている。定数テー
ブルは、入力データの値の範囲を複数のレベルに
分割し、それぞれのレベルごとに入力データに乗
ずべき倍率を登録したものであり、各レベルの倍
率は、入力データの値に基づいて作成されるイン
デツクスを用いて参照される。
第3図は、従来のベクトル組込み関数処理方式
の1例を示す。
第3図のaは処理の流れを示し、ないしは
その処理ステツプを表す。また第3図のbはデー
タの流れを示し、31ないし34はそれぞれベク
トル・レジスタVR−1ないしVR−4を、また
35はメモリ、36は基準化用定数テーブル、3
7は復元化用定数テーブルを表す。なお、図の
a,bは横方向に対応がとられている。
ベクトル・レジスタVR−1ないしVR−4は、
それぞれ複数個(n個とする)のベクトル・エレ
メントを格納できる容量をもつている。各VR−
1ないしVR−4内に斜線を付して示されている
ブロツクは、対応するベクトル・エレメントの位
置を例示したものである。また、基準化用定数テ
ーブル36および復元化用定数テーブル37は、
それぞれ複数個(m個とする)のインデツクス
(すなわちレベル範囲)に対応づけられた複数個
(m個)のエントリをもち、各エントリにはその
エントリが対応するレベルの倍率が設定されてい
る。
次に、ないしの処理ステツプについて順に
説明する。
VR−1に格納されている入力ベクトル・デ
ータの各ベクトル・エレメントごとに、その仮
数部(データは浮動小数点形式をとつている)
の値が、予め定められている複数の異なるレベ
ル範囲のいずれかに含まれるかにしたがつて、
基準化のためのインデツクスベクトルを作成
し、VR−2に格納(ロード)する。
VR−2に格納されたベクトル・エレメント
ごとのインデツクスベクトルを用いて、基準化
用定数テーブル36を次々に参照し、対応する
倍率を読み出してVR−3に格納(ロード)す
る。
VR−3の倍率を用いて、VR−1の各ベク
トル・エレメントを基準化する。
基準化されたベクトル・エレメントを用いて
目的関数の近似計算を実行する。
VR−2のインデツクスベクトルを用いて、
復元化用定数テーブル37を参照し、各ベクト
ルエレメントごとの倍率を読み出し、VR−4
に格納(ロード)する。
VR−4の倍率を用いての近似計算結果を
復元化する。
以上の動作において、とのインデツクスベ
クトルを用いてメモリの定数テーブルからデータ
を読み出してベクトル・レジスタに格納する動作
は、インデツクス付ベクトルロードと呼ばれ、ま
たこの動作を指示する命令は、インデツクス付ベ
クトルロード命令と呼ばれる。
〔発明が解決しようとする問題点〕
従来のベクトル計算機におけるベクトル組込み
関数処理では、ベクトル・データの基準化と復元
化のために2つの定数テーブルをもち、それぞれ
にインデツクス付ベクトルロード命令を発行して
倍率のデータを読み出していた。
インデツクス付ベクトルロード命令は、2回発
行されるから、実行に時間がかかり、処理速度を
低下させるという問題があつた。
〔問題点を解決するための手段〕
本発明は、ベクトル組込み関数処理におけるイ
ンデツクス付ロード命令の使用回数の削減を図る
ものである。
本発明は、通常、入力データの基準化とその関
数処理結果の復元化の2つの操作の間には相関関
係があり、入力データの値により両方の操作でそ
れぞれ使用される倍率(定数)が一義的に決まる
ことに着目してなされている。
それにより、基準化定数テーブルと復元化用定
数テーブルとをメモリ上で合体して単一の定数テ
ーブルとし、1つのインデツクスに対応する基準
化用倍率データと復元化用倍率データとを1つの
エントリに納め、1回のインデツクス付ベクトル
ロード命令により両方の倍率データを同時に読み
出し、その後必要に応じていずれか一方を高速に
参照できるようにする。
第1図は本発明の原理を説明するための概念図
である。
図において、13ないし15はベクトル・レジ
スタVR−3ないしVR−5であり、16はメモ
リ、17は定数テーブル、18はエントリ、19
は基準化用倍率データ、20は復元化用倍率デー
タ、21は基準化処理、22は関数処理、23は
復元化処理を表す。
ベクトル・レジスタVR−3ないしVR−5は、
それぞれ複数のベクトル・エレメントが収容でき
る容量をもつ。
定数テーブル17は、それぞれが異なるレベル
に対応するインデツクスをもつ複数のエントリ1
8によつて構成され、任意のエントリ18には、
互いに関連する基準化用倍率データ19と復元化
用倍率データ20とが情報として含まれている。
動作において、まず入力ベクトル・データのベ
クトル・エレメントの値に基づいてインデツクス
ベクトルが作成され、
インデツクス付ベクトルロード命令を用いてメ
モリ16の定数テーブル17がアクセスされる。
定数テーブル17からはそのインデツクスをも
ちエントリが読み出され、その情報がベクトル・
レジスタVR−3に格納(ロード)される。この
ようにして、ベクトル・レジスタVR−3には、
各ベクトル・エレメントごとの関連する基準化用
倍率と復元化用倍率のデータが対となつて順次設
定される。
次にベクトル・レジスタVR−3に設定された
データを読み出して、その中の基準化用倍率デー
タを抽出し、ベクトル・レジスタVR−4に格納
する。同様にして復元化用倍率データを抽出し、
ベクトル・レジスタVR−5に格納する。
次に、VR−4の各基準化用倍率データを用い
て、基準化処理21で、入力ベクトル・データの
個々のベクトル・エレメントをそれぞれ基準化
し、それから関数処理22で関数計算を実行す
る。そしてその計算結果を復元化処理23で、
VR−5の各復元化倍率データを用いて復元化
し、出力する。
〔作用〕
本発明によれば、基準化と復元化に使用する各
倍率がインデツクスごとに結合され、単一の定数
テーブルに納められており、テーブル参照時に一
緒に読み出される。したがつて1つのインデツク
スベクトルについて、インデツクス付ベクトルロ
ード命令を1つ発行すればよく、メモリアクセス
を1回に削減することができる。
基準化用と復元化用の各倍率は、ベクトル・レ
ジスタ間でのビツト操作によるデータ転送に基づ
いて行われるため、メモリ上の定数テーブルアク
セスにくらべて高速処理が可能である。
また通常の場合、基準化用倍率と復元化用倍率
には比較的単純な数値が与えられており、それぞ
れデータの上倍桁部分で表示できるのが普通であ
るから、従来の方式の倍率データをそれぞれ上半
分に圧縮し、定数テーブルのエントリの長さを増
やさずに済ますことができる。
たとえば、従来方式の基準化用と復元化用の各
倍率のデータが8バイト長であつたものとする
と、これをそれぞれ4バイト長に圧縮して結合
し、定数テーブルのエントリを8バイト長に抑え
ることができる。
〔実施例〕
次に本発明の詳細を、実施例により説明する。
第2図は、本発明の1実施例を流れ図で示した
ものである。
第2図のaは処理の流れを示し、′ないし
′はその処理ステツプを表す。また第2図のb
はデータの流れを示し、11ないし15はそれぞ
れベクトル・レジスタVR−1ないしVR−5,
16はメモリ、17はインデツクスに対応する基
準化用および復元化用の各倍率データを登録した
定数テーブル、18は各々が予め定められた特定
レベルのインデツクスに対応づけられているエン
トリ、19は基準化用倍率データ、20は復元化
用倍率データである。なお第2図は、従来方式に
ついての第3図と対照的に示してある。
次に処理の流れ′ないし′にしたがつて順に
説明する。
′ 入力ベクトル・データが格納されているベ
クトル・レジスタVR−1の各ベクトル・エレ
メントごとにその仮数部の値に対応するレベル
のインデツクスを作成し、ベクトル・レジスタ
VR−2に格納する。
′ ベクトル・レジスタVR−2のインデツク
スを用いてインデツクス付ロード命令を発行
し、メモリ16上の定数テーブル17を参照
し、該当するエントリを読み出して、その情報
をベクトル・レジスタVR−3に格納(ロー
ド)する。
′ ベクトル・レジスタVR−3の情報から基
準化用倍率データを抽出し、ベクトル・レジス
タVR−4に格納する。同様に、ベクトル・レ
ジスタVR−3の情報から復元化用倍率データ
を抽出し、ベクトル・レジスタVR−5に格納
する。
′ ベクトル・レジスタVR−3の基準化倍率
データを用いてベクトル・レジスタVR−1の
入力ベクトル・データのレベルを基準化する。
′ 基準化されたベクトル・データを用いて関
数計算を実行する。
′ 計算結果について、ベクトル・レジスタ
VR−5の復元化用倍率データを適用し、その
レベルを復元して出力する。
次に、ベクトル組込み関数処理の1例として、
対数関数の場合について説明する。
pを任意のべき指数、qを1/16<q<1の値
として、変数xを浮動小数点形式の16進表示で
示すと、
x=16p・q ………(1)
となる。
ここでxの自然対数(底=e)をyで表すと、
y=logeX=loge2・log2x=loge2・log2(16p・q
)=loge2・(log216p+log2q)=loge2・(4p+
log2q) ………(2)
となる。
これに基準化用倍率として、1/4≦q・ω<
1/2なる値ωを適用すると、
y=loge2・(4p+log2(q・ω)−log2ω)
………(3)
が得られる。
(3)式において、q・ωの値は、qの値のレベル
に対して基準化用倍率ωの値を適切に設定するこ
とにより、ある一定レベル範囲内に抑えることが
できる。またlog2ωは、復元化用倍率を表し、基
準化用倍率ωの値により一義的に決定される。
下表に定数テーブルの具体例を示す。
[Overview] When calculating vector data by giving a vector built-in function, the range of the input vector data is scaled (range reduction), and the calculation result is restored to its original level (scaling). be exposed. Since the standardization and restoration are related, a table is created by arranging the respective magnification data, and one index is used to read both data at the same time, thereby reducing the number of table accesses. [Industrial Application Field] The present invention relates to a vector processing device, and particularly to a processing method for speeding up vector intrinsic function processing. [Prior Art] Vector computers provide frequently used functions such as logarithms as vector built-in functions. Processing of vector intrinsic functions is performed by approximate calculation, but in order to have sufficient calculation accuracy,
Calculations are performed after standardizing the input data (generally aligning the effective digits by moving digits) so that the range of change in value falls within a certain frame. Also for this reason,
When returning a calculation result, the opposite operation of scaling is performed. (Here, this reverse operation is called restoration). Conventionally, these scaling and restoration are performed using separate constant tables. A constant table divides the range of input data values into multiple levels, and registers the multiplication factor by which the input data should be multiplied for each level.The multiplication factor for each level is created based on the input data value. It is referenced using the index. FIG. 3 shows an example of a conventional vector intrinsic function processing method. A in FIG. 3 shows the flow of the process or represents the steps of the process. Further, b in FIG. 3 shows the flow of data, 31 to 34 are vector registers VR-1 to VR-4, respectively, 35 is a memory, 36 is a standardization constant table, 3
7 represents a constant table for restoration. Note that a and b in the figure correspond in the horizontal direction. Vector registers VR-1 to VR-4 are
Each has a capacity capable of storing a plurality of vector elements (assumed to be n). Each VR−
Blocks shown with diagonal lines within VR-1 to VR-4 illustrate the positions of the corresponding vector elements. Further, the standardization constant table 36 and the restoration constant table 37 are
It has a plurality of (m) entries each associated with a plurality (m) of indexes (that is, level ranges), and each entry is set with a magnification of the level to which the entry corresponds. Next, the following processing steps will be explained in order. For each vector element of the input vector data stored in VR-1, its mantissa part (the data is in floating point format)
According to whether the value of is included in one of a plurality of different predetermined level ranges,
Create an index vector for standardization and store (load) it in VR-2. Using the index vector for each vector element stored in VR-2, the scaling constant table 36 is referred to one after another, and the corresponding magnification is read out and stored (loaded) in VR-3. Scale each vector element of VR-1 using the scaling factor of VR-3. Perform approximate calculation of the objective function using the scaled vector elements. Using the VR-2 index vector,
Refer to the restoration constant table 37, read out the magnification for each vector element, and
Store (load) in. The approximate calculation results using the VR-4 magnification are restored. In the above operations, the operation of reading data from the constant table in memory using the index vector and storing it in the vector register is called indexed vector load, and the instruction that instructs this operation is This is called a vector load instruction. [Problems to be solved by the invention] In vector built-in function processing in conventional vector computers, two constant tables are used for standardization and restoration of vector data, and indexed vector load instructions are issued to each of them. The magnification data was read out. Since the indexed vector load instruction is issued twice, there is a problem in that it takes time to execute and reduces the processing speed. [Means for Solving the Problems] The present invention aims to reduce the number of times indexed load instructions are used in vector intrinsic function processing. In the present invention, there is usually a correlation between the two operations of standardization of input data and restoration of the result of functional processing, and the magnification (constant) used in both operations is determined depending on the value of the input data. This is done with a focus on things that are uniquely determined. As a result, the standardization constant table and the restoration constant table are combined in memory into a single constant table, and the standardization magnification data and restoration magnification data corresponding to one index are stored in one entry. Both magnification data are read out simultaneously by one indexed vector load instruction, and then either one can be referenced at high speed as needed. FIG. 1 is a conceptual diagram for explaining the principle of the present invention. In the figure, 13 to 15 are vector registers VR-3 to VR-5, 16 is memory, 17 is a constant table, 18 is an entry, and 19
20 represents scaling factor data for standardization, 20 represents scaling factor data for restoration, 21 represents standardization processing, 22 represents function processing, and 23 represents restoration processing. Vector registers VR-3 to VR-5 are
Each has a capacity that can accommodate multiple vector elements. The constant table 17 has a plurality of entries 1 each having an index corresponding to a different level.
8, and any entry 18 includes:
The information includes scaling factor data 19 for standardization and scaling factor data 20 for restoration that are related to each other. In operation, an index vector is first created based on the values of vector elements of input vector data, and constant table 17 in memory 16 is accessed using an indexed vector load instruction. The entry with that index is read from the constant table 17, and the information is stored as a vector.
Stored (loaded) in register VR-3. In this way, vector register VR-3 contains
The related scaling factor and restoration scaling factor data for each vector element are sequentially set as a pair. Next, the data set in the vector register VR-3 is read out, and the scaling factor data therein is extracted and stored in the vector register VR-4. Extract the magnification data for restoration in the same way,
Store in vector register VR-5. Next, each vector element of the input vector data is standardized in a scaling process 21 using each scaling factor data of VR-4, and then a function calculation is performed in a function process 22. Then, the calculation result is used in the restoration process 23,
Restoration is performed using each restoration magnification data of VR-5 and output. [Operation] According to the present invention, each magnification used for standardization and restoration is combined for each index, stored in a single constant table, and read out together when the table is referenced. Therefore, it is sufficient to issue one indexed vector load instruction for one index vector, and the number of memory accesses can be reduced to one. Since each scaling factor for scaling and restoration is performed based on data transfer by bit manipulation between vector registers, faster processing is possible than constant table access in memory. In addition, in normal cases, comparatively simple numerical values are given to the scaling factor for standardization and the scaling factor for restoration, and each can usually be displayed in the upper double digits of the data. can be compressed into the upper half of each, thereby avoiding the need to increase the length of the entries in the constant table. For example, if the data for each magnification for standardization and restoration in the conventional method is 8 bytes long, each of these data is compressed to 4 bytes long and combined, and the entries in the constant table are made 8 bytes long. It can be suppressed. [Example] Next, the details of the present invention will be explained based on an example. FIG. 2 is a flowchart illustrating one embodiment of the present invention. A in FIG. 2 shows the flow of the process, and ' to ' represent the steps of the process. Also, b in Figure 2
indicate the data flow, and 11 to 15 are vector registers VR-1 to VR-5, respectively.
16 is a memory, 17 is a constant table in which scale data for standardization and restoration corresponding to the index is registered, 18 is an entry each associated with an index of a predetermined specific level, and 19 is a standard. 20 is magnification data for restoration. Note that FIG. 2 is shown in contrast to FIG. 3 for the conventional system. Next, the processing flow will be explained in order. ' Create a level index corresponding to the value of the mantissa for each vector element of vector register VR-1 in which input vector data is stored, and
Store in VR-2. ' Issue a load with index instruction using the index of vector register VR-2, refer to constant table 17 on memory 16, read the corresponding entry, and store the information in vector register VR-3 ( load). ' Extract scaling factor data from the information in vector register VR-3 and store it in vector register VR-4. Similarly, restoration magnification data is extracted from the information in vector register VR-3 and stored in vector register VR-5. ' Standardize the level of the input vector data of vector register VR-1 using the standardization magnification data of vector register VR-3. ′ Perform functional calculations using scaled vector data. ′ For the calculation result, vector register
VR-5 restoration magnification data is applied to restore and output the level. Next, as an example of vector intrinsic function processing,
The case of a logarithmic function will be explained. If p is an arbitrary exponent and q is a value of 1/16<q<1, and the variable x is expressed in hexadecimal in floating point format, x=16 p ·q (1). Here, if the natural logarithm of x (base = e) is expressed as y, then y=log e X=log e 2・log 2 x=log e 2・log 2 (16 p・q
)=log e 2・(log 2 16 p +log 2 q)=log e 2・(4p+
log 2 q) ......(2). Add to this the standardization magnification: 1/4≦q・ω<
Applying the value ω of 1/2, y=log e 2・(4p+log 2 (q・ω)−log 2 ω)
......(3) is obtained. In equation (3), the value of q·ω can be suppressed within a certain level range by appropriately setting the value of the scaling factor ω with respect to the level of the value of q. Further, log 2 ω represents a restoration magnification, and is uniquely determined by the value of the standardization magnification ω. A specific example of a constant table is shown in the table below.
本発明によれば、ベクトル処理装置におけるベ
クトル組込み関数の処理時間を短縮し、処理性能
を向上させることができる。
According to the present invention, it is possible to shorten the processing time of a vector built-in function in a vector processing device and improve processing performance.
第1図は本発明の原理を示す概念図、第2図は
本発明の1実施例の流れ図、第3図は従来例の流
れ図である。
第1図中、13:ベクトルレジスタVR−3、
14:ベクトルレジスタVR−4、15:ベクト
ルレジスタVR−5、16:メモリ、17:定数
テーブル、18:エントリ、19:基準化用倍率
データ、20:復元化用倍率データ、21:基準
化処理、22:関数処理、23:復元化処理。
FIG. 1 is a conceptual diagram showing the principle of the present invention, FIG. 2 is a flow chart of one embodiment of the present invention, and FIG. 3 is a flow chart of a conventional example. In Figure 1, 13: Vector register VR-3,
14: Vector register VR-4, 15: Vector register VR-5, 16: Memory, 17: Constant table, 18: Entry, 19: Magnification data for scaling, 20: Magnification data for restoration, 21: Standardization processing , 22: Function processing, 23: Restoration processing.
Claims (1)
置において、 ベクトル組込み関数処理のための入力ベクトル
データの値を予め定められたレベル範囲内に基準
化するための基準化用倍率データ19と、ベクト
ル組込み関数処理の結果を基準化前のレベルに復
元化するための復元化用倍率データ20とを、共
通のインデツクスにより結合した定数テーブル1
7を、メモリ16上に設け、 ベクトル組込み関数処理に際して、入力ベクト
ルデータからインデツクスを作成し、作成したイ
ンデツクスを用いてメモリ16上の定数テーブル
17を参照し、該当する基準化用倍率データ19
と復元化用倍率データ20とを同時に読み出して
第1のベクトルレジスタ13に格納し、 次に第1のベクトルレジスタ13から基準化用
倍率データと復元化用倍率データとを読み出し
て、それぞれ第2のベクトルレジスタ14および
第3のベクトルレジスタ15に分離格納し、 上記第2のベクトルレジスタ14に格納されて
いる基準化用倍率データを適用して入力ベクトル
データの基準化処理21を行つた後、その関数処
理22を行い、そしてその処理結果に上記第3の
ベクトルレジスタ15に格納されている復元化用
倍率データを適用して基準化前のレベルに戻す復
元化処理23を行うことを特徴とするベクトル組
込み関数処理方式。[Claims] 1. In a vector processing device having a vector built-in function, scaling factor data 19 for normalizing the value of input vector data for vector built-in function processing within a predetermined level range; , and restoration magnification data 20 for restoring the result of vector built-in function processing to the level before standardization, are combined by a common index.
7 is provided on the memory 16, and when processing the vector built-in function, an index is created from the input vector data, the created index is used to refer to the constant table 17 on the memory 16, and the corresponding scaling factor data 19 is set.
and restoration magnification data 20 are simultaneously read out and stored in the first vector register 13. Next, the standardization magnification data and restoration magnification data are read out from the first vector register 13, and are stored in the second vector register 13. After performing standardization processing 21 of the input vector data by applying the standardization magnification data stored in the second vector register 14, The function processing 22 is performed, and the restoration processing 23 is performed to restore the level before standardization by applying the restoration magnification data stored in the third vector register 15 to the processing result. Vector built-in function processing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60295400A JPS62152070A (en) | 1985-12-25 | 1985-12-25 | Processing system for vector-incorporating function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60295400A JPS62152070A (en) | 1985-12-25 | 1985-12-25 | Processing system for vector-incorporating function |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62152070A JPS62152070A (en) | 1987-07-07 |
| JPH0364904B2 true JPH0364904B2 (en) | 1991-10-08 |
Family
ID=17820117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60295400A Granted JPS62152070A (en) | 1985-12-25 | 1985-12-25 | Processing system for vector-incorporating function |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62152070A (en) |
-
1985
- 1985-12-25 JP JP60295400A patent/JPS62152070A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62152070A (en) | 1987-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4675809A (en) | Data processing system for floating point data having a variable length exponent part | |
| US10942889B2 (en) | Bit string accumulation in memory array periphery | |
| CN113805841B (en) | Bit string accumulation in multiple registers | |
| JPS61210477A (en) | Vector type association memory system | |
| US5363322A (en) | Data processor with an integer multiplication function on a fractional multiplier | |
| Vassiliadis et al. | Block based compression storage expected performance | |
| JPH0364904B2 (en) | ||
| US11941371B2 (en) | Bit string accumulation | |
| JPS5834037B2 (en) | address calculation device | |
| CN106354693B (en) | A kind of block floating point method of fft processor | |
| US11487699B2 (en) | Processing of universal number bit strings accumulated in memory array periphery | |
| CN115809683A (en) | Sparse data processing method and device of neural network processor | |
| US10942890B2 (en) | Bit string accumulation in memory array periphery | |
| KR102440692B1 (en) | Accumulation of bit strings at the perimeter of a memory array | |
| JPS60134937A (en) | address extender | |
| JPH06231115A (en) | Many-body problem calculating device | |
| JPS60157632A (en) | Arithmetic processor | |
| JPH01263812A (en) | Table reading circuit | |
| JPS5824822B2 (en) | How to access data memory block | |
| CN115828986A (en) | Sparse data processing method and device for neural network processor | |
| JPS6029865A (en) | Logical simulation system by history registration | |
| JPH0319988B2 (en) | ||
| JPS6097434A (en) | Floating point arithmetic processor | |
| JPS5852773A (en) | Matrix transposition system of electronic computer | |
| JPS61281366A (en) | Functional arithmetic and control system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |