Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0371792B2 - - Google Patents
[go: Go Back, main page]

JPH0371792B2 - - Google Patents

Info

Publication number
JPH0371792B2
JPH0371792B2 JP57114966A JP11496682A JPH0371792B2 JP H0371792 B2 JPH0371792 B2 JP H0371792B2 JP 57114966 A JP57114966 A JP 57114966A JP 11496682 A JP11496682 A JP 11496682A JP H0371792 B2 JPH0371792 B2 JP H0371792B2
Authority
JP
Japan
Prior art keywords
thin film
thickness
silicon
transistor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57114966A
Other languages
Japanese (ja)
Other versions
JPS595672A (en
Inventor
Hiroyuki Ooshima
Toshimoto Kodaira
Toshihiko Mano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP57114966A priority Critical patent/JPS595672A/en
Publication of JPS595672A publication Critical patent/JPS595672A/en
Publication of JPH0371792B2 publication Critical patent/JPH0371792B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は薄膜トランジスタにおけるゲート絶縁
膜の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a gate insulating film in a thin film transistor.

近年、絶縁基板上に薄膜トランジスタを形成す
る研究が活発に行なわれている。この技術は、安
価な絶縁基板を用いて薄形デイスプレイを実現す
るアクテイブマトリツクスパネル、あるいは通常
の半導体面積回路上にトランジスタなどの能動素
子を形成する三次元集積回路、あるいは安価で高
性能なイメージセンサ、あるいは高密度のメモリ
など、数多くの応用が期待されるものである。
In recent years, research on forming thin film transistors on insulating substrates has been actively conducted. This technology is used to create active matrix panels that use inexpensive insulating substrates to create thin displays, three-dimensional integrated circuits that form active elements such as transistors on a regular semiconductor circuit, and inexpensive, high-performance images. It is expected to have many applications, including sensors and high-density memory.

薄膜トランジスタをこれらの分野に応用する場
合、要求される特性は、一般に、次の2種類に分
類される。
When thin film transistors are applied to these fields, the required characteristics are generally classified into the following two types.

(1) 薄膜トランジスタをON状態にした時ソー
ス・ドレイン間に充分大きい電流を流すことが
できること。
(1) A sufficiently large current can flow between the source and drain when the thin film transistor is turned on.

(2) 薄膜トランジスタをOFF状態にした時、ソ
ース・ドレイン間に、極力、電流が流れないこ
と。
(2) When the thin film transistor is turned off, as little current as possible should flow between the source and drain.

(1)は、薄膜トランジスタがONの状態の時に要
求される特性に関するものである。薄膜トランジ
スタをいずれの分野に応用する場合においても、
ON状態の時にソース・ドレイン間に流れる電流
(以下、ON電流という。)は、充分大きいことが
要求される。ON電流は、システム全体の動作上
限周波数を決定する。これは薄膜トランジスタの
動作スピードが、様々な容量の充放電の時定数に
より決定されることによる。したがつて、動作上
限周波数を高めるためには、ON電流を充分大き
くして容量の充放電の時定数を小さくすることが
必要となる。薄膜トランジスタの飽和特性領域で
は、ON電流IONは次式で与えられる。
(1) relates to the characteristics required when the thin film transistor is in the ON state. When applying thin film transistors to any field,
The current flowing between the source and drain during the ON state (hereinafter referred to as ON current) is required to be sufficiently large. The ON current determines the upper operating frequency of the entire system. This is because the operating speed of the thin film transistor is determined by the time constants of charging and discharging various capacitances. Therefore, in order to increase the upper limit frequency of operation, it is necessary to sufficiently increase the ON current and decrease the time constant for charging and discharging the capacitor. In the saturation characteristic region of a thin film transistor, the ON current ION is given by the following equation.

ION=COXμW/L(VGS−Vth)2 ここにCOXは単位面積当りのゲート絶縁膜の
容量、μはキヤリアの移動度、L及びWはそれぞ
れ薄膜トランジスタのチヤネル長及びチヤネル
幅、VGはゲート電圧、Vthはスレシヨルド電圧で
ある。COXはゲート絶縁膜の膜厚により決定さ
れ、L,Wは要求される集積度やパターニング技
術により決定される。またVGはシステムの駆動
電圧により決定される。したがつて、ON電流を
高めるには、上式より移動度μを大きくし、スレ
シヨルド電圧Vthを小さくしなくてはならないこ
とがわかる。一般に薄膜トランジスタには数MHz
程度の動作上限周波数を有することが要求される
が、これを満足するためには、移動度μが10cm2
V・sec以上であることが必要となる。これを実
現させるために、半導体薄膜材料として、多結晶
シリコンなどの有望視されている。また、Vthを
小さくするためには、半導体薄膜とゲート絶縁膜
との界面に存在する界面準位の密度を減少させる
ことが必要となる。界面準位密度はゲート絶縁膜
の形成方法と密接な関係があり、一般に、化学気
相成長法(以下、CVDという。)や物理気相成長
法(以下、PVDという。)によりゲート絶縁膜を
形成すると界面準位密度は大きくなり、シリコン
の熱酸化により形成した二酸化シリコンをゲート
絶縁膜として用いると界面準位密度は小さくなる
ことが知られている。したがつて、Vthを小さく
して良好なトランジスタ特性を実現するには、シ
リコン薄膜を熱酸化して二酸化シリコンを形成
し、これをゲート絶縁膜として用いることが望ま
しい。
ION=COXμW/L(VGS−Vth) 2where COX is the capacitance of the gate insulating film per unit area, μ is the carrier mobility, L and W are the channel length and channel width of the thin film transistor, respectively, and V G is the gate voltage. , Vth is the threshold voltage. COX is determined by the thickness of the gate insulating film, and L and W are determined by the required degree of integration and patterning technology. Further, V G is determined by the system drive voltage. Therefore, in order to increase the ON current, it is clear from the above equation that the mobility μ must be increased and the threshold voltage Vth must be decreased. In general, thin film transistors have a frequency of several MHz.
In order to satisfy this requirement, the mobility μ must be 10cm 2 /
It is necessary that the voltage is Vsec or more. To achieve this, polycrystalline silicon and other materials are considered to be promising semiconductor thin film materials. Furthermore, in order to reduce Vth, it is necessary to reduce the density of interface states existing at the interface between the semiconductor thin film and the gate insulating film. The interface state density is closely related to the method of forming the gate insulating film. Generally, the gate insulating film is formed by chemical vapor deposition (hereinafter referred to as CVD) or physical vapor deposition (hereinafter referred to as PVD). It is known that when silicon dioxide is formed, the interface state density increases, and when silicon dioxide formed by thermal oxidation of silicon is used as a gate insulating film, the interface state density decreases. Therefore, in order to reduce Vth and achieve good transistor characteristics, it is desirable to thermally oxidize a silicon thin film to form silicon dioxide and use this as a gate insulating film.

(2)は、薄膜トランジスタがOFFの状態の時に
要求される特性である。薄膜トランジスタが
OFF状態の時にソース・ドレイン間に流れる電
流(以下、OFF電流という。)は、極力、小さい
ことが要求される。OFF電流はデータの保持特
性、静止電流、動作下限周波数などを決定する。
(2) is a characteristic required when the thin film transistor is in the OFF state. Thin film transistor
The current flowing between the source and drain in the OFF state (hereinafter referred to as OFF current) is required to be as small as possible. The OFF current determines data retention characteristics, quiescent current, lower operating frequency, etc.

したがつて、薄膜トランジスタのOFF電流を
充分低減させることが不可欠となる。薄膜トラン
ジスタのOFF電流IOFFは、半導体薄膜の抵抗値
により決定され、次式で表わされる。
Therefore, it is essential to sufficiently reduce the OFF current of the thin film transistor. The OFF current IOFF of the thin film transistor is determined by the resistance value of the semiconductor thin film, and is expressed by the following equation.

IOFF=dW/PLVD ここにdは半導体薄膜の膜厚、Pは半導体薄膜
の比抵抗、VDはドレイン電圧である。またL,
Wは前記の通りである。この式からわかるよう
に、OFF電流を低減させるためには、半導体薄
膜の膜厚dを小さくすればよいことがわかる。ま
た、半導体薄膜の膜質は、形成膜厚によつて大き
く変化し、したがつて半導体薄膜の比抵抗Pは膜
厚dと共に変化する。すなわちdが小さいほどP
は大きくなり、本出願人が実験した結果によると IOFF∝dn(n≒2.5) の関係が確認されている。したがつて、dの減少
は、IOFFの低減に大きく貢献する。また、dを
減少させることは、ON特性の向上にも関与す
る。すなわち、膜厚dが減少すると、半導体薄膜
中の空間電荷の絶対量が減少するため、スレシヨ
ルド電圧Vthが低下し、したがつてON特性が大
幅に向上する。
IOFF=dW/PLVD where d is the thickness of the semiconductor thin film, P is the specific resistance of the semiconductor thin film, and VD is the drain voltage. Also L,
W is as described above. As can be seen from this equation, it can be seen that in order to reduce the OFF current, the thickness d of the semiconductor thin film can be reduced. Further, the film quality of the semiconductor thin film varies greatly depending on the thickness of the formed film, and therefore the specific resistance P of the semiconductor thin film changes with the film thickness d. In other words, the smaller d is, the more P
becomes large, and according to the results of experiments conducted by the present applicant, the relationship IOFF∝d n (n≈2.5) has been confirmed. Therefore, a decrease in d greatly contributes to a reduction in IOFF. Furthermore, reducing d also contributes to improving the ON characteristics. That is, when the film thickness d decreases, the absolute amount of space charge in the semiconductor thin film decreases, so the threshold voltage Vth decreases, and the ON characteristics improve significantly.

以上をまとめると、ON特性及びOFF特性の優
れた薄膜トランジスタを実現するためには、でき
る限り薄く形成したシリコン薄膜を熱酸化して二
酸化シリコンを形成し、これをゲート絶縁膜とし
て用いることが必要であるといえる。
To summarize the above, in order to realize a thin film transistor with excellent ON and OFF characteristics, it is necessary to thermally oxidize a silicon thin film formed as thin as possible to form silicon dioxide, and use this as a gate insulating film. It can be said that there is.

しかし、従来のこのような方法では、製造プロ
セスのマージンが小さく、充分に薄いシリコン薄
膜によるトランジスタを安定に製造することが難
しかつた。以下、第1図を参照しつつ、このよう
な従来の薄膜トランジスタの製造方法の欠点につ
いて述べる。
However, with such conventional methods, the manufacturing process margin is small, making it difficult to stably manufacture transistors using sufficiently thin silicon thin films. Hereinafter, with reference to FIG. 1, the drawbacks of such a conventional thin film transistor manufacturing method will be described.

最終的なシリコン薄膜の膜厚t1は、t1=t0
0.45toxにより与えられるから、この場合t1≒800
Åとなる。
The final thickness t 1 of the silicon thin film is t 1 = t 0 =
Since it is given by 0.45tox, in this case t 1 ≒ 800
It becomes Å.

第1図は従来の薄膜トランジスタの製造方法を
示すものである。第1図aに示すように、絶縁基
板101上にシリコン薄膜102を堆積する。こ
の際、前述の理由により、シリコン薄膜102の
膜厚(t0とする)は薄く(例えばt0=1500Å)形
成する。次に第1図bのように高温酸素雰囲気中
で前記シリコン薄膜を酸化し、二酸化シリコン1
03を形成する。この二酸化シリコン103の膜
厚toxは例えばtox=1500Åである。次に第1図
cのように、形成された二酸化シリコンをゲート
絶縁膜としてその上にゲート電極104を形成す
る。
FIG. 1 shows a conventional method of manufacturing a thin film transistor. As shown in FIG. 1a, a silicon thin film 102 is deposited on an insulating substrate 101. As shown in FIG. At this time, for the reasons mentioned above, the thickness of the silicon thin film 102 (referred to as t 0 ) is formed to be small (for example, t 0 =1500 Å). Next, as shown in FIG. 1b, the silicon thin film is oxidized in a high temperature oxygen atmosphere, and silicon dioxide 1
Form 03. The film thickness tox of this silicon dioxide 103 is, for example, tox=1500 Å. Next, as shown in FIG. 1c, the formed silicon dioxide is used as a gate insulating film, and a gate electrode 104 is formed thereon.

その後、イオン打ち込み法によりシリコン薄膜
中に不純物を導入し、ソース領域105及びドレ
イン領域106を形成する。次に第1図dのよう
に、層間絶縁膜107を堆積させた後、コンタク
トホールを開口し、ソース電極108及びドレイ
ン電極109を形成する。
Thereafter, impurities are introduced into the silicon thin film by ion implantation to form a source region 105 and a drain region 106. Next, as shown in FIG. 1d, an interlayer insulating film 107 is deposited, contact holes are opened, and a source electrode 108 and a drain electrode 109 are formed.

このようにして製造された薄膜トランジスタの
代表的な特性を第2図に示す。グラフの横軸はソ
ースに対するゲート電圧VGであり、縦軸はドレ
イン電流IDの常用対数値である。ドレイン電圧
はVD=4V、トランジスタサイズはL=20μm、
W=10μmである。OFF電流がまだ大きく、スレ
シヨルド電圧Vthも高いことがわかる。この特性
をさらに改善するためには、最終的なシリコン薄
膜の膜厚t1をもつと薄くすればよいわけである
が、実際には次のような理由により実現は難し
い。すなわち、熱酸化によりゲート酸化膜を形成
する際、シリコン薄膜は高温中(例えば1100℃)
での熱処理を受けるため、多結晶化が進行し、結
晶粒が大きく成長する。このため、シリコン薄膜
表面の凹凸(アスペリテイ)が著しくなり、特に
シリコン薄膜の膜厚が薄い場合、結晶粒界の優先
酸化が起こりやすい。したがつて、シリコン薄膜
の結晶粒界近傍は二酸化シリコンとなり、キヤリ
アの移動度は著しく低下し、トランジスタとして
の特性が得られなくなつてしまう。本出願人の行
なつた実験の結果によると、シリコン薄膜の最終
的な膜厚は500Å以上必要であることが判明して
いる。また、シリコン薄膜の熱酸化により形成し
た二酸化シリコンの膜厚は製造上のバラツキが大
きく、例えばtox=1500Åを設定した場合、±200
Å程度のマージンを取らなくてはならない。さら
に、堆積時のシリコン薄膜の膜厚のバラツキも考
慮すると、最終的なシリコン薄膜の膜厚t1は約
700Å以上が必要となる。
FIG. 2 shows typical characteristics of the thin film transistor manufactured in this manner. The horizontal axis of the graph is the gate voltage VG with respect to the source, and the vertical axis is the common logarithm value of the drain current ID. Drain voltage is VD = 4V, transistor size is L = 20μm,
W=10 μm. It can be seen that the OFF current is still large and the threshold voltage Vth is also high. In order to further improve this characteristic, it would be sufficient to reduce the final silicon thin film thickness t 1 , but this is actually difficult to achieve for the following reasons. In other words, when forming a gate oxide film by thermal oxidation, the silicon thin film is exposed to high temperatures (e.g. 1100°C).
As the material undergoes heat treatment, polycrystalization progresses and crystal grains grow larger. As a result, asperities on the surface of the silicon thin film become significant, and preferential oxidation of grain boundaries is likely to occur particularly when the silicon thin film is thin. Therefore, the vicinity of the crystal grain boundaries of the silicon thin film becomes silicon dioxide, carrier mobility is significantly reduced, and characteristics as a transistor cannot be obtained. According to the results of experiments conducted by the present applicant, it has been found that the final thickness of the silicon thin film is required to be 500 Å or more. In addition, the thickness of silicon dioxide formed by thermal oxidation of a silicon thin film has large variations during manufacturing. For example, when tox = 1500 Å is set, ±200 Å
A margin of approximately 100 Å must be provided. Furthermore, considering the variation in the thickness of the silicon thin film during deposition, the final silicon thin film thickness t 1 is approximately
700Å or more is required.

したがつて、第2図に示した特性はほぼ限界に
近いものであり、これ以上の大幅な特性改善は現
状プロセスでは難しい。
Therefore, the characteristics shown in FIG. 2 are almost at the limit, and it is difficult to improve the characteristics further with the current process.

本発明はこのような欠点を除去するものであり
その目的とするところは、シリコン薄膜とゲート
絶縁膜の界面状態を悪化させることなく、シリコ
ン薄膜の膜厚をさらに薄くし、トランジスタ特性
を大幅に向上せしめることにある。これを実現す
るために、本発明では、シリコン薄膜及びゲート
絶縁膜となる二酸化シリコン膜を備えた薄膜トラ
ンジスタの製造方法において、前記シリコン薄膜
上に、外部から二酸化シリコン膜を堆積させた
後、熱酸化を行なうことによりゲート絶縁膜を形
成することを特徴とする薄膜トランジスタの製造
方法を提供する。以下、図面を参照しつつ、本発
明を詳しく説明する。
The present invention aims to eliminate these drawbacks, and its purpose is to further reduce the thickness of the silicon thin film without deteriorating the interface between the silicon thin film and the gate insulating film, thereby significantly improving transistor characteristics. The purpose is to improve. In order to achieve this, in the present invention, in a method for manufacturing a thin film transistor including a silicon thin film and a silicon dioxide film serving as a gate insulating film, a silicon dioxide film is deposited from the outside on the silicon thin film, and then thermally oxidized. Provided is a method for manufacturing a thin film transistor, characterized in that a gate insulating film is formed by performing the following steps. Hereinafter, the present invention will be explained in detail with reference to the drawings.

第3図は本発明による薄膜トランジスタの製造
方法を示すものである。第3図aに示すように、
絶縁基板301上にシリコン薄膜302を堆積す
る。その膜厚は、例えばt0=500Åとする。
FIG. 3 shows a method for manufacturing a thin film transistor according to the present invention. As shown in Figure 3a,
A silicon thin film 302 is deposited on an insulating substrate 301 . The film thickness is, for example, t 0 =500 Å.

次に第3図bのように、二酸化シリコン膜30
3を全面に堆積させる。その膜厚は例えばtoxo
=1300Åとする。この際の二酸化シリコン膜はシ
リコン薄膜を酸化して形成するのでなく、外部か
ら直接、堆積させるものであれば、どのような形
成方法によつても差し支えない。例えば、減圧
CVD、常圧CVD、プラズマCVDなどのCVD法、
あるいは、スパツタなどのPVD法などが挙げら
れる。次に第3図cのように、熱酸化処理を加え
てシリコン薄膜上の二酸化シリコン膜の膜厚30
4を成長させる。これによる二酸化シリコン膜の
膜厚の増分は、例えば200Åとし、最終的なゲー
ト絶縁膜の膜厚は、tox=1500Åとする。この熱
酸化により最終的なシリコン薄膜の膜厚はt1
400Åとなる。以降の製造プロセスは従来の方法
と全く同じであり、第3図dのように、ゲート電
極305を形成した後、イオン打ち込み法により
シリコン薄膜中に不純物を導入しソース領域30
6及びドレイン領域307を形成する。次に、層
間絶縁膜308を堆積させた後、コンタクトホー
ルを開口し、ソース電極309及びドレイン電極
310を形成する。
Next, as shown in FIG. 3b, a silicon dioxide film 30
3 is deposited on the entire surface. The film thickness is, for example, toxo
=1300Å. The silicon dioxide film at this time may be formed by any method as long as it is not formed by oxidizing a silicon thin film but is directly deposited from the outside. For example, reduced pressure
CVD methods such as CVD, normal pressure CVD, plasma CVD,
Alternatively, PVD methods such as spatsuta may be used. Next, as shown in Figure 3c, thermal oxidation treatment is applied to form a silicon dioxide film with a thickness of 30 mm
Grow 4. The increase in the thickness of the silicon dioxide film due to this is, for example, 200 Å, and the final thickness of the gate insulating film is tox = 1500 Å. Due to this thermal oxidation, the final thickness of the silicon thin film is t 1 =
It becomes 400Å. The subsequent manufacturing process is exactly the same as the conventional method, and as shown in FIG.
6 and a drain region 307 are formed. Next, after depositing an interlayer insulating film 308, contact holes are opened, and a source electrode 309 and a drain electrode 310 are formed.

第4図は上記の製造方法により作製した薄膜ト
ランジスタの特性を、第2図に示した従来の薄膜
トランジスタの特性と対比して示したグラフであ
る。グラフの横軸はソースに対するゲート電圧
VGであり、縦軸はドレイン電流IDの常用対数値で
ある。ドレイン電圧はVD=4V、トランジスタサ
イズは、L=20μm、W=10μmである。実線の
グラフが本発明によるトランジスタの特性、破線
のグラフが従来のトランジスタの特性を示してい
る。
FIG. 4 is a graph showing the characteristics of the thin film transistor manufactured by the above manufacturing method in comparison with the characteristics of the conventional thin film transistor shown in FIG. The horizontal axis of the graph is the gate voltage to the source
V G and the vertical axis is the common logarithm value of the drain current ID . The drain voltage is V D =4V, and the transistor size is L=20 μm and W=10 μm. The solid line graph shows the characteristics of the transistor according to the present invention, and the broken line graph shows the characteristics of the conventional transistor.

本発明の製造方法によれば最終的なシリコン薄
膜の膜厚は、従来に比べて1/2になるため、OFF
電流が1/5〜1/6に低減すると共に、Vthが低下し
たためにON特性も著しく改善されている。
According to the manufacturing method of the present invention, the thickness of the final silicon thin film is 1/2 that of the conventional method, so it is possible to
The current is reduced to 1/5 to 1/6, and the ON characteristics are also significantly improved due to the lower Vth.

すなわち、トランジスタ特性全体が大幅に向上
しており、本発明の効果の大きさが理解される。
That is, the overall transistor characteristics are significantly improved, and the great effect of the present invention can be understood.

本発明の特徴は、第3図b及びcに示したよう
に、外部から二酸化シリコンを堆積させた後に熱
酸化を行なうことにある。以下、このような製造
方法をとる意義とその効果について述べる。
A feature of the present invention is that, as shown in FIGS. 3b and 3c, silicon dioxide is deposited externally and then thermally oxidized. The significance of adopting such a manufacturing method and its effects will be described below.

まず第1に、従来の製造方法に比べて熱酸化を
行なう処理時間が大幅に短縮できることが挙げら
れる。これについては第5図を参照しつつ説明す
る。第5図はシリコン薄膜を1100℃の温度で熱酸
化した時の酸化時間Tと成長する二酸化シリコン
の成長膜厚tとの関係を示すグラフである。従来
の方法でt=1500Åを得るためには90分の熱酸化
時間が必要であるが、本発明では、例えば前記の
例に従えば、初期的に1300Åの二酸化シリコン膜
が外部から堆積されているため、1500Åまでに成
長させるには27分の熱酸化時間で済むことがわか
る。このため、シリコン薄膜表面のアスペリテイ
が抑制され、従来よりもさらにシリコン薄膜を薄
くしても充分なキヤリア移動度が得られ、良好な
トランジスタ特性が実現される。また、本発明で
は熱酸化の際、シリコン薄膜の表面があらかじめ
二酸化シリコンで被覆されているため、さらにア
スペリテイの発達は抑制されやすい。これらの効
果のために、本発明によれば最終的なシリコン薄
膜の膜厚を300Å以下にまで実現できることが本
出願人の実験により確認されている。
First of all, the processing time for thermal oxidation can be significantly shortened compared to conventional manufacturing methods. This will be explained with reference to FIG. FIG. 5 is a graph showing the relationship between the oxidation time T and the grown film thickness t of silicon dioxide when a silicon thin film is thermally oxidized at a temperature of 1100°C. In the conventional method, a thermal oxidation time of 90 minutes is required to obtain t=1500 Å, but in the present invention, for example, according to the above example, a silicon dioxide film of 1300 Å is initially deposited from the outside. Therefore, it can be seen that it takes only 27 minutes of thermal oxidation time to grow to 1500 Å. Therefore, asperities on the surface of the silicon thin film are suppressed, and even if the silicon thin film is made even thinner than before, sufficient carrier mobility can be obtained, and good transistor characteristics can be achieved. Furthermore, in the present invention, since the surface of the silicon thin film is coated with silicon dioxide in advance during thermal oxidation, the development of asperities is more likely to be suppressed. Because of these effects, it has been confirmed through experiments by the applicant that the present invention can achieve a final silicon thin film thickness of 300 Å or less.

第2に、上記の点と関連して、酸化されて二酸
化シリコンとなるシリコン薄膜の膜厚が少ないこ
とが挙げられる。従来の方法では、約700Åのシ
リコン薄膜が酸素と反応して二酸化シリコンとな
るのに対して、本発明では、わずか約100Åのシ
リコン薄膜が消費されるにすぎない。したがつ
て、最終的なシリコン薄膜の膜厚の制御が非常に
容易となる。前述したようにトランジスタ特性
は、シリコン薄膜の膜厚に対して非常に敏感であ
るから、本発明により、トランジスタ特性の均一
性・再現性は飛躍的に向上する。
Second, in connection with the above point, the thickness of the silicon thin film that is oxidized to silicon dioxide is small. In the conventional method, about 700 Å of silicon thin film reacts with oxygen to form silicon dioxide, whereas in the present invention, only about 100 Å of silicon thin film is consumed. Therefore, it becomes very easy to control the thickness of the final silicon thin film. As mentioned above, transistor characteristics are very sensitive to the thickness of the silicon thin film, so the present invention dramatically improves the uniformity and reproducibility of transistor characteristics.

第3に、シリコン薄膜と二酸化シリコン膜との
界面が、従来の熱酸化のみによるものと全く同等
の状態に維持されることが挙げられる。前記第1
及び第2の効果を実現するには、本発明における
熱酸化工程を省略しても良いはずであるが、実際
には、このようにするとシリコン薄膜と二酸化シ
リコン膜との界面に存在する界面準位の密度が著
しく増大するため、トランジスタのスレシヨルド
電圧Vthが大幅に大きくなり、トランジスタ特
性、特にON特性が著しく酸化する。これに対し
て、本発明では、シリコン薄膜と二酸化シリコン
膜との界面は熱酸化により新規に形成されたもの
であるから、界面準位密度は小さく、界面状態は
従来の熱酸化のみによるものと全く同等であると
いえる。界面を改善するために必要な熱酸化によ
る二酸化シリコン膜厚は、100〜200Åで充分であ
ることが本出願人の実験により確認されている。
Thirdly, the interface between the silicon thin film and the silicon dioxide film is maintained in the same state as that achieved by conventional thermal oxidation alone. Said first
In order to achieve the second effect, it would be possible to omit the thermal oxidation step in the present invention, but in reality, this would reduce the interface quasi existing at the interface between the silicon thin film and the silicon dioxide film. Since the density of potentials increases significantly, the threshold voltage Vth of the transistor increases significantly, and the transistor characteristics, especially the ON characteristics, are significantly oxidized. In contrast, in the present invention, since the interface between the silicon thin film and the silicon dioxide film is newly formed by thermal oxidation, the interface state density is small, and the interface state is not caused only by conventional thermal oxidation. It can be said that they are completely equivalent. It has been confirmed through experiments by the applicant that the silicon dioxide film thickness required by thermal oxidation to improve the interface is 100 to 200 Å.

第4に、シリコン薄膜上に、外部から直接堆積
された二酸化シリコン膜厚のバラツキが、熱酸化
工程で補正されることが挙げられる。外部から堆
積した二酸化シリコンの膜厚にバラツキが存在す
る場合、薄い膜厚のところでは厚い熱酸化膜が成
長し、厚い膜厚のところでは薄い熱酸化膜が成長
するため、最終的なゲート絶縁膜の膜厚のバラツ
キは初期よりも小さくなる。これは、第5図のグ
ラフから簡単に理解される。本発明における熱酸
化工程の主な効果は第3項で述べたように界面準
位密度を低減させることにあるが、その他にもこ
こで述べたように、ゲート絶縁膜の膜厚を均一化
させるという重要な効果も有している。ゲート絶
縁膜の膜厚はトランジスタ特性を決定させる重要
なパラメータであるが、この効果により、本発明
による薄膜トランジスタのゲート絶縁膜の膜厚は
非常に正確に制御することができる。
Fourthly, variations in the thickness of a silicon dioxide film deposited directly from the outside on a silicon thin film can be corrected by a thermal oxidation process. If there is variation in the thickness of silicon dioxide deposited from the outside, a thick thermal oxide film will grow at a thin film thickness, and a thin thermal oxide film will grow at a thick film thickness, resulting in the final gate insulation The variation in film thickness becomes smaller than at the initial stage. This can be easily understood from the graph in FIG. The main effect of the thermal oxidation process in the present invention is to reduce the interface state density as described in Section 3, but it also has the effect of uniformizing the thickness of the gate insulating film as described here. It also has the important effect of The thickness of the gate insulating film is an important parameter that determines transistor characteristics, and due to this effect, the thickness of the gate insulating film of the thin film transistor according to the present invention can be controlled very accurately.

なお、前述した本発明の実施例の中で用いた
種々の数値は、その目的とマージンに合わせて設
定されるものであつて、絶対的な意味を有するも
のではない。
Note that the various numerical values used in the embodiments of the present invention described above are set according to the purpose and margin, and do not have absolute meaning.

以上、述べたように、本発明は優れた特性を有
する薄膜トランジスタを再現性よく、また均一性
よく実現するという優れた効果を有するものであ
る。
As described above, the present invention has the excellent effect of realizing thin film transistors having excellent characteristics with good reproducibility and good uniformity.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の薄膜トランジスタの製造方法を
示す図である。第2図は従来の薄膜トランジスタ
の代表的な特性を示すグラフである。第3図は本
発明による薄膜トランジスタの製造方法を示す図
である。第4図は本発明による薄膜トランジスタ
の特性を従来の特性と比較して示したグラフであ
る。第5図は本発明を説明するために用いる酸化
時間と二酸化シリコンの成長膜厚を示すグラフで
ある。
FIG. 1 is a diagram showing a conventional method for manufacturing a thin film transistor. FIG. 2 is a graph showing typical characteristics of conventional thin film transistors. FIG. 3 is a diagram showing a method for manufacturing a thin film transistor according to the present invention. FIG. 4 is a graph showing the characteristics of the thin film transistor according to the present invention in comparison with the conventional characteristics. FIG. 5 is a graph showing oxidation time and silicon dioxide growth film thickness used to explain the present invention.

Claims (1)

【特許請求の範囲】 1 薄膜トランジスタの製造方法において、 基板上に非単結晶シリコン薄膜を形成する工
程、 該非単結晶シリコン薄膜上に絶縁膜を堆積させ
た後、熱酸化を行うことによりゲート酸化膜を形
成する工程を有することを特徴とする薄膜トラン
ジスタの製造方法。
[Claims] 1. A method for manufacturing a thin film transistor, comprising the steps of: forming a non-single crystal silicon thin film on a substrate; depositing an insulating film on the non-single crystal silicon thin film; and then thermally oxidizing the gate oxide film; 1. A method for manufacturing a thin film transistor, comprising the step of forming a thin film transistor.
JP57114966A 1982-07-02 1982-07-02 Manufacture of thin film transistor Granted JPS595672A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57114966A JPS595672A (en) 1982-07-02 1982-07-02 Manufacture of thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57114966A JPS595672A (en) 1982-07-02 1982-07-02 Manufacture of thin film transistor

Publications (2)

Publication Number Publication Date
JPS595672A JPS595672A (en) 1984-01-12
JPH0371792B2 true JPH0371792B2 (en) 1991-11-14

Family

ID=14651037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57114966A Granted JPS595672A (en) 1982-07-02 1982-07-02 Manufacture of thin film transistor

Country Status (1)

Country Link
JP (1) JPS595672A (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5940580A (en) * 1982-08-30 1984-03-06 Seiko Epson Corp Manufacture of semiconductor integrated circuit device
JPH0665754B2 (en) * 1986-07-18 1994-08-24 日本重化学工業株式会社 Method for producing electrolytic manganese dioxide
JPH0637317A (en) * 1990-04-11 1994-02-10 General Motors Corp <Gm> Thin-film transistor and its manufacture
JP2500484B2 (en) * 1994-07-11 1996-05-29 ソニー株式会社 Thin film transistor manufacturing method
JPH10198292A (en) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
JP2000174282A (en) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2007108785A (en) * 2006-12-25 2007-04-26 Semiconductor Energy Lab Co Ltd Semiconductor device
JP4489823B2 (en) * 2008-10-29 2010-06-23 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JPS595672A (en) 1984-01-12

Similar Documents

Publication Publication Date Title
US8330202B2 (en) Germanium-silicon-carbide floating gates in memories
KR100883741B1 (en) Gated field effect device and forming method thereof
JPH07105501B2 (en) Transistor manufacturing method
JPH03211885A (en) Semiconductor device and manufacture thereof
JPH0371792B2 (en)
JPS59204275A (en) Manufacture of thin film transistor
JPH061786B2 (en) Method of manufacturing thin film transistor
JP2800743B2 (en) Method for manufacturing thin film transistor
JPS63146436A (en) Manufacture of thin film transistor
JPH06232402A (en) Manufacture of thin film semiconductor device
JPS6148976A (en) Thin-film transistor
JPH01283872A (en) Manufacturing method of MIS type semiconductor device
EP0911869A2 (en) Low temperature method for forming a uniform thin oxide layer
JP2904984B2 (en) Display device manufacturing method
US7030038B1 (en) Low temperature method for forming a thin, uniform oxide
JP3380922B2 (en) Method of forming silicon oxide film
KR100208447B1 (en) Channel polysilicon film formation method of thin film transistor
JP3417799B2 (en) Method for manufacturing semiconductor device
JP2689865B2 (en) Thin film transistor and method of manufacturing the same
JP2690218B2 (en) Method for manufacturing field effect transistor
JPH04326576A (en) Manufacture of semiconductor device
CN118103761A (en) Thin film transistor and manufacturing method, display panel
CN1284745A (en) Manufacturing method of dielectric layer
KR0151273B1 (en) Method of manufacturing thin film transistor
JPH02174230A (en) Semiconductor device and manufacture thereof