JPH0374839B2 - - Google Patents
Info
- Publication number
- JPH0374839B2 JPH0374839B2 JP59269013A JP26901384A JPH0374839B2 JP H0374839 B2 JPH0374839 B2 JP H0374839B2 JP 59269013 A JP59269013 A JP 59269013A JP 26901384 A JP26901384 A JP 26901384A JP H0374839 B2 JPH0374839 B2 JP H0374839B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- signal
- wiring
- thin film
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、透光性基板上に能動素子をマトリク
ス状に形成したアクテイブマトリクス表示装置に
関するものであり、液晶表示装置等に用いられる
ものである。
ス状に形成したアクテイブマトリクス表示装置に
関するものであり、液晶表示装置等に用いられる
ものである。
従来の技術
近年、透光性基板に能動素子を形成したアクテ
イブマトリクス表示装置、例えば液晶表示装置の
開発が活発である。アクテイブマトリクス表示装
置のための能動素子としては、二端子素子である
ダイオード、MIM（金属−絶縁物−金属）ダイオ
ードやバリスタまた三端子素子としての薄膜トラ
ンジスタ（TFT）の開発がさかんである。なか
でも能動素子としてTFTを用いたアクテイブマ
トリクス表示装置は、映像の階調特性が良好であ
ることから精力的に開発が進められている。
TFTを用いたアクテイブマトリクス表示装置を
第２図を用いて説明する。１は多結晶Siあるいは
非晶質Siを用いたTFTであり、２は前記TFTの
ドレインに電気的に接続された透明電極と、カラ
ーフイルターを形成した透光性基板上の透明電極
との間に注入される液晶が形成する容量である。
そして、ゲート配線３にて一つのラインが選択さ
れると、ソース配線４を通して各画素に対応する
TFT1に信号電圧が供給され、TFTのドレイン
と電気的に接続された透明電極が所望の電位とな
り、液晶の光透過率を変化させる。以下同様にゲ
ート配線３を順次選択し、１フイールドの画面を
形成する。
イブマトリクス表示装置、例えば液晶表示装置の
開発が活発である。アクテイブマトリクス表示装
置のための能動素子としては、二端子素子である
ダイオード、MIM（金属−絶縁物−金属）ダイオ
ードやバリスタまた三端子素子としての薄膜トラ
ンジスタ（TFT）の開発がさかんである。なか
でも能動素子としてTFTを用いたアクテイブマ
トリクス表示装置は、映像の階調特性が良好であ
ることから精力的に開発が進められている。
TFTを用いたアクテイブマトリクス表示装置を
第２図を用いて説明する。１は多結晶Siあるいは
非晶質Siを用いたTFTであり、２は前記TFTの
ドレインに電気的に接続された透明電極と、カラ
ーフイルターを形成した透光性基板上の透明電極
との間に注入される液晶が形成する容量である。
そして、ゲート配線３にて一つのラインが選択さ
れると、ソース配線４を通して各画素に対応する
TFT1に信号電圧が供給され、TFTのドレイン
と電気的に接続された透明電極が所望の電位とな
り、液晶の光透過率を変化させる。以下同様にゲ
ート配線３を順次選択し、１フイールドの画面を
形成する。
発明が解決しようとする問題点
上記の様なアクテイブマトリクス表示装置と外
部駆動回路との接続は、フレキシブルプリント基
板にて各ゲートおよびソース配線と直接接続する
か（例えば特開昭52−116195参照）、または、映
像表示領域外にシフトレジスタを形成し、シフト
レジスタによりゲートもしくはソース配線を選択
することにより、外部回路との接続を少なくする
方法がとられる（例えば特開昭58−219595参照）。
部駆動回路との接続は、フレキシブルプリント基
板にて各ゲートおよびソース配線と直接接続する
か（例えば特開昭52−116195参照）、または、映
像表示領域外にシフトレジスタを形成し、シフト
レジスタによりゲートもしくはソース配線を選択
することにより、外部回路との接続を少なくする
方法がとられる（例えば特開昭58−219595参照）。
しかしながら、前者のフレキシブルプリント基
板による全ゲート配線あるいは全ソース配線との
直接接続は液晶表示装置の解像度を向上させるた
め絵素数を増加させた場合、配線間のピツチが小
さくなり実装が非常に困難となる。また、後者の
シフトレジスタを用いる場合、シフトレジスタ形
成のために歩留り低下を引き起こすとともに、特
に水平走査のためには高い易動度を有する半導体
材料を用いる必要があるから、TFTを形成する
材料は制約を受ける。
板による全ゲート配線あるいは全ソース配線との
直接接続は液晶表示装置の解像度を向上させるた
め絵素数を増加させた場合、配線間のピツチが小
さくなり実装が非常に困難となる。また、後者の
シフトレジスタを用いる場合、シフトレジスタ形
成のために歩留り低下を引き起こすとともに、特
に水平走査のためには高い易動度を有する半導体
材料を用いる必要があるから、TFTを形成する
材料は制約を受ける。
問題点を解決するための手段
本発明は、上記のような問題点を解決するため
のものであり、映像表示領域と、薄膜トランジス
タと、前記薄膜トランジスタのゲートに電気的に
接続された複数の第１のゲート配線からなるアク
テイブマトリクス表示装置の基本構成において、
映像表示領域は、透光性基板状に形成された複数
の能動素子と、前記能動素子を駆動する複数のソ
ース配線および複数の第２ゲート配線と、前記能
動素子の出力部に電気的に接続された画素電極と
から構成される。
のものであり、映像表示領域と、薄膜トランジス
タと、前記薄膜トランジスタのゲートに電気的に
接続された複数の第１のゲート配線からなるアク
テイブマトリクス表示装置の基本構成において、
映像表示領域は、透光性基板状に形成された複数
の能動素子と、前記能動素子を駆動する複数のソ
ース配線および複数の第２ゲート配線と、前記能
動素子の出力部に電気的に接続された画素電極と
から構成される。
前記複数のソース配線は、１つのソース配線に
他のソース配線が薄膜トランジスタを介して接続
されたソース配線群を複数形成し、第１のゲート
配線の各々はソース配線群毎に、１つの薄膜トラ
ンジスタのゲートに接続される。
他のソース配線が薄膜トランジスタを介して接続
されたソース配線群を複数形成し、第１のゲート
配線の各々はソース配線群毎に、１つの薄膜トラ
ンジスタのゲートに接続される。
信号電圧は各ソース配線群毎に前記１つのソー
ス配線に供給され、第１のゲート配線の各々には
順次オン信号が供給され、その後全ての第１ゲー
ト配線にオン信号が供給されない期間を有する。
ス配線に供給され、第１のゲート配線の各々には
順次オン信号が供給され、その後全ての第１ゲー
ト配線にオン信号が供給されない期間を有する。
第２のゲート配線の各々には順次オン信号が供
給され、そのオン信号が供給される各期間中に、
前記第１のゲート配線に対する信号供給の１サイ
クルが行なわれる。
給され、そのオン信号が供給される各期間中に、
前記第１のゲート配線に対する信号供給の１サイ
クルが行なわれる。
作 用
上記のようにソース配線を数本づつTFTにて
接続し、TFTにより信号を入力すべきソース配
線を選択するようにすると、たとえばフレキシブ
ルプリント基板と接続すべき配線本数は大巾に減
少するとともに、配線間隔が大巾に拡がる。
接続し、TFTにより信号を入力すべきソース配
線を選択するようにすると、たとえばフレキシブ
ルプリント基板と接続すべき配線本数は大巾に減
少するとともに、配線間隔が大巾に拡がる。
実施例
以下図面に従つて本発明の実施例を説明する。
第１図は本発明にかかるアクテイブマトリクス表
示装置の回路図であり、透光性基板例えばコーニ
ング社＃7059あるいは石英上に、ゲート配線１
２、ゲート絶縁膜、半導体薄膜およびソース・ド
レイン配線１３を形成し、薄膜トランジスタ１０
をマトリクス状に形成し、映像表示領域１７とす
る。上記ゲート配線１２あるいはソースドレイン
配線１３には、DCスパツタ法により形成された
金属材料例えばMo，Ｗ，CrあるいはAlなどや金
属硅化物もしくは減圧CVD法により形成された
多結晶Siもしくは、DCあるいはRFスパツタ法に
より形成された透明電極材料例えばSnO2，In2O3
あるいはIn2O3（SnO2）などを用いるとよい。上
記配線材料を多層に積層してもかまわない。
第１図は本発明にかかるアクテイブマトリクス表
示装置の回路図であり、透光性基板例えばコーニ
ング社＃7059あるいは石英上に、ゲート配線１
２、ゲート絶縁膜、半導体薄膜およびソース・ド
レイン配線１３を形成し、薄膜トランジスタ１０
をマトリクス状に形成し、映像表示領域１７とす
る。上記ゲート配線１２あるいはソースドレイン
配線１３には、DCスパツタ法により形成された
金属材料例えばMo，Ｗ，CrあるいはAlなどや金
属硅化物もしくは減圧CVD法により形成された
多結晶Siもしくは、DCあるいはRFスパツタ法に
より形成された透明電極材料例えばSnO2，In2O3
あるいはIn2O3（SnO2）などを用いるとよい。上
記配線材料を多層に積層してもかまわない。
ゲート絶縁膜には、プラズマCVD法により形
成したSiNxやSiOxあるいはCVD法によるSiO2あ
るいは半導体層の熱酸化膜等を用いるとよいし、
半導体層にはプラズマCVD法により形成した水
素化非晶質Siあるいは減圧CVDもしくは電子ビ
ーム蒸着法にて形成した多結晶Siを用いるとよ
い。上記映像表示領域１７の形成方法は、従来例
とほぼ同じであるが、本発明においては、上記映
像表示領域１７の形成と同時に、映像表示領域外
にソース配線１３を３本一組とするように薄膜ト
ランジスタ（以下TFTと呼ぶ）１４，１５と信
号切り換え用ゲート配線１６を形成する。
成したSiNxやSiOxあるいはCVD法によるSiO2あ
るいは半導体層の熱酸化膜等を用いるとよいし、
半導体層にはプラズマCVD法により形成した水
素化非晶質Siあるいは減圧CVDもしくは電子ビ
ーム蒸着法にて形成した多結晶Siを用いるとよ
い。上記映像表示領域１７の形成方法は、従来例
とほぼ同じであるが、本発明においては、上記映
像表示領域１７の形成と同時に、映像表示領域外
にソース配線１３を３本一組とするように薄膜ト
ランジスタ（以下TFTと呼ぶ）１４，１５と信
号切り換え用ゲート配線１６を形成する。
このようにして形成したアクテイブマトリクス
表示装置の駆動方法を第３図を用いて説明する。
第３図は、各配線に印加する駆動パルスを時間関
係を図示したものである。時間t1において、ゲー
ト配線１２のφG1が選択されると、信号切り換え
用ゲート配線１６のφAが選択される。この時に
ソース信号線１３に印加されている信号電圧VS
は、TFT１５のソースドレインにて互いに接続
された２つのソース配線群に印加されこのソース
配線群とゲート配線１２とで選択される画素群の
TFT１０ａ，１０ｂのドレイン電圧を所望の設
定電位とする。時間t2において信号切り換え用ゲ
ート配線１６のφBが選択されるとTFT１４のソ
ースドレインにて互いに接続された２つのソース
配線群に、ソース信号線１３に印加されている信
号電圧が印加され、この２つのソース配線群とゲ
ート配線１２とで選択される画素群のTFT１０
ｃ，１０ｂのドレイン電圧を所望の設定電位とす
る。時間t3においては、信号切り換え用ゲート配
線はどちらも選択されず、TFT１４，１５とで
接続されたソース配線群は選択されないので、ゲ
ート配線１２と残るソース配線群とで選択される
画素群のTFT１０ｂのドレイン電圧を所望の設
定電位とする。このようにして一水平走査ライン
の表示が終了すると、時間t4において、ゲート配
線１２のφG2が選択され、以下同様に信号表示に
ために各画素が選択される。
表示装置の駆動方法を第３図を用いて説明する。
第３図は、各配線に印加する駆動パルスを時間関
係を図示したものである。時間t1において、ゲー
ト配線１２のφG1が選択されると、信号切り換え
用ゲート配線１６のφAが選択される。この時に
ソース信号線１３に印加されている信号電圧VS
は、TFT１５のソースドレインにて互いに接続
された２つのソース配線群に印加されこのソース
配線群とゲート配線１２とで選択される画素群の
TFT１０ａ，１０ｂのドレイン電圧を所望の設
定電位とする。時間t2において信号切り換え用ゲ
ート配線１６のφBが選択されるとTFT１４のソ
ースドレインにて互いに接続された２つのソース
配線群に、ソース信号線１３に印加されている信
号電圧が印加され、この２つのソース配線群とゲ
ート配線１２とで選択される画素群のTFT１０
ｃ，１０ｂのドレイン電圧を所望の設定電位とす
る。時間t3においては、信号切り換え用ゲート配
線はどちらも選択されず、TFT１４，１５とで
接続されたソース配線群は選択されないので、ゲ
ート配線１２と残るソース配線群とで選択される
画素群のTFT１０ｂのドレイン電圧を所望の設
定電位とする。このようにして一水平走査ライン
の表示が終了すると、時間t4において、ゲート配
線１２のφG2が選択され、以下同様に信号表示に
ために各画素が選択される。
このようにして形成したアクテイブマトリクス
表示装置は液晶表示装置はもちろんのこととし
て、PLZT光シヤツタやELを用いた表示装置に
も使用することが可能である。また、上記実施例
にて明らかなように、本発明は映像表示領域外の
配線に関するものであるから、映像表示領域に
TFTなどの能動素子を使わずに、ストライプ状
の透明電極を交差させ、この間に液晶を注入する
単純マトリクス型の液晶表示装置にも適用可能で
ある。さらに、上記実施例においては、ソース配
線を３本一組としたが、本発明は、何れも、これ
に限定されるものではなく、より多くのソース配
線を一組とする場合には信号切り換え用ゲート配
線を増やすとよい。
表示装置は液晶表示装置はもちろんのこととし
て、PLZT光シヤツタやELを用いた表示装置に
も使用することが可能である。また、上記実施例
にて明らかなように、本発明は映像表示領域外の
配線に関するものであるから、映像表示領域に
TFTなどの能動素子を使わずに、ストライプ状
の透明電極を交差させ、この間に液晶を注入する
単純マトリクス型の液晶表示装置にも適用可能で
ある。さらに、上記実施例においては、ソース配
線を３本一組としたが、本発明は、何れも、これ
に限定されるものではなく、より多くのソース配
線を一組とする場合には信号切り換え用ゲート配
線を増やすとよい。
発明の効果
本発明を用いるなら、アクテイブマトリクス表
示装置を用いた液晶表示装置あるいは他の表示装
置、例えばELやPLZT光シヤツタ等を表示に使
用する表示装置の解像度向上のため画素数を増加
させるとき、複雑なシフトレジスタを形成するこ
となく、フレキシブル配線基板による実装を容易
になる。すなわち、従来の1/3以下の接続本数で
すむとともに、配線ピツチは３倍以上となるから
大巾な歩留りの向上とコストの低減がはかれる。
従つてその産業上の意義は極めて大である。
示装置を用いた液晶表示装置あるいは他の表示装
置、例えばELやPLZT光シヤツタ等を表示に使
用する表示装置の解像度向上のため画素数を増加
させるとき、複雑なシフトレジスタを形成するこ
となく、フレキシブル配線基板による実装を容易
になる。すなわち、従来の1/3以下の接続本数で
すむとともに、配線ピツチは３倍以上となるから
大巾な歩留りの向上とコストの低減がはかれる。
従つてその産業上の意義は極めて大である。
第１図は本発明にかかるアクテイブマトリクス
表示装置の回路図、第２図は従来のアクテイブマ
トリクス基板の回路図、第３図は本発明のアクテ
イブマトリクス表示装置の駆動方法を説明するた
めの図である。 １０ａ〜１０ｃ……薄膜トランジスタ、１１…
…液晶、１２……ゲート配線、１３……ソース配
線、１４，１５……薄膜トランジスタ、１６……
信号切り換え用ゲート配線、１７……映像表示領
域。
表示装置の回路図、第２図は従来のアクテイブマ
トリクス基板の回路図、第３図は本発明のアクテ
イブマトリクス表示装置の駆動方法を説明するた
めの図である。 １０ａ〜１０ｃ……薄膜トランジスタ、１１…
…液晶、１２……ゲート配線、１３……ソース配
線、１４，１５……薄膜トランジスタ、１６……
信号切り換え用ゲート配線、１７……映像表示領
域。
Claims (1)
- 【特許請求の範囲】 １ 映像表示領域と、薄膜トランジスタと、前記
薄膜トランジスタのゲートに電気的に接続された
複数の第１のゲート配線から構成され、前記映像
表示領域は、透光性基板状に形成された複数の能
動素子と、前記能動素子を駆動する複数のソース
配線および複数の第２ゲート配線と、前記能動素
子の出力部に電気的に接続された画素電極とから
なり、 前記複数のソース配線は、１つのソース配線に
他のソース配線が薄膜トランジスタを介して接続
されたソース配線群を複数形成し、 前記第１のゲート配線の各々はソース配線群毎
に、１つの薄膜トランジスタのゲートに接続され
ており、 信号電圧は各ソース配線群毎に前記１つのソー
ス配線に供給され、前記第１のゲート配線の各々
には順次オン信号が供給され、その後全ての第１
ゲート配線にオン信号が供給されない期間を有
し、 前記第２のゲート配線の各々には順次オン信号
が供給され、そのオン信号が供給される各期間中
に、前記第１のゲート配線に対する信号供給の１
サイクルが行なわれることを特徴とするアクテイ
ブマトリクス表示装置。 ２ 能動素子を薄膜トランジスタにて形成し、前
記薄膜トランジスタが多結晶Siあるいは水素化非
晶質Siをその構成の一要素として含むことを特徴
とする特許請求の範囲第１項に記載のアクテイブ
マトリクス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269013A JPS61145597A (ja) | 1984-12-19 | 1984-12-19 | アクティブマトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269013A JPS61145597A (ja) | 1984-12-19 | 1984-12-19 | アクティブマトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61145597A JPS61145597A (ja) | 1986-07-03 |
| JPH0374839B2 true JPH0374839B2 (ja) | 1991-11-28 |
Family
ID=17466453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59269013A Granted JPS61145597A (ja) | 1984-12-19 | 1984-12-19 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61145597A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2581796B2 (ja) * | 1988-04-25 | 1997-02-12 | 株式会社日立製作所 | 表示装置及び液晶表示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5946686A (ja) * | 1982-09-09 | 1984-03-16 | セイコーエプソン株式会社 | 表示装置 |
-
1984
- 1984-12-19 JP JP59269013A patent/JPS61145597A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61145597A (ja) | 1986-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4775861A (en) | Driving circuit of a liquid crystal display panel which equivalently reduces picture defects | |
| US4680580A (en) | Active matrix-addressed liquid-crystal display device | |
| JP3069930B2 (ja) | 液晶表示装置 | |
| US4736137A (en) | Matrix display device | |
| JP3402909B2 (ja) | 薄膜トランジスタ装置及び液晶表示装置 | |
| JP2008139882A (ja) | 表示装置及びその駆動方法 | |
| JPH0514915B2 (ja) | ||
| JPS63229430A (ja) | 液晶デイスプレイ | |
| JPS61223791A (ja) | アクテイブマトリツクス基板 | |
| JPH0740102B2 (ja) | アクテイブマトリクス型液晶表示装置 | |
| KR100655773B1 (ko) | 능동 매트릭스 액정 디스플레이 장치 | |
| JPH06104434A (ja) | 薄膜トランジスタ素子，アクティブマトリクス表示装置及びイメージセンサ | |
| US6670936B1 (en) | Liquid crystal display | |
| EP1570311B1 (en) | Active matrix display devices | |
| JPH04318512A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JP2001324963A (ja) | 表示装置 | |
| JPH0374839B2 (ja) | ||
| JP3089675B2 (ja) | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ及び駆動方法 | |
| JPH09329809A (ja) | 液晶表示装置 | |
| JPH01277217A (ja) | アクティブマトリックス型液晶表示素子アレイ | |
| JPS61228491A (ja) | 表示装置 | |
| JP2517842B2 (ja) | 表示装置 | |
| JP3297335B2 (ja) | 液晶表示装置 | |
| JPH07114045A (ja) | 液晶表示装置 | |
| JP3221628B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |