JPH0376582B2 - - Google Patents
Info
- Publication number
- JPH0376582B2 JPH0376582B2 JP57159407A JP15940782A JPH0376582B2 JP H0376582 B2 JPH0376582 B2 JP H0376582B2 JP 57159407 A JP57159407 A JP 57159407A JP 15940782 A JP15940782 A JP 15940782A JP H0376582 B2 JPH0376582 B2 JP H0376582B2
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- package
- enclosure
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
- H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
- H10W70/424—Cross-sectional shapes
- H10W70/427—Bent parts
- H10W70/429—Bent parts being the outer leads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W78/00—Detachable holders for supporting packaged chips in operation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は電子装置のパツケージングの分野に関
し、更に詳しくは、高端子数の集積回路装置のパ
ツケージに関する。 集積回路においては、多数の能動半導体素子が
シリコンチツプ上に形成され、適切な位置でリー
ド線により相互接続され、完全な回路が形成され
る。集積回路技術が年ごとに進むにつれ、保留ま
り率は、論理回路の大規模配列が単一の半導体ス
ライス上に製造可能となる程度まで向上されてき
た。望み通りに個別の回路を相互接続し、スライ
スの端にボンデイングパツドを提供する為、第
2、第3のレベルの相互接続が使用される。しか
しながら、このような回路配列は、通常、非常に
多数の外部的な接続を必要とする。ゲートアレ
イ、マイクロプロセツサー及び超高速集積回路
(VHSIC)装置には、現在、100以上の端子数を
必要とする。 過去において、集積回路チツプは、様々な方法
でパツケージされてきた。最も一般的なパツケー
ジは、フラツトパツク型、デユアルインライン
型、気密及びプラスチツクチツプキヤリア型及び
グリツドアレイ型のパツケージである。フラツト
パツクパツケージは、工業的には標準的なパツケ
ージではなく、一般には、特定の装置の要求にあ
わせて、生産される。リードは、通常、パツケー
ジの相対する二方の側からのびていて、一般に
0.100インチ(2.54mm)から0.050インチ(1.27mm)
の中心間間隔で形成される。故に、このようなフ
ラツトパツクパツケージは端子数が増加すると、
領域利用の非能率が増加し、取り扱いの障害とな
る。ある種のフラツトパツクパツケージは、四方
全部からのびるリードを有して設計されている。
しかし、改良はされていても、この設計では、ま
だ非常に非能率的で高価で且つ取り扱いの困難な
パツケージしか生産できない。 デユアルインラインパツケージは集積回路チツ
プをパツケージする標準的なものと考えられてい
る。端子は、パツケージの相対する二方に配置さ
れ、パツケージの本体からプリント配線板
(PWB)又はこの他の適当な基板上の穴を通つて
下方向へとのびる格好で構成される。このような
穴は一般にめつきを施され、リードは穴にハンダ
づけされ、残りの回路に対する相互接続点とな
る。しかしながら、64以上の端子数を持つデユア
ルインパツケージは、いくつかの理由によつて実
際的とは考えられていない。このような理由で最
も重要なものとしては、高価であること、パツケ
ージのもろさ及び取り扱い上の問題及びパツケー
ジの領域利用の効率の問題などである。故に64以
上の端子数を持つ場合デユアルインパツケージは
標準的とは言えない。 チツプキヤリアでは、通常パツケージの周囲
(四方全部)に0.040インチ(1.016mm)又は0.50イ
ンチ(1.27mm)の中心間間隔で配置される端子を
有する正方形のものである。チツプキヤリアパツ
ケージは、表面載置型の装置であるので、チツプ
キヤリアが装置される基板を通つてのびるピンは
一本もない。よつて、チツプパツケージの下の下
部の基板層のいずれかの位置に導体の線を配線す
ることができる。これによつて比較的少ない層の
中で高集積のボードを配線することが可能とな
る。しかしながら、この高端子数チツプキヤリア
の主要な欠点は一つは、パツケージ領域に対する
端子数という意味で非効率的である点である。84
以上の端子数を持つチツプキヤリアのパツケージ
領域は、チツプサイズよりむしろ端子数及びピン
アウトの空間によつて左右され、パツケージング
の能力が下がつてしまう。 グリツドアレイ(又はスペースアレイ)パツケ
ージは、チツプキヤリアと同様に正方形であるが
通常は、ピンの型である端子は、パツケージの底
面のみから突きだしていて、プリント配線板又
は、この他の適当な基板中のメツキされた穴にさ
しこまれるように設計されている。現在このよう
なグリツドアレイパツケージは標準化されておら
ず、リード型又はリードレス型の両方を入手でき
る。リード又は端子は一般に0.100インチ(2.54
mm)のグリツド中心間間隔で設けられている。し
かしながらリード型リードレス型のいずれかの型
にしても、パツケージの本体の下になるハンダづ
けを目で見て調べることはできない。言い換えれ
ば、プリント配線板の一番上の面に設けられるハ
ンダづけ部は、パツケージ本体によつてかくれて
しまうということである。軍事上の応用例に関し
ては、この事は非常に重大であるので、X線のよ
うな高価で信頼性の見込みの少い検査技術を利用
せざるを得ない。グリツドアレイパツケージに
は、もう1つもつと重大な問題が存在する。即
ち、一定の空間をあけて配置される端子のグリツ
ドがプリント配線板を完全に通つて伸びているこ
とによつてプリント配線板のこの領域は主として
パツケージの相互接線導電線の為だけに利用が限
られてしまう。与えられるプリント配線板に取り
るつけることのできる装置の数が限られてしまう
ことによつてこの非能率性がゲートアレイ及び
VLSIデバイスの潜在する有効性の限界に影響を
与えることになる。更にピンが完全に配線板を通
つて伸びているのでこの事が相互配線導電線の配
線に使用できる領域を実際上、使えなくしてい
る。これによつてプリント配線板内の層の数は増
加することになり結局プリント配線板のコストが
上つてしまう。 リードレスグリツドアレイパツケージのある改
変例はパツケージ本体の中を通る穴を金属化した
ものを用いている。これはピンが配線板上に載置
され、さしこまれるのに適当な設計になつてい
る。この方法によつてもまだプリント配線板の配
線の有効性の問題を有していて、ハンダづけ部が
かくれているという問題もまだ残つている。 従つて、本発明の目的は、非常に小さな領域に
非常に多数の外部リードを持つ表面装置型ICデ
バイス用パツケージを提供することである。 本発明の第2の目的は、複数の切りこみを中に
持ち、第1の組のリードがパツケージの周辺に設
けられ、第2の組のリードが上記切りこみ内に設
けられた表面載置型ICパツケージを提供するこ
とである。 本発明の他の目的は、ICがとりつけられるプ
リント配線板(PWB)又はその他の基盤の配線
集積度に限界を与えることのないICデバイス用
パツケージを提供することである。 本発明の他の目的は中間のピン又は中間の端子
を使用せずにPWB又は適当な基板の表面に直接
載置される多数の端子を有するICデバイス用パ
ツケージを提供することである。 本発明の他の目的は標準のPWB又はその他の
基板と容易にあわせることのできるICデバイス
用パツケージを提供することである。 本発明の他の目的は全ての取り付けられたハン
ダ付けが目で見て検査できるような方法でPWB
又は、その他の基板にとりつけられるICデバイ
ス用パツケージを提供することである。 本発明の他の目的は、現在の製造装置で製造す
ることにより、経済的であり、信頼性と構造的な
高集積度を兼ね備えるICデバイス用パツケージ
を提供することである。 本発明の他の目的は、経済的に製造できる多数
の外部リードを有するICデバイス用パツケージ
を提供することである。 本発明のこの他の目的及び特徴は、図面を通し
て参照番号で示す各部分を見ながら図面と関連し
て以下の説明及び前記特許請求の範囲を読むこと
によつて容易にさらに理解されるであろう。以
下、図を参照しながら実施例によつて本発明を詳
細に説明する。 第1図から第6図は、以下で第7図から第12
図で示すキヤリアの構造の背景となる技術の内容
を示している。さらに詳しい説明がほしい場合
は、本発明と同一の譲受人に譲渡されている1981
年7月27日出願の米国特許出願番号第286833号
「集積回路用キヤリア」(特願昭 57−129099号)
を参照することができる。 第1図のキヤリア20は、基本的には正方形の
形状を持つ。キヤリア20は、包囲体22及び複
数のリード24を有している。リードは例えば銅
合金のような電気的な導電材料から作られる。包
囲体22は、例えばエポキシプラスチツクのよう
なプラスチツクから作られる。チツプキヤリア
は、任意の適宜な形でよいが、一般に第1第2及
び第3図で示すように、頂面26底面28及び4
つの側面32−35を持ち、頂面26及び底面2
8が正方形であり、側面32から35が長方形で
ある平たい箱形の形状をしている。第1図で示す
頂面26は一部分が断面で示されていて、複数の
細いボンデイングワイヤ40によつてリードと接
続した集積回路29が示されている。 全てのリード24は同形であるので特定のリー
ド43について考察すれば十分であろう。リード
43の一端45は集積回路29に隣接して位置さ
れ、1つのボンデイングワイヤ40によつて集積
回路に接続される。リード43は(第3図で示さ
れているように)包囲体22の頂面26と底面2
8との間の距離の略々中央の側面のところを貫通
している。リード43は平らな側面47を有して
いる(第3図および第5図)。 側面32−35を接続している隅は丸められた
形、とがつた形または面取された形等の適当な形
でよい。側面32と34は1対の側面を構成し、
これらの側面は平行であつて、ほぼ同じ大きさを
持つ。側面33と35も平行した位置にあり且つ
ほぼ同じ大きさを持つ一対の側面を形成する。 リード43は包囲体22の中のその端45から
側面34の外(第3図参照)にまで延びており、
そしてさらに側面34に沿つて底面28に向つて
平らな面47をもつて延びている。すべてのリー
ド24は頂面26と底面28の間の略々中央で包
囲体から外に出る。すべてのリードは対抗する平
らな面47を有している。底面28は複数個の凹
所50を有している(第2図)。これらの各々の
凹所は底面28の残りの部分と同じレベルにある
底面部分28によつて互いに分離されている。特
にこの図で示すように、凹所と凹所の間の底面部
分は残りの底面部分よりわずかに上であつても下
であつてもよい。また、隆起部は、もし凹所が深
いならば、底面と同じレベルにしてもよい。第2
図に示されているように、リード24の端は凹所
50の中にある。 第3図に示されているように、個々のリード2
4は複数個の隆起部53を越えて延びている。こ
れら複数個の隆起部53の各側面に沿つて底面2
8を越えた1つの突出部を形成することで配置し
てもよい。隆起部は側面と共平面の斜面を有して
いる。各リードは1つの凹所50の中に関連した
隆起部を越えて入る。各凹所50はそれぞれ関連
した隆起部を有しており、各隆起部が1つのリー
ドに関連づけされている。もしこれらの隆起部が
1つの突出部で形成されているならば、1つの凹
所を1つのリードに関連づけることだけが必要で
ある。 第4図に示されているように、各リード24は
突出部53を越えて凹所50の中に延びている。
各凹所は、リブ56を形成している底面と同じ
(あるいはそれよりわずかに高い)レベルの底面
部分によつて分離されている。このようにして、
リード24の端はリードが伸びている側面と平行
に動かないようにリブ56によつて実質上拘束さ
れる。したがつて、リブ56はリード24は保持
し、隣接するリード24は接触するのを防止して
いる。 リブにより横方向の移動が防止されるので、リ
ードを細いあるいは薄い材料でつくることができ
る。 第5図に示されているように、リード43は関
連した隆起部58に対向した平らな面47を持つ
ていて隆起部58を越えて延びている。隆起部5
8は他の隆起部53と同形であるので、1つの隆
起部を詳細に説明すれば十分であろう。隆起部5
8の斜面60は側面34と共平面にある。側面3
4は中央部から底面28との接続点まで小さな傾
斜角(例えば約3°)の斜面にすることができる。
隆起部58は斜面60から丸められた先端62を
通つて延び丸められた先端62から凹所50の1
つである凹所66の中まで延びている。第2斜面
64の側面に対する角度は約25°である。斜面6
4は側面34から遠ざかつて底面28に向つて延
び、全体的に側面32(第2図)に向つて延びて
いる。 第5図には、リード43の2つの位置が示され
ている。まずリード43は(点線で示されている
ように)丸められた先端62のところで曲げら
れ、その後(点検で示された)パンチ68がリー
ドのこの曲げられた部分から先の部分に接触す
る。パンチ68は(実線で示されたその第2位置
において)リードを変形させ、(実線で示された
ように)斜面64に隣接した位置に角度をもつて
変位させる。このようにして、リード43の端7
0が凹所66内に配置される。端70はリブ56
のうちのリブ73および74(第2図)によつて
横方向への移動が防止される。リブ、例えば、第
2図のリブ74を得るために、底28の隅76も
高くされる。 第5図に示されているように、パンチは右側の
点線で示された第1位置から(第5図の実線で示
された)第2位置に向つて移動する。このことに
より、リード43は丸められた先端62に沿つて
曲がり、斜面64と接触するかまたは斜面に近接
する。リード43が変形されると、パンチ68が
除去されてリード43と接触しないなつた後で
も、端70は斜面64に近接し、平な面47は斜
面60と対向したままである。 斜面60及び包囲体22の側面34からリード
43が引き離される方向に力が加わつたとして
も、リードの先端70及びこれらに近接する部分
43は、斜面64と接触してこのような動きを防
いでいる。パンチ68によつて変形した後は、先
端70が斜面64に接触するので変形後も弾性の
反動力が動き、平な面47が斜面60から離れる
ことはない。先端70は、凹部66内に位置され
ることによつて他の突出部と接触することがない
ように保護されている。他のリード24の先端も
またそれぞれ凹部50内に位置させ、他の突出部
との接触が防止されている。 包囲体22は面取りされたエツジ79および8
0は(第1図)を有しており、これらのエツジ
は、リードを例えばプリント回路板に正しく接続
するために、キヤリアを整合させるのに有用であ
る。 第6図には、リード24のうちの2つである隣
接したリード100および102が包囲体22か
ら外に延びているのが示されている。リード10
0および102は、包囲体22から出たリードの
出口付近にそれぞれ開口部または穴106および
108を有している。図示されている穴は長方形
であるが、適当な任意の形でよい。この穴により
リードの可撓性が増す。リード100および10
2は下方に延びていて(第5図参照)、それぞれ
細い部分120および122に続いている。リー
ド100および102は細い部分120および1
22との間にそれぞれテーパ状の縁110,11
2および114,116を有している。この細い
部分120および122は、隆起部130および
132を越えて2つの凹所50(第6図には示さ
れていない)の中に延びている。リード100お
よび102は、それぞれの隆起部の上の下部分1
36および138において、プリント回路板20
0に半田付けにより取付けることができる。 リード100および102がプリント回路板2
00の接触パツド202および204に半田付け
される時、下部分136および138は接触パツ
ド202および204と接続される。半田206
が細い部分120および122に接着される(リ
ード102に接着された半田の一部分だけが図示
されている。)半田は下の部分の電極136およ
び138から伸びるリードの細い部分120及び
122の片面または両面につけられて、プリント
回路板200に接続される。半田付けはリフロー
法、リツピング法、ウエーブ法または他の適当な
方法によつて実施することができる。 プリント回路板に接続される時、または、他の
物体と接触する時(例えば輸送中に他のキヤリア
と接触する時)、あるいはソケツトへの挿入の際、
隆起部130,132はリード100,102を
保持する約割を果たす。ソケツトは、テーパ部と
包囲体22へのリードの入口部との間の包囲体2
2の側面に沿つてのリードの部分と接触させるこ
とができる。隆起部130,132はまた、ウイ
ツキング(半田流れ)作用の結果リード100,
102と包囲体22との間に累積される半田の量
を制限し、隣接するリード100と102の間に
半田206のブリツヂングができるのが防止され
る。 穴106,108によりリード100,102
は可撓性をもつており、プリント回路板の寸法が
熱的影響で変化した場合にこれを補償できる。リ
ード100および102は領域140によつて隔
てられる。リード100とリード102の間にあ
る領域140の大きさはリード100の幅にほぼ
等しい。リード102はリード100と略々等し
い幅を有する。リードの幅はそれらの間の間隔、
すなわち、領域140の大きさよりも大きくても
よい。もしリード100と102が完全に平行で
ないならば、リードの幅はそれらの間の間隔より
も少し小さくされることもある。したがつて、領
域140の幅はリード100の幅よりもわずかに
大きいか、等しいか、またはわずかに小さくする
ことができる。これらの相対幅によつてリード間
の間隔を定めることにより、キヤリア20と類似
した他のキヤリア(図示されていない)のリード
が、リード100と102との間にかみ合う(は
まり込む)ことが防止される。そのようなかみ合
いが起こると、特に自動処理工程中にリードに損
傷を与えることになる。 第7図から第12図までは、本発明に従つて構
成されたキヤリアを示す種々の図が示されてい
る。第7図は、キヤリア210下面を遠近法で示
した図であり、第8図及び第9図は、それぞれ上
面図及び側面図を示す。キヤリア210は基本的
には、正方形の形状を持ち、エポキシプラスチツ
ク又はその他の適当な物質から成るプラスチツク
の包囲体212を有している。包囲体212は適
宜の形状から成るが、本実施例では、平たい箱形
であつて、頂面214及び底面216と長方形の
側面218−224を有している。複数個の切り
こみ226、又は胸壁状の形状が包囲体212の
周囲に設けられる。本実施例においては、この切
りこみが周囲の側面218−224にそれぞれ設
けられる。第8図からわかるように、本実施例に
おいては、切りこみ226も、長方形の形状を持
つ。典型的には、切りこみ226は0.050インチ
(1.27mm)の深さである。 第7図、第8図及び第10図から理解できるよ
うに、リード228の第1組の列は、包囲体21
2の少くとも1方の側面224の周囲に設けられ
又は配置される。リード230の第2組の列は、
切りこみ226内に設けられ、又は配置される。
リード228及び230は実質上同様の方法で形
成される。各々のリードは包囲体212内部の集
積回路(図示せず)に接続される。リード228
及び230は更に包囲体212の側面218−2
24を通り抜けて伸びる。各々のリード228及
び230に対し、各々の側面218−224と平
行で同一平面にある隆起部232が提供されてい
る(第11図12図参照)。隆起部232は各々
の側面に沿つて配置され、底面216を越えて伸
びる単一の突起部を形成している。第11図及び
第12図からさらに明瞭に理解できるように、隆
起部232は底面216を越えて伸びていて各々
のリード228及び230が形成される丸くなつ
た曲部234を有している。 再び第11図を参照すると、包囲体212の底
面216には複数の凹部236が設けてある。各
各の凹部236は底面216の一部分によつて他
の凹部と分離され、底面216の他の部分と同じ
レベルにある。 本実施例において、凹部50の1つの各々の隆
起部232に関連しており、更にリード238又
は230の1つと関連している。第11図の示す
通り、包囲体212の周囲のリード228の外側
の列も切りこみ内に作られたリード230の内側
の列も各々の隆起部232の周りに沿つて曲がり
リード228及び230の先端238が凹部23
6の中に位置させ、包囲体212の底面の線より
下になるようにし、これによつてリードが動かな
いようにしている。隆起部232及び凹部236
とリード228及び230を隆起部の周囲に沿つ
て曲げ、凹部の中に入りこませる方法は、第1図
から第6図に関し詳しく説明してある。 第8図で示すように、2列のリードが包囲体2
12に形成される。言いかえれば包囲体212の
周囲にリード228が、又切りこみ226の中に
リード230が形成される。本実施例では、リー
ド228間の距離は0.050インチ(1.27mm)であ
りリード230間の距離も0.050インチ(1.27mm)
である。リード228及び230間の適当な距離
は、0.025インチ(0.635mm)である。1つおきに
交互に端子の列を設けることによつて、現状況の
間隔の配列及び位置あわせ技術をキヤリア210
をとりつける為の多重レベルのプリント印刷板に
使用することができるようになる。(第8図で)
切りこみ226の第1の列が示されているが包囲
体212の本体の更に内側に追加の切みこみを設
けて、追加のリードに対応させることもできる。 本発明によつて構成されたパツケージ210の
利点は、50ミル(1.27mm)の間隔でリードを2列
に交互に並べることによつて25ミル(0.635mm)
の中心間間隔を有するリードの配列を拡大できる
ことである。そうすることによつてキヤリアのリ
ード数は急激に増加する。これは、以下に示す表
からさらにはつきりと理解できる。
し、更に詳しくは、高端子数の集積回路装置のパ
ツケージに関する。 集積回路においては、多数の能動半導体素子が
シリコンチツプ上に形成され、適切な位置でリー
ド線により相互接続され、完全な回路が形成され
る。集積回路技術が年ごとに進むにつれ、保留ま
り率は、論理回路の大規模配列が単一の半導体ス
ライス上に製造可能となる程度まで向上されてき
た。望み通りに個別の回路を相互接続し、スライ
スの端にボンデイングパツドを提供する為、第
2、第3のレベルの相互接続が使用される。しか
しながら、このような回路配列は、通常、非常に
多数の外部的な接続を必要とする。ゲートアレ
イ、マイクロプロセツサー及び超高速集積回路
(VHSIC)装置には、現在、100以上の端子数を
必要とする。 過去において、集積回路チツプは、様々な方法
でパツケージされてきた。最も一般的なパツケー
ジは、フラツトパツク型、デユアルインライン
型、気密及びプラスチツクチツプキヤリア型及び
グリツドアレイ型のパツケージである。フラツト
パツクパツケージは、工業的には標準的なパツケ
ージではなく、一般には、特定の装置の要求にあ
わせて、生産される。リードは、通常、パツケー
ジの相対する二方の側からのびていて、一般に
0.100インチ(2.54mm)から0.050インチ(1.27mm)
の中心間間隔で形成される。故に、このようなフ
ラツトパツクパツケージは端子数が増加すると、
領域利用の非能率が増加し、取り扱いの障害とな
る。ある種のフラツトパツクパツケージは、四方
全部からのびるリードを有して設計されている。
しかし、改良はされていても、この設計では、ま
だ非常に非能率的で高価で且つ取り扱いの困難な
パツケージしか生産できない。 デユアルインラインパツケージは集積回路チツ
プをパツケージする標準的なものと考えられてい
る。端子は、パツケージの相対する二方に配置さ
れ、パツケージの本体からプリント配線板
(PWB)又はこの他の適当な基板上の穴を通つて
下方向へとのびる格好で構成される。このような
穴は一般にめつきを施され、リードは穴にハンダ
づけされ、残りの回路に対する相互接続点とな
る。しかしながら、64以上の端子数を持つデユア
ルインパツケージは、いくつかの理由によつて実
際的とは考えられていない。このような理由で最
も重要なものとしては、高価であること、パツケ
ージのもろさ及び取り扱い上の問題及びパツケー
ジの領域利用の効率の問題などである。故に64以
上の端子数を持つ場合デユアルインパツケージは
標準的とは言えない。 チツプキヤリアでは、通常パツケージの周囲
(四方全部)に0.040インチ(1.016mm)又は0.50イ
ンチ(1.27mm)の中心間間隔で配置される端子を
有する正方形のものである。チツプキヤリアパツ
ケージは、表面載置型の装置であるので、チツプ
キヤリアが装置される基板を通つてのびるピンは
一本もない。よつて、チツプパツケージの下の下
部の基板層のいずれかの位置に導体の線を配線す
ることができる。これによつて比較的少ない層の
中で高集積のボードを配線することが可能とな
る。しかしながら、この高端子数チツプキヤリア
の主要な欠点は一つは、パツケージ領域に対する
端子数という意味で非効率的である点である。84
以上の端子数を持つチツプキヤリアのパツケージ
領域は、チツプサイズよりむしろ端子数及びピン
アウトの空間によつて左右され、パツケージング
の能力が下がつてしまう。 グリツドアレイ(又はスペースアレイ)パツケ
ージは、チツプキヤリアと同様に正方形であるが
通常は、ピンの型である端子は、パツケージの底
面のみから突きだしていて、プリント配線板又
は、この他の適当な基板中のメツキされた穴にさ
しこまれるように設計されている。現在このよう
なグリツドアレイパツケージは標準化されておら
ず、リード型又はリードレス型の両方を入手でき
る。リード又は端子は一般に0.100インチ(2.54
mm)のグリツド中心間間隔で設けられている。し
かしながらリード型リードレス型のいずれかの型
にしても、パツケージの本体の下になるハンダづ
けを目で見て調べることはできない。言い換えれ
ば、プリント配線板の一番上の面に設けられるハ
ンダづけ部は、パツケージ本体によつてかくれて
しまうということである。軍事上の応用例に関し
ては、この事は非常に重大であるので、X線のよ
うな高価で信頼性の見込みの少い検査技術を利用
せざるを得ない。グリツドアレイパツケージに
は、もう1つもつと重大な問題が存在する。即
ち、一定の空間をあけて配置される端子のグリツ
ドがプリント配線板を完全に通つて伸びているこ
とによつてプリント配線板のこの領域は主として
パツケージの相互接線導電線の為だけに利用が限
られてしまう。与えられるプリント配線板に取り
るつけることのできる装置の数が限られてしまう
ことによつてこの非能率性がゲートアレイ及び
VLSIデバイスの潜在する有効性の限界に影響を
与えることになる。更にピンが完全に配線板を通
つて伸びているのでこの事が相互配線導電線の配
線に使用できる領域を実際上、使えなくしてい
る。これによつてプリント配線板内の層の数は増
加することになり結局プリント配線板のコストが
上つてしまう。 リードレスグリツドアレイパツケージのある改
変例はパツケージ本体の中を通る穴を金属化した
ものを用いている。これはピンが配線板上に載置
され、さしこまれるのに適当な設計になつてい
る。この方法によつてもまだプリント配線板の配
線の有効性の問題を有していて、ハンダづけ部が
かくれているという問題もまだ残つている。 従つて、本発明の目的は、非常に小さな領域に
非常に多数の外部リードを持つ表面装置型ICデ
バイス用パツケージを提供することである。 本発明の第2の目的は、複数の切りこみを中に
持ち、第1の組のリードがパツケージの周辺に設
けられ、第2の組のリードが上記切りこみ内に設
けられた表面載置型ICパツケージを提供するこ
とである。 本発明の他の目的は、ICがとりつけられるプ
リント配線板(PWB)又はその他の基盤の配線
集積度に限界を与えることのないICデバイス用
パツケージを提供することである。 本発明の他の目的は中間のピン又は中間の端子
を使用せずにPWB又は適当な基板の表面に直接
載置される多数の端子を有するICデバイス用パ
ツケージを提供することである。 本発明の他の目的は標準のPWB又はその他の
基板と容易にあわせることのできるICデバイス
用パツケージを提供することである。 本発明の他の目的は全ての取り付けられたハン
ダ付けが目で見て検査できるような方法でPWB
又は、その他の基板にとりつけられるICデバイ
ス用パツケージを提供することである。 本発明の他の目的は、現在の製造装置で製造す
ることにより、経済的であり、信頼性と構造的な
高集積度を兼ね備えるICデバイス用パツケージ
を提供することである。 本発明の他の目的は、経済的に製造できる多数
の外部リードを有するICデバイス用パツケージ
を提供することである。 本発明のこの他の目的及び特徴は、図面を通し
て参照番号で示す各部分を見ながら図面と関連し
て以下の説明及び前記特許請求の範囲を読むこと
によつて容易にさらに理解されるであろう。以
下、図を参照しながら実施例によつて本発明を詳
細に説明する。 第1図から第6図は、以下で第7図から第12
図で示すキヤリアの構造の背景となる技術の内容
を示している。さらに詳しい説明がほしい場合
は、本発明と同一の譲受人に譲渡されている1981
年7月27日出願の米国特許出願番号第286833号
「集積回路用キヤリア」(特願昭 57−129099号)
を参照することができる。 第1図のキヤリア20は、基本的には正方形の
形状を持つ。キヤリア20は、包囲体22及び複
数のリード24を有している。リードは例えば銅
合金のような電気的な導電材料から作られる。包
囲体22は、例えばエポキシプラスチツクのよう
なプラスチツクから作られる。チツプキヤリア
は、任意の適宜な形でよいが、一般に第1第2及
び第3図で示すように、頂面26底面28及び4
つの側面32−35を持ち、頂面26及び底面2
8が正方形であり、側面32から35が長方形で
ある平たい箱形の形状をしている。第1図で示す
頂面26は一部分が断面で示されていて、複数の
細いボンデイングワイヤ40によつてリードと接
続した集積回路29が示されている。 全てのリード24は同形であるので特定のリー
ド43について考察すれば十分であろう。リード
43の一端45は集積回路29に隣接して位置さ
れ、1つのボンデイングワイヤ40によつて集積
回路に接続される。リード43は(第3図で示さ
れているように)包囲体22の頂面26と底面2
8との間の距離の略々中央の側面のところを貫通
している。リード43は平らな側面47を有して
いる(第3図および第5図)。 側面32−35を接続している隅は丸められた
形、とがつた形または面取された形等の適当な形
でよい。側面32と34は1対の側面を構成し、
これらの側面は平行であつて、ほぼ同じ大きさを
持つ。側面33と35も平行した位置にあり且つ
ほぼ同じ大きさを持つ一対の側面を形成する。 リード43は包囲体22の中のその端45から
側面34の外(第3図参照)にまで延びており、
そしてさらに側面34に沿つて底面28に向つて
平らな面47をもつて延びている。すべてのリー
ド24は頂面26と底面28の間の略々中央で包
囲体から外に出る。すべてのリードは対抗する平
らな面47を有している。底面28は複数個の凹
所50を有している(第2図)。これらの各々の
凹所は底面28の残りの部分と同じレベルにある
底面部分28によつて互いに分離されている。特
にこの図で示すように、凹所と凹所の間の底面部
分は残りの底面部分よりわずかに上であつても下
であつてもよい。また、隆起部は、もし凹所が深
いならば、底面と同じレベルにしてもよい。第2
図に示されているように、リード24の端は凹所
50の中にある。 第3図に示されているように、個々のリード2
4は複数個の隆起部53を越えて延びている。こ
れら複数個の隆起部53の各側面に沿つて底面2
8を越えた1つの突出部を形成することで配置し
てもよい。隆起部は側面と共平面の斜面を有して
いる。各リードは1つの凹所50の中に関連した
隆起部を越えて入る。各凹所50はそれぞれ関連
した隆起部を有しており、各隆起部が1つのリー
ドに関連づけされている。もしこれらの隆起部が
1つの突出部で形成されているならば、1つの凹
所を1つのリードに関連づけることだけが必要で
ある。 第4図に示されているように、各リード24は
突出部53を越えて凹所50の中に延びている。
各凹所は、リブ56を形成している底面と同じ
(あるいはそれよりわずかに高い)レベルの底面
部分によつて分離されている。このようにして、
リード24の端はリードが伸びている側面と平行
に動かないようにリブ56によつて実質上拘束さ
れる。したがつて、リブ56はリード24は保持
し、隣接するリード24は接触するのを防止して
いる。 リブにより横方向の移動が防止されるので、リ
ードを細いあるいは薄い材料でつくることができ
る。 第5図に示されているように、リード43は関
連した隆起部58に対向した平らな面47を持つ
ていて隆起部58を越えて延びている。隆起部5
8は他の隆起部53と同形であるので、1つの隆
起部を詳細に説明すれば十分であろう。隆起部5
8の斜面60は側面34と共平面にある。側面3
4は中央部から底面28との接続点まで小さな傾
斜角(例えば約3°)の斜面にすることができる。
隆起部58は斜面60から丸められた先端62を
通つて延び丸められた先端62から凹所50の1
つである凹所66の中まで延びている。第2斜面
64の側面に対する角度は約25°である。斜面6
4は側面34から遠ざかつて底面28に向つて延
び、全体的に側面32(第2図)に向つて延びて
いる。 第5図には、リード43の2つの位置が示され
ている。まずリード43は(点線で示されている
ように)丸められた先端62のところで曲げら
れ、その後(点検で示された)パンチ68がリー
ドのこの曲げられた部分から先の部分に接触す
る。パンチ68は(実線で示されたその第2位置
において)リードを変形させ、(実線で示された
ように)斜面64に隣接した位置に角度をもつて
変位させる。このようにして、リード43の端7
0が凹所66内に配置される。端70はリブ56
のうちのリブ73および74(第2図)によつて
横方向への移動が防止される。リブ、例えば、第
2図のリブ74を得るために、底28の隅76も
高くされる。 第5図に示されているように、パンチは右側の
点線で示された第1位置から(第5図の実線で示
された)第2位置に向つて移動する。このことに
より、リード43は丸められた先端62に沿つて
曲がり、斜面64と接触するかまたは斜面に近接
する。リード43が変形されると、パンチ68が
除去されてリード43と接触しないなつた後で
も、端70は斜面64に近接し、平な面47は斜
面60と対向したままである。 斜面60及び包囲体22の側面34からリード
43が引き離される方向に力が加わつたとして
も、リードの先端70及びこれらに近接する部分
43は、斜面64と接触してこのような動きを防
いでいる。パンチ68によつて変形した後は、先
端70が斜面64に接触するので変形後も弾性の
反動力が動き、平な面47が斜面60から離れる
ことはない。先端70は、凹部66内に位置され
ることによつて他の突出部と接触することがない
ように保護されている。他のリード24の先端も
またそれぞれ凹部50内に位置させ、他の突出部
との接触が防止されている。 包囲体22は面取りされたエツジ79および8
0は(第1図)を有しており、これらのエツジ
は、リードを例えばプリント回路板に正しく接続
するために、キヤリアを整合させるのに有用であ
る。 第6図には、リード24のうちの2つである隣
接したリード100および102が包囲体22か
ら外に延びているのが示されている。リード10
0および102は、包囲体22から出たリードの
出口付近にそれぞれ開口部または穴106および
108を有している。図示されている穴は長方形
であるが、適当な任意の形でよい。この穴により
リードの可撓性が増す。リード100および10
2は下方に延びていて(第5図参照)、それぞれ
細い部分120および122に続いている。リー
ド100および102は細い部分120および1
22との間にそれぞれテーパ状の縁110,11
2および114,116を有している。この細い
部分120および122は、隆起部130および
132を越えて2つの凹所50(第6図には示さ
れていない)の中に延びている。リード100お
よび102は、それぞれの隆起部の上の下部分1
36および138において、プリント回路板20
0に半田付けにより取付けることができる。 リード100および102がプリント回路板2
00の接触パツド202および204に半田付け
される時、下部分136および138は接触パツ
ド202および204と接続される。半田206
が細い部分120および122に接着される(リ
ード102に接着された半田の一部分だけが図示
されている。)半田は下の部分の電極136およ
び138から伸びるリードの細い部分120及び
122の片面または両面につけられて、プリント
回路板200に接続される。半田付けはリフロー
法、リツピング法、ウエーブ法または他の適当な
方法によつて実施することができる。 プリント回路板に接続される時、または、他の
物体と接触する時(例えば輸送中に他のキヤリア
と接触する時)、あるいはソケツトへの挿入の際、
隆起部130,132はリード100,102を
保持する約割を果たす。ソケツトは、テーパ部と
包囲体22へのリードの入口部との間の包囲体2
2の側面に沿つてのリードの部分と接触させるこ
とができる。隆起部130,132はまた、ウイ
ツキング(半田流れ)作用の結果リード100,
102と包囲体22との間に累積される半田の量
を制限し、隣接するリード100と102の間に
半田206のブリツヂングができるのが防止され
る。 穴106,108によりリード100,102
は可撓性をもつており、プリント回路板の寸法が
熱的影響で変化した場合にこれを補償できる。リ
ード100および102は領域140によつて隔
てられる。リード100とリード102の間にあ
る領域140の大きさはリード100の幅にほぼ
等しい。リード102はリード100と略々等し
い幅を有する。リードの幅はそれらの間の間隔、
すなわち、領域140の大きさよりも大きくても
よい。もしリード100と102が完全に平行で
ないならば、リードの幅はそれらの間の間隔より
も少し小さくされることもある。したがつて、領
域140の幅はリード100の幅よりもわずかに
大きいか、等しいか、またはわずかに小さくする
ことができる。これらの相対幅によつてリード間
の間隔を定めることにより、キヤリア20と類似
した他のキヤリア(図示されていない)のリード
が、リード100と102との間にかみ合う(は
まり込む)ことが防止される。そのようなかみ合
いが起こると、特に自動処理工程中にリードに損
傷を与えることになる。 第7図から第12図までは、本発明に従つて構
成されたキヤリアを示す種々の図が示されてい
る。第7図は、キヤリア210下面を遠近法で示
した図であり、第8図及び第9図は、それぞれ上
面図及び側面図を示す。キヤリア210は基本的
には、正方形の形状を持ち、エポキシプラスチツ
ク又はその他の適当な物質から成るプラスチツク
の包囲体212を有している。包囲体212は適
宜の形状から成るが、本実施例では、平たい箱形
であつて、頂面214及び底面216と長方形の
側面218−224を有している。複数個の切り
こみ226、又は胸壁状の形状が包囲体212の
周囲に設けられる。本実施例においては、この切
りこみが周囲の側面218−224にそれぞれ設
けられる。第8図からわかるように、本実施例に
おいては、切りこみ226も、長方形の形状を持
つ。典型的には、切りこみ226は0.050インチ
(1.27mm)の深さである。 第7図、第8図及び第10図から理解できるよ
うに、リード228の第1組の列は、包囲体21
2の少くとも1方の側面224の周囲に設けられ
又は配置される。リード230の第2組の列は、
切りこみ226内に設けられ、又は配置される。
リード228及び230は実質上同様の方法で形
成される。各々のリードは包囲体212内部の集
積回路(図示せず)に接続される。リード228
及び230は更に包囲体212の側面218−2
24を通り抜けて伸びる。各々のリード228及
び230に対し、各々の側面218−224と平
行で同一平面にある隆起部232が提供されてい
る(第11図12図参照)。隆起部232は各々
の側面に沿つて配置され、底面216を越えて伸
びる単一の突起部を形成している。第11図及び
第12図からさらに明瞭に理解できるように、隆
起部232は底面216を越えて伸びていて各々
のリード228及び230が形成される丸くなつ
た曲部234を有している。 再び第11図を参照すると、包囲体212の底
面216には複数の凹部236が設けてある。各
各の凹部236は底面216の一部分によつて他
の凹部と分離され、底面216の他の部分と同じ
レベルにある。 本実施例において、凹部50の1つの各々の隆
起部232に関連しており、更にリード238又
は230の1つと関連している。第11図の示す
通り、包囲体212の周囲のリード228の外側
の列も切りこみ内に作られたリード230の内側
の列も各々の隆起部232の周りに沿つて曲がり
リード228及び230の先端238が凹部23
6の中に位置させ、包囲体212の底面の線より
下になるようにし、これによつてリードが動かな
いようにしている。隆起部232及び凹部236
とリード228及び230を隆起部の周囲に沿つ
て曲げ、凹部の中に入りこませる方法は、第1図
から第6図に関し詳しく説明してある。 第8図で示すように、2列のリードが包囲体2
12に形成される。言いかえれば包囲体212の
周囲にリード228が、又切りこみ226の中に
リード230が形成される。本実施例では、リー
ド228間の距離は0.050インチ(1.27mm)であ
りリード230間の距離も0.050インチ(1.27mm)
である。リード228及び230間の適当な距離
は、0.025インチ(0.635mm)である。1つおきに
交互に端子の列を設けることによつて、現状況の
間隔の配列及び位置あわせ技術をキヤリア210
をとりつける為の多重レベルのプリント印刷板に
使用することができるようになる。(第8図で)
切りこみ226の第1の列が示されているが包囲
体212の本体の更に内側に追加の切みこみを設
けて、追加のリードに対応させることもできる。 本発明によつて構成されたパツケージ210の
利点は、50ミル(1.27mm)の間隔でリードを2列
に交互に並べることによつて25ミル(0.635mm)
の中心間間隔を有するリードの配列を拡大できる
ことである。そうすることによつてキヤリアのリ
ード数は急激に増加する。これは、以下に示す表
からさらにはつきりと理解できる。
【表】
【表】
以上から、ここに示すキヤリアの設計によつ
て、非常に小さな領域で多数のリードの設置を実
現させ、キヤリア210が表面載置型であること
によつてプリント配線板の配線の集積度に対する
限定をとり除き、半田づけを目で検査できるよう
にし、包囲体212の下のクリーニングを比較的
容易にすることができた。故に本発明の当初の目
的を全て達成しVLSI VHSIC ゲートアレイ等
の将来性の高いデバイスに適合する極めて有効な
特徴を持つパツケージを提供することができる。 本発明はここでは特定な装置に関し本発明を図
示し説明してきたが変形及び改変も添付特許請求
の範囲によつて規定される本発明の主旨から離れ
るものでないことは理解されよう。
て、非常に小さな領域で多数のリードの設置を実
現させ、キヤリア210が表面載置型であること
によつてプリント配線板の配線の集積度に対する
限定をとり除き、半田づけを目で検査できるよう
にし、包囲体212の下のクリーニングを比較的
容易にすることができた。故に本発明の当初の目
的を全て達成しVLSI VHSIC ゲートアレイ等
の将来性の高いデバイスに適合する極めて有効な
特徴を持つパツケージを提供することができる。 本発明はここでは特定な装置に関し本発明を図
示し説明してきたが変形及び改変も添付特許請求
の範囲によつて規定される本発明の主旨から離れ
るものでないことは理解されよう。
第1図は、一部分が破断されて内部の詳細構造
(同一尺度でない)が示される集積回路キヤリア
の頂面図である。第2図は第1図のチツプキヤリ
アの底面図である。第3図は第1図及び第2図の
チツプキヤリアの側面図である。第4図は第2図
の線4−4に沿つた断面図である。第5図は、第
2図の線5−5に沿つた拡大断面図である。第6
図は、2つの隣接するリードの側面を示したキヤ
リアの部分図である。第7図は、本発明の集積回
路キヤリアの底面図である。第8図は、本発明の
キヤリアの平面図である。第9図は、第8図のキ
ヤリアの側面図である。第10図は、第7図のキ
ヤリアを詳細に示す部分的底面図である。第11
図は、第10図の線11−11に沿つた断面図で
ある。第12図は、第10図のキヤリアの側面を
拡大して詳細に示す図である。
(同一尺度でない)が示される集積回路キヤリア
の頂面図である。第2図は第1図のチツプキヤリ
アの底面図である。第3図は第1図及び第2図の
チツプキヤリアの側面図である。第4図は第2図
の線4−4に沿つた断面図である。第5図は、第
2図の線5−5に沿つた拡大断面図である。第6
図は、2つの隣接するリードの側面を示したキヤ
リアの部分図である。第7図は、本発明の集積回
路キヤリアの底面図である。第8図は、本発明の
キヤリアの平面図である。第9図は、第8図のキ
ヤリアの側面図である。第10図は、第7図のキ
ヤリアを詳細に示す部分的底面図である。第11
図は、第10図の線11−11に沿つた断面図で
ある。第12図は、第10図のキヤリアの側面を
拡大して詳細に示す図である。
Claims (1)
- 【特許請求の範囲】 1 頂面、底面及び複数の側面より成る包囲体で
あつて、その側面の表面に複数の切込みを有する
包囲体と、 上記包囲体内より上記側面の表面を貫通し、そ
の側面に沿つて延び、上記底面に曲り込む第1の
リード列と、 上記包囲体内より、上記側面の表面と平行な上
記切込み内表面を貫通し、その内表面に沿つて延
び、上記底面に曲り込む第2のリード列と を含む集積回路用キヤリア。 2 上記底面の縁部が、上記底面のその近傍に比
し隆起していることを特徴とする特許請求の範囲
第1項記載の集積回路用キヤリア。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/301,856 US4463217A (en) | 1981-09-14 | 1981-09-14 | Plastic surface mounted high pinout integrated circuit package |
| US301856 | 2002-11-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5860565A JPS5860565A (ja) | 1983-04-11 |
| JPH0376582B2 true JPH0376582B2 (ja) | 1991-12-05 |
Family
ID=23165195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57159407A Granted JPS5860565A (ja) | 1981-09-14 | 1982-09-13 | 集積回路用キヤリア |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4463217A (ja) |
| EP (1) | EP0074817B1 (ja) |
| JP (1) | JPS5860565A (ja) |
| DE (1) | DE3278601D1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2521350B1 (fr) * | 1982-02-05 | 1986-01-24 | Hitachi Ltd | Boitier porteur de puce semi-conductrice |
| JPS58169948A (ja) * | 1982-03-30 | 1983-10-06 | Fujitsu Ltd | 樹脂封止型半導体装置 |
| JPS5921047A (ja) * | 1982-07-27 | 1984-02-02 | Fuji Xerox Co Ltd | リ−ドレスチツプキヤリア |
| FR2538961B1 (fr) * | 1982-12-30 | 1985-07-12 | Europ Composants Electron | Embase pour circuit integre |
| US4677458A (en) * | 1983-11-04 | 1987-06-30 | Control Data Corporation | Ceramic IC package attachment apparatus |
| US4642670A (en) * | 1983-12-02 | 1987-02-10 | At&T Bell Laboratories | Chip carrier package |
| DE3512628A1 (de) * | 1984-04-11 | 1985-10-17 | Moran, Peter, Cork | Packung fuer eine integrierte schaltung |
| EP0333237A3 (en) * | 1984-05-18 | 1990-03-21 | BRITISH TELECOMMUNICATIONS public limited company | Integrated circuit chip carrier |
| GB8412674D0 (en) * | 1984-05-18 | 1984-06-27 | British Telecomm | Integrated circuit chip carrier |
| US4542259A (en) * | 1984-09-19 | 1985-09-17 | Olin Corporation | High density packages |
| JPS61131494A (ja) * | 1984-11-30 | 1986-06-19 | 松下電器産業株式会社 | 回路基板 |
| US4644096A (en) * | 1985-03-18 | 1987-02-17 | Alpha Industries, Inc. | Surface mounting package |
| JPS625651A (ja) * | 1985-03-28 | 1987-01-12 | Senjiyu Kinzoku Kogyo Kk | 微細構造の被めっき部分のめっき方法およびそのための支持装置 |
| JPH0325410Y2 (ja) * | 1985-08-10 | 1991-06-03 | ||
| US4657172A (en) * | 1985-10-31 | 1987-04-14 | American Microsystems, Inc. | Apparatus and method of solder coating integrated circuit leads |
| JPS63200553A (ja) * | 1987-02-16 | 1988-08-18 | Nec Corp | 集積回路パツケージ |
| WO1989000346A1 (en) * | 1987-07-01 | 1989-01-12 | Western Digital Corporation | Plated plastic castellated interconnect for electrical components |
| US4796080A (en) * | 1987-07-23 | 1989-01-03 | Fairchild Camera And Instrument Corporation | Semiconductor chip package configuration and method for facilitating its testing and mounting on a substrate |
| US4862247A (en) * | 1987-11-24 | 1989-08-29 | Texas Instruments Incorporated | Contact joint for semiconductor chip carriers |
| US4829669A (en) * | 1988-04-28 | 1989-05-16 | Nec Corporation | Method of manufacturing a chip carrier |
| US5045914A (en) * | 1989-12-26 | 1991-09-03 | Motorola, Inc. | Plastic pad array electronic AC device |
| US5160810A (en) * | 1990-05-07 | 1992-11-03 | Synergy Microwave Corporation | Universal surface mount package |
| US5122621A (en) * | 1990-05-07 | 1992-06-16 | Synergy Microwave Corporation | Universal surface mount package |
| US6163076A (en) * | 1999-06-04 | 2000-12-19 | Advanced Semiconductor Engineering, Inc. | Stacked structure of semiconductor package |
| US11415624B2 (en) * | 2019-01-31 | 2022-08-16 | Yamaichi Electronics Co., Ltd. | Socket for inspection |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3416348A (en) * | 1966-09-30 | 1968-12-17 | Westinghouse Electric Corp | Flat-pack lead bending device |
| US3614546A (en) * | 1970-01-07 | 1971-10-19 | Rca Corp | Shielded semiconductor device |
| US4059810A (en) * | 1973-09-26 | 1977-11-22 | Sgs-Ates Componenti Elettronici Spa | Resin-encased microelectronic module |
| US4195193A (en) * | 1979-02-23 | 1980-03-25 | Amp Incorporated | Lead frame and chip carrier housing |
| US4278991A (en) * | 1979-08-13 | 1981-07-14 | Burroughs Corporation | IC Package with heat sink and minimal cross-sectional area |
| US4393581A (en) * | 1980-01-22 | 1983-07-19 | Amp Incorporated | Method of forming leads on a lead frame |
-
1981
- 1981-09-14 US US06/301,856 patent/US4463217A/en not_active Expired - Lifetime
-
1982
- 1982-09-10 EP EP82304776A patent/EP0074817B1/en not_active Expired
- 1982-09-10 DE DE8282304776T patent/DE3278601D1/de not_active Expired
- 1982-09-13 JP JP57159407A patent/JPS5860565A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0074817A3 (en) | 1985-05-15 |
| EP0074817B1 (en) | 1988-06-01 |
| EP0074817A2 (en) | 1983-03-23 |
| JPS5860565A (ja) | 1983-04-11 |
| DE3278601D1 (en) | 1988-07-07 |
| US4463217A (en) | 1984-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0074817B1 (en) | Carrier for integrated circuit | |
| US4465898A (en) | Carrier for integrated circuit | |
| US5600178A (en) | Semiconductor package having interdigitated leads | |
| EP0862217A2 (en) | Semiconductor device and semiconductor multi-chip module | |
| JPS5860562A (ja) | 高端子数集積回路デバイス用パツケ−ジ | |
| EP0090608A2 (en) | Semiconductor device with moulded package | |
| US5349235A (en) | High density vertically mounted semiconductor package | |
| US6437433B1 (en) | CSP stacking technology using rigid/flex construction | |
| US6684493B2 (en) | Vertically mountable interposer, assembly and method | |
| JP2872825B2 (ja) | 半導体装置用パッケージ | |
| JPH06302347A (ja) | Icソケット及びそのコンタクト | |
| US6329594B1 (en) | Integrated circuit package | |
| US6054757A (en) | Semiconductor apparatus, circuit board and combination thereof | |
| US4495376A (en) | Carrier for integrated circuit | |
| JPH06177501A (ja) | メモリモジュール | |
| JPH10256318A (ja) | 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法 | |
| US6690088B2 (en) | Integrated circuit package stacking structure | |
| KR100246360B1 (ko) | 마이크로 비지에이 패키지 | |
| EP0036907B1 (en) | Multi-lead plug-in type package for circuit element | |
| JPS5827354A (ja) | 集積回路用キャリア | |
| US6297542B1 (en) | Connecting a die in an integrated circuit module | |
| JPS6013186Y2 (ja) | 電気コネクタ | |
| KR102914297B1 (ko) | 웨이퍼 및 반도체 패키지 | |
| KR200231862Y1 (ko) | 반도체 패키지 | |
| JPH04237154A (ja) | 半導体パッケージ |