Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0377686B2 - - Google Patents
[go: Go Back, main page]

JPH0377686B2 - - Google Patents

Info

Publication number
JPH0377686B2
JPH0377686B2 JP60200790A JP20079085A JPH0377686B2 JP H0377686 B2 JPH0377686 B2 JP H0377686B2 JP 60200790 A JP60200790 A JP 60200790A JP 20079085 A JP20079085 A JP 20079085A JP H0377686 B2 JPH0377686 B2 JP H0377686B2
Authority
JP
Japan
Prior art keywords
circuit
current
level
differential amplifier
current mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60200790A
Other languages
Japanese (ja)
Other versions
JPS6260308A (en
Inventor
Hisao Nagao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP60200790A priority Critical patent/JPS6260308A/en
Publication of JPS6260308A publication Critical patent/JPS6260308A/en
Publication of JPH0377686B2 publication Critical patent/JPH0377686B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、バイポーラ集積回路に利用されるシ
ユミツト回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a Schmitt circuit used in bipolar integrated circuits.

(従来の技術) 従来、バイポーラ集積回路に用いられているシ
ユミツト回路を第2図に示している。
(Prior Art) A Schmitt circuit conventionally used in bipolar integrated circuits is shown in FIG.

このシユミツト回路は、差動増幅回路を構成す
る2つのトランジスタQ11,Q12のエミツタ側接
続点にトランジスタQ13,Q14及び抵抗R2からな
る定電流回路(定電流値I0)が接続され、さらに
これらトランジスタQ11,Q12のコレクタ側に2
つのカレントミラー回路6,7がいわゆるたすき
がけ状に接続されたものである。
In this Schmitt circuit, a constant current circuit (constant current value I 0 ) consisting of transistors Q 13 , Q 14 and resistor R 2 is connected to the emitter side connection point of two transistors Q 11 and Q 12 that constitute a differential amplifier circuit. Furthermore, two transistors are connected to the collector sides of these transistors Q 11 and Q 12.
Two current mirror circuits 6 and 7 are connected in a so-called cross-over configuration.

カレントミラー回路6は、トランジスタQ12
接続されたトランジスタQ15と、いわゆるダイオ
ード接合として作用するトランジスタQ11に接続
されたトランジスタQ16と、抵抗R3とによつて構
成されている。また、カレントミラー回路7は、
トランジスタQ11に接続されたトランジスタQ17
と、いわゆるダイオード接合として作用するトラ
ンジスタQ12に接続されたトランジスタQ18と、
抵抗R4とによつて構成されている。
The current mirror circuit 6 is composed of a transistor Q 15 connected to a transistor Q 12 , a transistor Q 16 connected to a transistor Q 11 which acts as a so-called diode junction, and a resistor R 3 . In addition, the current mirror circuit 7 is
Transistor Q 17 connected to transistor Q 11
and a transistor Q 18 connected to transistor Q 12 acting as a so-called diode junction,
It is composed of a resistor R4 .

このような構成のシユミツト回路において、ト
ランジスタQ11,Q12のベース側をそれぞれ入力
端子A,Bとし、このA−B間の電位差をVAB
し、各トランジスタQoを流れるコレクタ電流を
Icoとすると、以下に示す式(1)、(2)が出力(トラ
ンジスタQ12のコレクタ電位)の状態にかかわら
ず成立している。
In a Schmitt circuit with such a configuration, the base sides of transistors Q 11 and Q 12 are respectively input terminals A and B, the potential difference between A and B is V AB , and the collector current flowing through each transistor Q o is
Assuming Ico , equations (1) and (2) shown below hold regardless of the state of the output (collector potential of transistor Q12 ).

VAB=kT/qloIC12/IC11 …… IC11+IC12=I0 …… 但し、q:電子の電荷 k:ボルツマン定数 T:絶対温度 また、出力が「L」レベルのときには以下の式
、、の関係が成立する。
V AB = kT/ql o I C12 /I C11 ... I C11 + I C12 = I 0 ... However, q: Electron charge k: Boltzmann's constant T: Absolute temperature Also, when the output is at "L" level, the following The following relationship holds true.

IC11=IC16 …… IC15=IC12 …… IC18=IC17 …… 一方、出力が「L」レベルから「H」レベルに
切替わるときには、上式、、、、の他
に R3・IC16=kT/qloIC15/IC16の関係が成立し、この
関 係に上式、を代入すると、 R3・IC11=kT/qloIC12/IC11 …… が成立する。
I C11 = I C16 ... I C15 = I C12 ... I C18 = I C17 ... On the other hand, when the output switches from "L" level to "H" level, in addition to the above formula, R 3・I C16 =kT/ql o I C15 /I C16 holds true, and when the above equation is substituted into this relationship, R 3・I C11 =kT/ql o I C12 /I C11 ... holds true.

よつて、出力が「L」レベルから「H」レベル
に切替わるときの電位差VAB(LH)は式、、
によつて決定される。
Therefore, the potential difference V AB (LH) when the output switches from "L" level to "H" level is expressed by the formula,
determined by.

ところで、出力が「H」レベルに切り替わる
と、 IC12=IC18 …… IC17=IC11 …… IC16=IC15=0 …… の各式が成立する。
By the way, when the output is switched to the "H" level, the following formulas are established: I C12 = I C18 ... I C17 = I C11 ... I C16 = I C15 = 0...

次に、出力が「H」レベルから「L」レベルに
切り替わるときには、上式、、、、の
他に R4・IC18=kT/qloIC17/IC18の関係が成立し、この
関 係に上式、を代入すると、 R4・IC12=kT/qloIc11/Ic12 …… が成立する。
Next, when the output switches from the "H" level to the "L" level, in addition to the above equation, the relationship R 4 · I C18 = kT / ql o I C17 / I C18 is established, and this relationship Substituting the above equation into , R 4 · I C12 = kT / ql o I c11 / I c12 ... is established.

よつて出力が「H」レベルから「L」レベルに
切り替わるときの電位差VAB(LH)は式、、
によつて決定される。このときヒステリシス幅は
{VAB(LH)−VAB(HL)}で定義される。
Therefore, the potential difference V AB (LH) when the output switches from "H" level to "L" level is expressed by the formula,
determined by. At this time, the hysteresis width is defined as {V AB(LH) −V AB(HL) }.

(発明が解決しようとする課題) しかるに、この種のシユミツト回路の特性は上
式、、、の関係で規定されているため
に、スレシユホールドレベル、VAB(LH)
VAB(HL)、ヒステリシス幅は前記定電流回路の定
電流値I0に依存している。
(Problem to be Solved by the Invention) However, since the characteristics of this type of Schmitt circuit are defined by the above equation, the threshold level, V AB(LH) ,
V AB(HL) and the hysteresis width depend on the constant current value I 0 of the constant current circuit.

すなわち、第2図に示すシユミツト回路の出力
が切り替わるのは、トランジスタQ11,Q12のコ
レクタ電流Ic11,Ic12が、2つのカレントミラー回
路6,7に設定された電流比に達したときであ
る。
That is, the output of the Schmitt circuit shown in FIG. 2 switches when the collector currents I c11 and I c12 of the transistors Q 11 and Q 12 reach the current ratio set in the two current mirror circuits 6 and 7. It is.

ここで、2つのカレントミラー回路6,7の設
定電流比をそれぞれ、 Ic16:Ic15=1:2(カレントミラー回路6) Ic17:Ic18=2:1(カレントミラー回路7) とすると、シユミツト回路の出力が「L」レベル
から「H」レベルに切り替わるのは、Ic11とIc12
の電流比がカレントミラー回路6の設定比に達し
たときである。すなわち、 Ic11:Ic12=Ic16:Ic15=1:2 …… のときである。
Here, if the set current ratios of the two current mirror circuits 6 and 7 are respectively I c16 : I c15 = 1:2 (current mirror circuit 6) I c17 : I c18 = 2:1 (current mirror circuit 7) , the output of the Schmitt circuit switches from the "L" level to the "H" level when the current ratio between I c11 and I c12 reaches the set ratio of the current mirror circuit 6. That is, when I c11 :I c12 =I c16 :I c15 =1:2...

また、上述したように、シユミツト回路の出力
が「L」レベルから「H」レベルに切り替わると
きの電位差VAB(LH)は、式、、によつて決
定されるから、式の関係よりVAB(LH)を求める
と、式より、 Ic11=1/R3・kT/qloIc12/Ic11 =1/R3・kT/qlo2 …… また、、式より、 Ic12=I0−Ic11 =I0−1/R3・kT/qlo2 …… 、式を式に代入すると、 VAB(LH)=kT/qloIc12/Ic11 =kT/qloI0−1/R3・kT/qlo2/1/R3・kT/
qlo2…… となる。
In addition, as mentioned above, the potential difference V AB (LH) when the output of the Schmitt circuit switches from the "L" level to the "H" level is determined by the equation, so from the relationship of the equation When calculating V AB(LH) , from the formula, I c11 = 1/R 3・kT/ql o I c12 /I c11 = 1/R 3・kT/ql o 2 ... Also, from the formula, I c12 = I 0 − I c11 = I 0 −1/R 3・kT/ql o 2 ..., substituting the formula into the formula, V AB(LH) = kT/ql o I c12 / I c11 = kT/ql o I 0 −1/R 3・kT/ql o 2/1/R 3・kT/
ql o 2...

また、シユミツト回路の出力が「H」レベルか
ら「L」レベルに切り替わるのは、IC11とIC12
の電流比がカレントミラー回路7の設定比に達し
たときである。すなわち、 IC11:IC12=IC17:IC18=2:1 …… のときである。
Further, the output of the Schmitt circuit switches from the "H" level to the "L" level when the current ratio between I C11 and I C12 reaches the set ratio of the current mirror circuit 7. That is, when I C11 :I C12 =I C17 :I C18 =2:1...

また、上述したように、シユミツト回路の出力
が「H」レベルから「L」レベルに切り替わると
きの電位差VAB(HL)は、式、、によつて決
定されるから、、式より、 IC12=1/R4・kT/qloIC11/IC12 =1/R4・kT/qlo2 …… また、、式より、 IC11=I0−Ic12 =I0−1/R4・kT/qlo2 …… 、式を式に代入すると、 VAB(HL)=kT/qloIC11/IC12 =kT/qlo1/R3・kT/qlo2/I0−1/R3・kT
/qlo2…… となる。
Also, as mentioned above, the potential difference V AB (HL) when the output of the Schmitt circuit switches from the "H" level to the "L" level is determined by the formula, , From the formula, I C12 = 1/R 4・kT/ql o I C11 /I C12 = 1/R 4・kT/ql o 2 ... Also, from the formula, I C11 = I 0 −I c12 = I 0 −1/ R 4・kT/ql o 2 ..., substituting the formula into the equation, V AB(HL) = kT/ql o I C11 /I C12 = kT/ql o 1/R 3・kT/ql o 2 /I 0 −1/R 3・kT
/ql o 2... becomes.

上記した、式から分かるように、スレツシ
ユホールドレベル、VAB(LH)、VAB(HL)及びその
差であるヒステリシス幅は、定電流値I0に依存し
ている。
As can be seen from the above equation, the threshold level, V AB (L | H) , V AB (H | L) , and the hysteresis width, which is the difference therebetween, depend on the constant current value I 0 .

この定電流値I0は電源電圧VCCと抵抗R2とによ
つて決定されるので、電源電圧VCCの変化及びR2
の生産上のばらつきによつて変動するために前記
スレシユホールドレベル、VAB(LH)、VAB(HL)
ヒステリシス幅が変動し特性の統一を図ることが
できないといつた問題があつた。
This constant current value I 0 is determined by the power supply voltage V CC and the resistor R 2 , so the change in the power supply voltage V CC and the resistance R 2
The threshold levels, V AB(LH) , V AB(HL) ,
There was a problem that the hysteresis width fluctuated, making it impossible to unify the characteristics.

ところで、集積化に適するヒステリシス特性を
有するヒステリシスコンパレータとして、特開昭
59−104817号公報のものが提案されている。
By the way, as a hysteresis comparator with hysteresis characteristics suitable for integration,
No. 59-104817 has been proposed.

このヒステリシスコンパレータは、同公報の第
6図に示すように、主としてトランジスタQ1
Q2からなる差動増幅回路と、トランジスタQ3
Q4及びトランジスタQ6,Q7からなる2つのカレ
ントミラー回路と、トランジスタQ8,Q10,Q11
からなる各定電流源と、スイツチングトランジス
タQ5と、抵抗R3及びダイオードDとで構成され
ており、差動増幅回路の一方の入力端子(トラン
ジスタQ2のベース)に、抵抗R3とダイオードD
とを介して基準電源3が接続された構成となつて
いる。
As shown in FIG. 6 of the same publication, this hysteresis comparator mainly consists of transistors Q 1 ,
A differential amplifier circuit consisting of Q 2 and transistors Q 3 ,
Two current mirror circuits consisting of Q 4 and transistors Q 6 and Q 7 , and transistors Q 8 , Q 10 , and Q 11
The circuit consists of constant current sources consisting of a switching transistor Q5 , a resistor R3 , and a diode D, and the resistor R3 and the resistor R3 are connected to one input terminal (base of the transistor Q2 ) of the differential amplifier circuit. Diode D
The reference power source 3 is connected via the .

すなわち、差動増幅回路の一方の入力端子(ト
ランジスタQ2のベース)に加える電圧を、ダイ
オードDの順方向電圧の変化によつて変えること
により、ヒステリシスの制御を行うものである。
That is, the hysteresis is controlled by changing the voltage applied to one input terminal (base of transistor Q2 ) of the differential amplifier circuit depending on the change in the forward voltage of diode D.

つまり、ヒステリシスの制御のために、差動増
幅回路の一方の入力端子(トランジスタQ2のベ
ース)に加える電圧を、ダイオードDの順方向電
圧の変化によつて変えようとするものであり、ダ
イオードDのアノードに接続される基準電源3の
電圧を極めて正確に管理しなければならない。も
し、基準電源3の電圧に変動を生じれば、この電
圧変動が直接ダイオードDに印加されてしまうた
め、ヒステリシスの制御に影響を与えてしまう。
また、一般にダイオードの順方向電圧特性は温度
変化により著しく変化することはよく知られてお
り、ヒステリシスの制御にこの影響かあることは
避けられない。
In other words, in order to control hysteresis, the voltage applied to one input terminal of the differential amplifier circuit (the base of transistor Q2 ) is changed by changing the forward voltage of diode D. The voltage of the reference power supply 3 connected to the anode of D must be managed very precisely. If the voltage of the reference power supply 3 fluctuates, this voltage fluctuation will be directly applied to the diode D, which will affect the hysteresis control.
Furthermore, it is generally well known that the forward voltage characteristics of a diode change significantly due to temperature changes, and it is inevitable that this will have an effect on hysteresis control.

さらに、このようなダイオードDの順方向電圧
変化を利用するものである以上、差動増幅回路の
一方の入力端子は最終的には固定の電圧値を有す
る基準電源3に接続する必要があり、差動増幅回
路で比較すべき変動入力は、他方の入力端子1に
入力される信号電圧のみとなつてしまう。
Furthermore, since the forward voltage change of the diode D is utilized, one input terminal of the differential amplifier circuit must ultimately be connected to the reference power supply 3 having a fixed voltage value. The only variable input to be compared in the differential amplifier circuit is the signal voltage input to the other input terminal 1.

本発明はかかる実情に鑑みてなされたもので、
その目的は、差動増幅回路の2入力がヒステリシ
ス制御のために何ら関係なく、共に変動入力とし
て比較可能であるとともに、定電流回路の定電流
値そのものにも依存せず、特性上のばらつきを無
くしたシユミツト回路を提供することにある。
The present invention was made in view of such circumstances, and
The purpose of this is to allow the two inputs of the differential amplifier circuit to be compared as variable inputs without any relationship for hysteresis control, and to eliminate variations in characteristics without depending on the constant current value itself of the constant current circuit. The purpose is to provide the Schmitt circuit that has been lost.

(課題を解決するための手段) 上記課題を解決するため、本発明のシユミツト
回路は、差動増幅回路を構成する一対のトランジ
スタと、これら一対のトランジスタのエミツタ側
接続点に接続される第1の定電流回路と、これら
一対のトランジスタに流れるコレクタ電流を比較
する第1のカレントミラー回路と、前記第1の定
電流回路に比例する第2の定電流回路と、この第
2の定電流回路の出力側と前記差動増幅回路の出
力側との間に接続され、前記差動増幅回路の出力
側電流を流し込むことにより前記第1のカレント
ミラー回路のしきい値設定用の電流値を可変制御
する第2のカレントミラー回路と、前記差動増幅
回路の出力に従つて前記第2のカレントミラー回
路をスイツチングするスイツチング素子とを備え
た構成とする。
(Means for Solving the Problems) In order to solve the above problems, the Schmitt circuit of the present invention includes a pair of transistors constituting a differential amplifier circuit, and a first transistor connected to the emitter side connection point of the pair of transistors. a constant current circuit, a first current mirror circuit that compares collector currents flowing through the pair of transistors, a second constant current circuit that is proportional to the first constant current circuit, and this second constant current circuit. is connected between the output side of the first current mirror circuit and the output side of the differential amplifier circuit, and changes the current value for threshold setting of the first current mirror circuit by flowing the output side current of the differential amplifier circuit. The configuration includes a second current mirror circuit to control, and a switching element to switch the second current mirror circuit according to the output of the differential amplifier circuit.

(作用) 差動増幅回路を構成する一対のトランジスタの
エミツタ側接続点に第1の定電流回路を接続し、
これら一対のトランジスタに流れるコレクタ電流
を第1のカレントミラー回路で比較するように構
成する。また、前記第1の定電流回路の電流値に
比例する電流値(例えば、1/2)を供給する第2
の定電流回路を設け、この第2の定電流回路の出
力側と前記差動増幅回路の出力側との間に第2の
カレントミラー回路を接続する。そして、この第
2のカレントミラー回路に前記差動増幅回路の出
力側電流を流し込むことにより、前記第1のカレ
ントミラー回路のしきい値設定用の電流値を可変
制御する。また、この第2のカレントミラー回路
を、前記差動増幅回路の出力に従つてスイツチン
グするスイツチング素子によつてスイツチングす
る。
(Function) A first constant current circuit is connected to the emitter side connection point of a pair of transistors constituting a differential amplifier circuit,
A first current mirror circuit is configured to compare the collector currents flowing through these pair of transistors. Further, a second constant current circuit supplies a current value (for example, 1/2) proportional to the current value of the first constant current circuit.
A constant current circuit is provided, and a second current mirror circuit is connected between the output side of the second constant current circuit and the output side of the differential amplifier circuit. Then, by flowing the output side current of the differential amplifier circuit into the second current mirror circuit, the current value for threshold setting of the first current mirror circuit is variably controlled. Further, this second current mirror circuit is switched by a switching element that switches according to the output of the differential amplifier circuit.

すなわち、本願発明は、差動増幅回路を構成す
る一対のトランジスタに対して、本質的には第1
のカレントミラー回路のみを接続した構成となつ
ている。つまり、本シユミツト回路の出力が例え
ば「H」レベルであるときには、スイツチング素
子がオン状態となり、第2のカレントミラー回路
は実質的に接続されていないのと同様となる。そ
して、例えば出力が「L」レベルになるときは第
2のカレントミラー回路が付設された状態となつ
て、第1のカレントミラー回路のしきい値設定用
の電流値を可変するようにしている。このとき、
第1の定電流回路は勿論差動増幅回路のエミツタ
側に接続された第2の定電流回路に比例して変化
し、従つて本発明によれば、差動増幅回路の2つ
の入力端子はヒステリシス制御には何ら関係せ
ず、かつ定電流値に依存することなく、スレシユ
ホールドレベル、VAB(LH)、VAB(HL)及びヒステ
リシス幅を決定することとなる。
That is, the present invention essentially provides a first transistor for a pair of transistors constituting a differential amplifier circuit.
The configuration is such that only the current mirror circuit is connected. That is, when the output of the present Schmitt circuit is, for example, at the "H" level, the switching element is turned on, and the second current mirror circuit is substantially not connected. For example, when the output goes to the "L" level, the second current mirror circuit is connected, and the current value for setting the threshold of the first current mirror circuit is varied. . At this time,
The first constant current circuit changes in proportion to the second constant current circuit connected to the emitter side of the differential amplifier circuit, and therefore, according to the present invention, the two input terminals of the differential amplifier circuit The threshold level, V AB (LH) , V AB (HL) , and hysteresis width are determined without any relation to hysteresis control and without depending on the constant current value.

(実施例) 以下、本発明の一実施例を図面を参照して説明
する。
(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図は、本発明に係るシユミツト回路をバイ
ポーラトランジスタによつて構成した集積回路の
一例を示している。
FIG. 1 shows an example of an integrated circuit in which a Schmitt circuit according to the present invention is constructed using bipolar transistors.

差動増幅回路を構成する一対のトランジスタ
Q1,Q2のエミツタ側接続点にトランジスタQ6
Q8及び抵抗R1からなる第1の定電流回路4と、
トランジスタQ7,Q8及び抵抗R1からなる第2の
定電流回路5とが共通ベースによつて接続されて
いる。これら第1の定電流回路4及び第2の定電
流回路5の各トランジスタQ6,Q7,Q8のベー
ス・エミツタ接合の面積比は、1:1/2:1に設
定している。これにより、トランジスタQ6に流
れるコレクタ電流を一定電流値I0とし、トランジ
スタQ7に流れるコレクタ電流を一定電流値I0/2
としている。
A pair of transistors forming a differential amplifier circuit
Transistor Q 6 is connected to the emitter side connection point of Q 1 and Q 2 .
A first constant current circuit 4 consisting of Q8 and resistor R1 ,
A second constant current circuit 5 consisting of transistors Q 7 and Q 8 and a resistor R 1 is connected by a common base. The base-emitter junction area ratio of each transistor Q 6 , Q 7 , Q 8 of the first constant current circuit 4 and the second constant current circuit 5 is set to 1:1/2:1. As a result, the collector current flowing through transistor Q 6 is set to a constant current value I 0 and the collector current flowing through transistor Q 7 is set to a constant current value I 0 /2.
It is said that

前記差動増幅回路のコレクタ側にはトランジス
タQ3といわゆるダイオード接合として作用する
トランジスタQ9とによつて構成される第1のカ
レントミラー回路2が接続され、さらに前記第2
の定電流回路5を構成するトランジスタQ7のコ
レクタ側と出力端子側(トランジスタQ2のコレ
クタ)にトランジスタQ4といわゆるダイオード
接合として作用するトランジスタQ5とからなる
第2のカレントミラー回路3が接続されている。
この第2のカレントミラー回路3は、出力が
「H」レベルのときには出力端子側に接続された
トランジスタ(スイツチング素子)Q10が導通し
て、作用しないようになつている。
A first current mirror circuit 2 constituted by a transistor Q 3 and a transistor Q 9 acting as a so-called diode junction is connected to the collector side of the differential amplifier circuit, and the second current mirror circuit 2 is connected to the collector side of the differential amplifier circuit.
A second current mirror circuit 3 consisting of a transistor Q 4 and a transistor Q 5 acting as a so-called diode junction is connected to the collector side of the transistor Q 7 and the output terminal side (collector of the transistor Q 2 ) constituting the constant current circuit 5. It is connected.
This second current mirror circuit 3 is configured such that when the output is at the "H" level, the transistor (switching element) Q10 connected to the output terminal side is conductive and does not function.

次に、前記トランジスタQ9,Q3,Q4,Q5のベ
ース・エミツタ接合の面積比を2:3:1:6に
設定した場合の動作について説明する。
Next, the operation when the area ratio of the base-emitter junctions of the transistors Q 9 , Q 3 , Q 4 , and Q 5 is set to 2:3:1:6 will be described.

トランジスタQ1,Q2のベース間の電位差をVAB
とすると、 VAB=kT/qloIC2/IC1 …… IC1+IC2=I0 …… が成立し、出力が「L」レベルのときには、 IC2=IC3+IC4 …… IC5=I0/2 ……〓〓 が成立し、さらに、出力が「L」レベルから
「H」レベルに切り替わるときには上式〜〓〓の
関係に加えて IC3=3/2IC1 …… IC4=1/6IC5=1/12I0 ……〓〓 が成立する。
The potential difference between the bases of transistors Q 1 and Q 2 is V AB
Then, V AB = kT / ql o I C2 / I C1 ... I C1 + I C2 = I 0 ... holds, and when the output is at "L" level, I C2 = I C3 + I C4 ... I C5 = I 0 /2 ...〓〓 holds true, and furthermore, when the output switches from "L" level to "H" level, in addition to the relationship of the above formula ~〓〓, I C3 = 3/2 I C1 ... I C4 =1/6I C5 =1/12I 0 ...〓〓 holds true.

従つて、出力が「L」レベルから「H」レベル
に切り替わるときのIC1をIC1(LH)、IC2をIC2(LH)
VABをVAB(LH)とすると、 IC1(LH)=11/30I0 ……〓〓 IC2(LH)=19/30I0 ……〓〓 VAB(LH)=kT/qlo19/11 ……〓〓 となる。
Therefore, when the output switches from "L" level to "H" level, I C1 is I C1(LH) , I C2 is I C2(LH) ,
If V AB is V AB(LH) , I C1(LH) = 11/30I 0 ……〓〓 I C2(LH) = 19/30I 0 ……〓〓 V AB(LH) = kT/ql o 19/11 ……〓〓.

しかして、出力が「H」レベルに切り替わると IC5=IC4=0 ……〓〓 の関係が成立する。 Therefore, when the output is switched to the "H" level, the following relationship is established: I C5 =I C4 =0...〓〓.

すなわち、第2のカレントミラー回路3は、差
動増幅回路の出力が「H」レベルから「L」レベ
ルに切り替わるときには、トランジスタQ10の導
通によつて、実質的には接続されていないのと同
じ状態となつている。
That is, when the output of the differential amplifier circuit switches from the "H" level to the "L" level, the second current mirror circuit 3 is substantially disconnected due to the conduction of the transistor Q10 . They are in the same state.

一方、出力が「H」レベルから「L」レベルに
切り替わるときには上式、、〓〓の関係に加え
て、以下に示す式〓〓、が成立する。
On the other hand, when the output is switched from the "H" level to the "L" level, in addition to the above equations, the following equation holds true.

IC2=IC3 ……〓〓 IC3=3/2IC1 …… 従つて、出力が「H」レベルから「L」レベル
に切り替わるときのIC1をIC1(HL)、IC2をIC2(HL)
VABをVAB(HL)とすると、 IC1(HL)=2/5I0 …… IC2(HL)=2/5I0 …… VAB(HL)=kT/qlo3/2 ……〓〓 となる。
I C2 = I C3 ...〓〓 I C3 = 3/2I C1 ... Therefore, I C1 when the output switches from "H" level to "L" level is I C1(HL) , and I C2 is I C2(HL) ,
If V AB is V AB(HL) , I C1(HL) = 2/5I 0 ... I C2(HL) = 2/5I 0 ... V AB(HL) = kT /ql o 3/2 ...〓〓 becomes.

よつて本例の回路によれば、スレシユホールド
レベル、VAB(LH)、VAB(HL)及びヒステリシス幅
{VAB(LH)−VAB(HL)}は上式〓〓、〓〓によつて決
定されることになる。
Therefore, according to the circuit of this example, the threshold level, V AB(LH) , V AB(HL) , and hysteresis width {V AB(LH) −V AB(HL) } is determined by the above formulas 〓〓, 〓〓.

ところで、上述したように、第2のカレントミ
ラー回路3は、差動増幅回路の出力が「H」レベ
ルから「L」レベルに切り替わるときには、トラ
ンジスタQ10の導通によつて、実質的には接続さ
れていないのと同じ状態となつている。このこと
は、トランジスタQ10の非導通時(差動増幅回路
の出力が「L」レベルから「H」レベルに切り替
わるとき)には、トランジスタQ2のコレクタ電
流IC2を第2のカレントミラー回路3のエミツタ
電流IC4として流し込むことにより、出力が「L」
レベルから「H」レベルに切り替わるときと、
「H」レベルから「L」レベルに切り替わるとき
とで、第1のカレントミラー回路2のコレクタ電
流IC3の電流値を異なる値とし(式、〓〓参照)、
VAB(LH)とVAB(HL)とのしきい値を設定して、シ
ユミツト回路にヒステリシス特性を与えているの
である。
By the way, as mentioned above, when the output of the differential amplifier circuit switches from the "H" level to the "L" level, the second current mirror circuit 3 is substantially disconnected due to the conduction of the transistor Q10 . The situation is the same as if it had not been done. This means that when the transistor Q 10 is non-conductive (when the output of the differential amplifier circuit switches from the "L" level to the "H" level), the collector current I C2 of the transistor Q 2 is transferred to the second current mirror circuit. By flowing the emitter current I C4 of 3, the output becomes "L".
When switching from level to “H” level,
The current value of the collector current I C3 of the first current mirror circuit 2 is set to a different value when switching from the "H" level to the "L" level (see formula, 〓〓),
By setting the threshold values of V AB (LH) and V AB (HL) , hysteresis characteristics are given to the Schmitt circuit.

(発明の効果) 本発明のシユミツト回路は、差動増幅回路を構
成する一対のトランジスタに対して、本質的には
第1のカレントミラー回路のみを接続し、これに
スイツチング素子によつてスイツチングされる第
2のカレントミラー回路を接続し、第2のカレン
トミラー回路に差動増幅回路の出力側電流を流し
込んで第1のカレントミラー回路のしきい値設定
用の電流値を可変制御することにより、回路の特
性を決定する各種パラメータが定電流値そのもの
には依存しないように構成したので、特性上のば
らつきが低減でき、スレツシユホールドレベル、
差動増幅回路の2入力間の電位差及びヒステリシ
ス幅の変動が抑制され、安定な回路動作を行うこ
とができる。また、上記した従来のヒステリシス
コンパレータのように、ヒステリシス制御のため
にダイオードや基準電源等を利用するものではな
いので、ダイオードの順方向電圧特性の温度変化
による変動や基準電源の変動等に影響されること
がなく、安定な回路動作を行うことができる。さ
らに、差動増幅回路の2入力とも変動入力として
比較できるので、利用範囲も広いものである。
(Effects of the Invention) The Schmitt circuit of the present invention essentially connects only a first current mirror circuit to a pair of transistors constituting a differential amplifier circuit, and connects a pair of transistors constituting a differential amplifier circuit with a switching element. A second current mirror circuit is connected to the second current mirror circuit, and the output side current of the differential amplifier circuit is fed into the second current mirror circuit to variably control the current value for setting the threshold value of the first current mirror circuit. Since the various parameters that determine the characteristics of the circuit are configured so that they do not depend on the constant current value itself, variations in characteristics can be reduced, and the threshold level,
Fluctuations in the potential difference and hysteresis width between two inputs of the differential amplifier circuit are suppressed, and stable circuit operation can be performed. In addition, unlike the conventional hysteresis comparator described above, it does not use a diode or reference power supply for hysteresis control, so it is not affected by changes in the diode's forward voltage characteristics due to temperature changes or fluctuations in the reference power supply. Therefore, stable circuit operation can be achieved. Furthermore, since the two inputs of the differential amplifier circuit can be compared as variable inputs, the scope of use is wide.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係るシユミツト回路の実施例
を示す回路図、第2図は従来例を示す回路図であ
る。 1……エミツタ側接続点、2……第1のカレン
トミラー回路、3……第2のカレントミラー回
路、4……第1の定電流回路、5……第2の定電
流回路、Q1〜Q9……トランジスタ。
FIG. 1 is a circuit diagram showing an embodiment of a Schmitt circuit according to the present invention, and FIG. 2 is a circuit diagram showing a conventional example. 1... Emitter side connection point, 2... First current mirror circuit, 3... Second current mirror circuit, 4... First constant current circuit, 5... Second constant current circuit, Q 1 ~Q 9 ...transistor.

Claims (1)

【特許請求の範囲】 1 差動増幅回路を構成する一対のトランジスタ
と、 これら一対のトランジスタのエミツタ側接続点
に接続される第1の定電流回路と、 これら一対のトランジスタに流れるコレクタ電
流を比較する第1のカレントミラー回路と、 前記第1の定電流回路に比例する第2の定電流
回路と、 この第2の定電流回路の出力側と前記差動増幅
回路の出力側との間に接続され、前記差動増幅回
路の出力側電流を流し込むことにより前記第1の
カレントミラー回路のしきい値設定用の電流値を
可変制御する第2のカレントミラー回路と、 前記差動増幅回路の出力に従つて前記第2のカ
レントミラー回路をスイツチングするスイツチン
グ素子とを備えたことを特徴とするシユミツト回
路。
[Claims] 1. Comparison of a pair of transistors constituting a differential amplifier circuit, a first constant current circuit connected to the emitter side connection point of these pair of transistors, and collector current flowing through these pair of transistors. a first current mirror circuit proportional to the first constant current circuit; and between the output side of the second constant current circuit and the output side of the differential amplifier circuit. a second current mirror circuit that is connected to the differential amplifier circuit and variably controls a current value for threshold setting of the first current mirror circuit by flowing an output side current of the differential amplifier circuit; A Schmitt circuit comprising: a switching element that switches the second current mirror circuit according to an output.
JP60200790A 1985-09-10 1985-09-10 Schmitt circuit Granted JPS6260308A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60200790A JPS6260308A (en) 1985-09-10 1985-09-10 Schmitt circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60200790A JPS6260308A (en) 1985-09-10 1985-09-10 Schmitt circuit

Publications (2)

Publication Number Publication Date
JPS6260308A JPS6260308A (en) 1987-03-17
JPH0377686B2 true JPH0377686B2 (en) 1991-12-11

Family

ID=16430232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60200790A Granted JPS6260308A (en) 1985-09-10 1985-09-10 Schmitt circuit

Country Status (1)

Country Link
JP (1) JPS6260308A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6141409B2 (en) 2013-03-29 2017-06-07 三菱重工業株式会社 Signal system and door control method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59104817A (en) * 1982-12-07 1984-06-16 Matsushita Electric Ind Co Ltd Hysteresis comparator

Also Published As

Publication number Publication date
JPS6260308A (en) 1987-03-17

Similar Documents

Publication Publication Date Title
US4399399A (en) Precision current source
US4437023A (en) Current mirror source circuitry
US4636743A (en) Front end stage of an operational amplifier
KR900008752B1 (en) Current mirror circuit
US4634897A (en) Comparator having a hysteresis characteristic
JPH0322723B2 (en)
KR0169987B1 (en) Amplifier device
US4612513A (en) Differential amplifier
JPH0557609B2 (en)
JPH0377686B2 (en)
JP3347896B2 (en) Constant voltage source circuit
JPH0321927B2 (en)
JP3387859B2 (en) Ternary switch circuit
US6559706B2 (en) Mixer circuitry
JP3736077B2 (en) Voltage comparison circuit
JP2748414B2 (en) Voltage source circuit
JPH0462608B2 (en)
JP2848330B2 (en) Current mirror circuit
JPS6040737B2 (en) transistor circuit
JP2980783B2 (en) Current detection circuit and constant voltage power supply circuit using the same
JP2579932B2 (en) Hysteresis comparator
JP2705301B2 (en) Constant current circuit
JPH066607Y2 (en) Gain control circuit
JP2596151B2 (en) Voltage comparator
JPH0754893B2 (en) Level shift circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term