JPH0378660B2

JPH0378660B2 -

Info

Publication number: JPH0378660B2
Application number: JP60287243A
Authority: JP
Inventors: Noriaki Kishino; Tooru Furuhashi; Hitoya Nakamura; Minoru Abe
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1985-12-20
Filing date: 1985-12-20
Publication date: 1991-12-16
Also published as: JPS62145449A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、ハイレベルデータリンク制御手順を
使用する通信制御装置とその上位装置のような２
つの装置間における情報の転送方式に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention is directed to a communication control device that uses a high-level data link control procedure and a communication control device that uses a high-level data link control procedure.
This relates to a method for transferring information between two devices.

（従来の技術）従来より、ハイレベルデータリング制御手順
（HDLC）を使用する通信制御装置（レイヤ２装
置）とその上位装置（レイヤ３装置）との間で情
報を転送する方式の一つとして、両装置間に共通
のメモリ（以下、共有メモリと称す。）を設け、
該共有メモリをレイヤ２装置およびレイヤ３装置
の両方からアクセスすることによつて行なうもの
がある。(Prior art) Conventionally, this method has been used as one of the methods for transferring information between a communication control device (layer 2 device) and its higher-level device (layer 3 device) that uses high-level data ring control procedures (HDLC). , a common memory (hereinafter referred to as shared memory) is provided between both devices,
Some methods perform this by accessing the shared memory from both layer 2 devices and layer 3 devices.

このような情報転送方式について述べたものと
して、松永他著「HDLC機能の強化が進むデータ
通信用LSI（マイクロプロセツサ周辺LSIシリーズ
第８回）」（日経エレクトロニクス、1984、10、
８、P131〜158）がある。以下、これに沿つて説
明する。 This type of information transfer method is described in Matsunaga et al., "Data communication LSI with increasingly enhanced HDLC functions (microprocessor peripheral LSI series, Part 8)" (Nikkei Electronics, 1984, 10).
8, P131-158). This will be explained below.

第２図は従来の情報転送方式におけるシステム
構成の一例を示すもので、図中、１０はレイヤ２
装置（Ｌ２）、２０はレイヤ３装置（Ｌ３）、３０
は共有メモリであり、レイヤ２装置１０は、シリ
アルデータインタフエース（SDI）１１と、プロ
セツサ（CPU）１２と、リードオンメモリ
（ROM）１３と、ランダムアクセスメモリ
（RAM）１４と、ダイレクトメモリアクセスコ
ントローラ（DMAC）１５とからなつている。 Figure 2 shows an example of a system configuration in a conventional information transfer method, where 10 is layer 2.
Device (L2), 20 is layer 3 device (L3), 30
is a shared memory, and the layer 2 device 10 includes a serial data interface (SDI) 11, a processor (CPU) 12, a read-on memory (ROM) 13, a random access memory (RAM) 14, and a direct memory access It consists of a controller (DMAC) 15.

また、第３図は、前記共有メモリ３０の内部構
成およびDMAC１５内のレジスタ１５１の内容
の一例を示すものである。即ち、共有メモリ３０
は、送受信動作に必要な情報を蓄積する送信用ル
ツク・アツプ・テーブル（TLOOK：８バイト×
８）３１、および受信用ルツク・アツプ・テーブ
ル（RLOOK：８バイト×８）３２を有し、ま
た、これとは別に、実際の転送情報を蓄積する複
数の送信データ・バツフア３３および受信デー
タ・バツフア３４を有している。 Further, FIG. 3 shows an example of the internal configuration of the shared memory 30 and the contents of the register 151 in the DMAC 15. That is, the shared memory 30
is a transmission lookup table (TLOOK: 8 bytes x
8) 31 and a reception lookup table (RLOOK: 8 bytes x 8) 32, and separately from this, a plurality of transmission data buffers 33 and reception data buffers 33 for storing actual transfer information. It has a buffer 34.

前記データ・バツフア３３，３４は、一定の大
きさに区切られた共通のメモリであり、転送情報
が１データバツフアを越えると、続きの転送情報
を他の空きのデータ・バツフア３３（又は３４）
に蓄積する（以下、チエーンを組むと称す。）こ
とにより、長い転送情報に対処するようになして
いる。 The data buffers 33 and 34 are common memories divided into fixed sizes, and when the transfer information exceeds one data buffer, the continuation of the transfer information is transferred to another free data buffer 33 (or 34).
(hereinafter referred to as chaining) to cope with long transfer information.

前記チエーンを組んだ時、これを表示する情報
として、次のデータ・バツフア３３（又は３４）
のアドレスを示すトランスフア・アドレスが、デ
ータバツフア３３（又は３４）内の最後に入れら
れる如くなつている。 When the chain is assembled, the following data buffer 33 (or 34) is displayed as information.
A transfer address indicating the address of the data buffer 33 (or 34) is placed at the end of the data buffer 33 (or 34).

次に、レイヤ３装置２０→レイヤ２装置１０の
情報転送を例として動作を説明する。 Next, the operation will be described using information transfer from the layer 3 device 20 to the layer 2 device 10 as an example.

(1) レイヤ３装置２０は、共有メモリ３０の送信
データ・バツフア３３に転送情報を書込む。チ
エーンを組み必要がある場合は、トランスフ
ア・アドレスを書込みながら、次々と転送情報
を書込む。(1) The layer 3 device 20 writes transfer information to the transmission data buffer 33 of the shared memory 30. If it is necessary to form a chain, write transfer information one after another while writing the transfer address.

(2) レイヤ３装置２０は、TLOOK３１のセグメ
ント０に、送信データ・バツフア３３に蓄積さ
れたデータの先頭アドレス、送信データの長さ
を書込み、送信データ・バツフア・レデイ・フ
ラグを“１”にする。(2) The layer 3 device 20 writes the start address of the data stored in the transmission data buffer 33 and the length of the transmission data in segment 0 of the TLOOK 31, and sets the transmission data buffer ready flag to “1”. do.

(3) レイヤ３装置２０は、レイヤ２装置１０に情
報フレーム送信用のビツト“１”にすることに
より送信要求を伝える。(3) The layer 3 device 20 notifies the layer 2 device 10 of a transmission request by setting the information frame transmission bit to “1”.

(4) レイヤ２装置１０内のDMAC１５は、
TLOOK３１のセグメント０の内容を読取る。(4) The DMAC 15 in the layer 2 device 10 is
Read the contents of segment 0 of TLOOK31.

(5) 前記DMAC１５は、送信データ・バツフ
ア・レデイ・フラグが“１”であることを確認
した上で、送信データ・バツフア３３内の転送
情報を情報フイールドに入れながら、情報フレ
ームをSDI１１に送出し、さらにモデム等の物
理層を構成するレイヤ１装置に対して送出す
る。(5) After confirming that the transmission data buffer ready flag is "1", the DMAC 15 sends the information frame to the SDI 11 while putting the transfer information in the transmission data buffer 33 into the information field. The data is then sent to a layer 1 device such as a modem that constitutes the physical layer.

(6) DMAC１５は、転送情報のビツト数をカウ
ントし、セグメント０に書込まれた送信データ
の長さと比較し、転送終了をチエツクする。(6) The DMAC 15 counts the number of bits of the transfer information, compares it with the length of the transmission data written in segment 0, and checks whether the transfer is complete.

(7) １つの送信データ・バツフア３３内の情報を
転送し終えた時、転送完了でない、即ち前記送
信データの長さとカウント数とが一致しない場
合は、トランスフア・アドレスに従つて、連結
された送信データ・バツフア３３内の情報を転
送する。(7) When the information in one transmission data buffer 33 has been transferred, if the transfer is not completed, that is, the length of the transmission data and the count number do not match, the information is concatenated according to the transfer address. The information in the transmitted data buffer 33 is transferred.

(8) こうして、転送完了まで前記(6)、(7)の動作を
繰返す。(8) In this way, operations (6) and (7) above are repeated until the transfer is completed.

（発明が解決しようとする問題点）しかしながら前記情報転送方式では、転送デー
タの先頭アドレスとデータの長さとを与えなけれ
ばならないことから、 (1) データの長さがチエーンを組まれる程、長い
情報ではデータの長さを通知するために多数の
ビツトを必要とする、 (2) データの転送完了を知るためには、全体を通
してのビツト数を計数するカウンタが必要とな
り、このカウンタのビツト数も大きいものが必
要となる、 (3) １データバツフア内で情報が終わらない場
合、次のデータ・バツフアにデータが続くかど
うかの判断は、前記カウンタの計数値とデータ
の長さとの比較によつて行なうため、多数のビ
ツトの比較が必要とされる等の問題点があつ
た。(Problems to be Solved by the Invention) However, in the above information transfer method, since the start address and length of the data to be transferred must be given, (1) the length of the data is longer as it is chained; Information requires a large number of bits to notify the length of the data. (2) In order to know when data transfer is complete, a counter is required to count the number of bits throughout, and the number of bits on this counter is (3) If the information does not end within one data buffer, it is determined whether the data continues in the next data buffer by comparing the count value of the counter with the length of the data. However, there were problems such as the need to compare a large number of bits.

本発明は前述した問題点を除去し、情報転送に
関わる処理の効率の良い情報転送方式を提供する
ことを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide an information transfer method that eliminates the above-mentioned problems and provides efficient processing related to information transfer.

（問題点を解決するための手段）本発明では前記問題点を解決するため、２つの
装置よりアクセス可能な共有メモリを介して、該
２つの装置間の情報転送を行なう情報転送方式に
おいて、前記共有メモリを少なくとも複数のデー
タ・バツフアで構成するとともに、転送情報を蓄
積したデータ・バツフアの位置を示す情報からな
る転送要求を、前記２つの装置間で送受信する手
段を設け、前記各データ・バツフアに、続きの情
報を格納したデータ・バツフアがあるか否かを示
すチエーン化情報を格納するチエーン化情報エリ
アと、続きの情報を格納したデータ・バツフアが
ある場合は次のデータ・バツフアの位置を示す次
データバツフア情報を格納し、続きの情報を格納
したデータ・バツフアがない場合は該データ・バ
ツフア内で最後の転送情報が格納されているアド
レスを示す最終情報アドレスを格納するデータバ
ツフア情報エリアと、転送情報を格納する転送情
報エリアとを設定した。(Means for Solving the Problems) In order to solve the above problems, the present invention provides the above-mentioned information transfer method for transferring information between two devices via a shared memory accessible by the two devices. The shared memory is configured with at least a plurality of data buffers, and means is provided for transmitting and receiving a transfer request consisting of information indicating the position of the data buffer storing transfer information between the two devices, and each of the data buffers contains a chaining information area that stores chaining information indicating whether there is a data buffer that stores continuation information, and if there is a data buffer that stores continuation information, the position of the next data buffer. A data buffer information area that stores the next data buffer information indicating the next data buffer, and if there is no data buffer storing the continuation information, stores the last information address indicating the address where the last transfer information is stored in the data buffer. , and a transfer information area to store transfer information.

（作用）本発明によれば、転送情報を蓄積したデータ・
バツフアの位置を示す情報を送るのみで転送要求
を出すことができ、データ・バツフアのチエーン
化情報エリア内のチエーン化情報を読出すことに
より、続きの転送情報を蓄積したデータ・バツフ
アがあるか否かを判定でき、さらに続きのデー
タ・バツフアがある時はデータバツフア情報エリ
ア内の次データバツフア情報に基づいて、次のデ
ータ・バツフアをアクセスでき、続きのデータ・
バツフアがない時はそのデータ・バツフアの読出
し開始時点からの計数値とデータバツフア情報エ
リア内の最終情報アドレスとを比較することによ
り、転送完了のチエツクを行なうことができる。(Function) According to the present invention, data and
A transfer request can be issued simply by sending information indicating the buffer position, and by reading the chaining information in the chaining information area of the data buffer, is there a data buffer that has accumulated subsequent transfer information? If there is a subsequent data buffer, the next data buffer can be accessed based on the next data buffer information in the data buffer information area.
When there is no buffer, it is possible to check whether the transfer is complete by comparing the count value from the start of reading the data buffer with the final information address in the data buffer information area.

（実施例）第１図は本発明方式の一実施例を示すもので、
図中、第２図と同一構成部分は同一符号をもつて
表わす。即ち、１０ａはレイヤ２装置、２０はレ
イヤ３装置、４０は共有メモリである。(Example) Figure 1 shows an example of the method of the present invention.
In the figure, the same components as in FIG. 2 are denoted by the same reference numerals. That is, 10a is a layer 2 device, 20 is a layer 3 device, and 40 is a shared memory.

レイヤ２装置１０ａは、シリアルデータインタ
フエース（SDI）１１と、プロセツサ（CPU）１
２と、リードオンメモリ（ROM）１３と、ラン
ダムアクセスメモリ（RAM）１４と、ダイレク
トメモリアクセスコントローラ（DMAC）１５
と、出力ポート１６と、入力ポート１７とを備え
ている。 The layer 2 device 10a includes a serial data interface (SDI) 11 and a processor (CPU) 1.
2, read-on memory (ROM) 13, random access memory (RAM) 14, and direct memory access controller (DMAC) 15
, an output port 16 , and an input port 17 .

出力ポート１６および入力ポート１７は、レイ
ヤ２装置１０ａとレイヤ３装置２０との間で直
接、コマンドをやりとりするためのもので、それ
ぞれ受信リクエストRRQをレイヤ３装置２０に
通知し、レイヤ３装置２０より通知された送信リ
クエストSRQを受ける。前記受信リクエスト
RRQ、送信リクエストSRQの内容は、共有メモ
リ４０における転送情報の蓄積されたデータ・バ
ツフアの位置を示すアドレス、番号（ナンバ）等
の情報である。なお、データ・バツフアがチエー
ン化されている場合には、最初のデータバツフア
の位置、例えばナンバを通知する。 The output port 16 and the input port 17 are for directly exchanging commands between the layer 2 device 10a and the layer 3 device 20, and each notify the layer 3 device 20 of the received request RRQ, and the layer 3 device 20 Receive the transmission request SRQ notified by. The received request
The contents of the RRQ and transmission request SRQ include information such as an address and a number indicating the location of the data buffer in the shared memory 40 in which transfer information is stored. Note that if the data buffers are chained, the position of the first data buffer, for example, the number, is notified.

第４図は共有メモリ４０の内容を示すもので、
同じ容量を有し、且つそれぞれを区別するデータ
バツフアナンバ（DBNO）０，１，２，…ｎを
付与されている複数のデータ・バツフア４１−
０，４１−１，４１−２，…４１−ｎを備えてい
る。各データ・バツフア４１−０〜４１−ｎは、
チエーン化情報エリア４２−０〜４２−ｎと、デ
ータバツフア情報エリア４３−０〜４３−ｎと、
転送情報エリア４４−０〜４４−ｎとからなつて
いる。 FIG. 4 shows the contents of the shared memory 40.
A plurality of data buffers 41- which have the same capacity and are assigned data buffer numbers (DBNO) 0, 1, 2,...n to distinguish them from each other.
0, 41-1, 41-2, . . . 41-n. Each data buffer 41-0 to 41-n is
Chain information areas 42-0 to 42-n, data buffer information areas 43-0 to 43-n,
It consists of transfer information areas 44-0 to 44-n.

チエーン化情報エリア４２−０〜４２−ｎに
は、チエーン化情報Ｃが格納され、該チエーン化
情報Ｃが“０”の時は次に続くチエーン化された
データ・バツフアがないことを示し、“１”の時
は次に続くチエーン化されたデータ・バツフアが
あることを示す。データバツフア情報エリア４３
−０〜４３−ｎの内容Ｄは、チエーン化情報Ｃの
値によつて内容が異なり、Ｃ＝０の場合はそのデ
ータ・バツフア内で最後の転送情報のアドレスを
示す最終情報アドレスが格納され、Ｃ＝１の場合
は次のデータ・バツフアの位置を示す次のデータ
バツフア情報、例えばDBNOが格納される。ま
た、転送情報エリア４４−０〜４４−ｎには転送
情報が蓄積される。 Chaining information C is stored in the chaining information areas 42-0 to 42-n, and when the chaining information C is "0", it indicates that there is no subsequent chained data buffer, When it is "1", it indicates that there is a next chained data buffer. Data buffer information area 43
The contents D of -0 to 43-n differ depending on the value of the chaining information C, and when C=0, the final information address indicating the address of the last transfer information in the data buffer is stored. , C=1, next data buffer information indicating the position of the next data buffer, for example DBNO, is stored. Further, transfer information is accumulated in the transfer information areas 44-0 to 44-n.

次にレイヤ３装置２０→レイヤ２装置１０ａの
情報転送を例にとつて動作を説明する。 Next, the operation will be described using information transfer from the layer 3 device 20 to the layer 2 device 10a as an example.

(1) レイヤ３装置２０は空きのデータ・バツフ
ア、例えば４１−０の転送情報エリア４４−０
に転送情報を書込む。転送情報が長く、チエー
ンを組む必要のある場合はチエーン化情報エリ
ア４２−０内のチエーン化情報Ｃを“１”と
し、次に続きの転送情報を書込むための空きデ
ータ・バツフア、例えば４１−１のDBNO、
即ち「１」をデータバツフア情報エリア４３−
０に書込む。(1) The layer 3 device 20 has an empty data buffer, for example, the transfer information area 44-0 of 41-0.
Write transfer information to. If the transfer information is long and it is necessary to form a chain, set the chaining information C in the chaining information area 42-0 to "1", and then write an empty data buffer, e.g. 41, to write the next transfer information. -1 DBNO,
That is, "1" is set in the data buffer information area 43-
Write to 0.

(2) 該データ・バツフア４１−１で転送情報を全
て書終えた場合、レイヤ３装置２０は、データ
バツフア４１−１のチエーン化情報エリア４２
−１内のチエーン化情報Ｃを“０”とし、さら
にその転送情報エリア４４−１で最後に転送情
報を書込んだアドレスを、データバツフア情報
エリア４３−１に書込む。(2) When all the transfer information has been written in the data buffer 41-1, the layer 3 device 20 writes the chaining information area 42 of the data buffer 41-1.
The chaining information C in -1 is set to "0", and the address where the last transfer information was written in the transfer information area 44-1 is written in the data buffer information area 43-1.

(3) レイヤ３装置２０はレイヤ２装置１０ａに対
し、入力ポート１７を介して受信リクエスト
SRQ、ここでは転送情報の最初に書込まれた
DBNO「０」を通知する。(3) The layer 3 device 20 requests the layer 2 device 10a to receive the request via the input port 17.
SRQ, where the first written transfer information
Notify DBNO "0".

(4) レイヤ２装置１０ａは、通知されたDBNO
「０」を読取り、次にそのデータ・バツフア４
１−０のチエーン化情報Ｃを読取る。(4) The layer 2 device 10a receives the notified DBNO.
Read “0” and then write that data buffer 4
Read the chaining information C of 1-0.

(5) この時、チエーン化情報Ｃは“１”であるか
ら、データ・バツフア４１−０の転送情報エリ
ア４４−０内の情報全てを情報フイールドに挿
入しながら、情報フレームをSDI１１を介して
レイヤ１装置（図示せず）に対して送出する。(5) At this time, since the chaining information C is "1", the information frame is transferred via the SDI 11 while inserting all the information in the transfer information area 44-0 of the data buffer 41-0 into the information field. It is sent to a layer 1 device (not shown).

(6) データ・バツフア４１−０内の転送情報を全
て送出し終ると、データバツフア情報エリア４
３−０の内容Ｄ、即ちDBNO「１」より、続き
の情報が蓄積されているデータ・バツフア４１
−１を選び、そのチエーン化情報Ｃの内容をチ
エツクする。(6) When all the transfer information in the data buffer 41-0 has been sent, the data buffer information area 4
Data buffer 41 in which the following information is stored from content D of 3-0, that is, DBNO "1"
-1 and check the contents of its chaining information C.

(7) この時、Ｃ＝“０”であるから、データバツ
フア情報エリア４３−１の内容Ｄより、その転
送情報エリア４４−１内での最終情報アドレス
を確認し、該転送情報エリア４４−１の情報を
情報フイールドに挿入しながら、情報フレーム
をレイヤ１装置に対して送出する。この際、送
出情報のビツト数をカウントしながら、前記最
終情報アドレスと比較し、転送が完了したかど
うかをチエツクする。(7) At this time, since C=“0”, check the final information address in the transfer information area 44-1 from the content D of the data buffer information area 43-1, and The information frame is sent to the layer 1 device while inserting the information into the information field. At this time, the number of bits of the transmitted information is counted and compared with the final information address to check whether the transfer is complete.

なお、動作(6)で、Ｃ＝“１”の場合は動作(5)、
(6)を繰返し、また、動作(4)でＣ＝“０”の場合に
は、動作(7)へ移行する。 In addition, in operation (6), if C="1", operation (5),
Repeat (6), and if C="0" in operation (4), move to operation (7).

このように本実施例によれば、１データバツフ
ア内で情報が閉じているか、チエーン化されて次
のデータ・バツフアに続くかどうかは、１ビツト
のチエーン化情報の判断だけで良く、また、転送
完了のチエツクは、チエーン化されたデータ・バ
ツフアのうちの最後の分についてその情報のビツ
ト数を計数し、これを最終情報アドレスと比較す
るのみで良く、さらにこの最終情報アドレスは最
大１データ・バツフア分であるため、従来のよう
に転送情報の全てに亘るビツト数の計数や比較、
さらにこの全ビツト数を表わす長さのデータの通
知が不要となる。また、チエーン化情報や前記最
終情報アドレスはデータ・バツフア内に格納さ
れ、転送要求は直接、DBNOを送ることにより
行なわれるため、従来のようにテーブルを共有メ
モリ内に設ける必要がなく、共有メモリを有効に
使用することができる。 In this way, according to this embodiment, whether information is closed within one data buffer or whether it is chained and continues to the next data buffer can be determined only by the judgment of 1-bit chaining information. To check for completion, it is only necessary to count the number of bits of information for the last part of the chained data buffer and compare this with the final information address. Because it is a buffer, it is not possible to count and compare the number of bits for all transferred information as in the past.
Furthermore, there is no need to notify data with a length representing the total number of bits. In addition, the chaining information and the final information address are stored in the data buffer, and the transfer request is made directly by sending the DBNO, so there is no need to create a table in the shared memory as in the past. can be used effectively.

なお、前記実施例では、転送要求を入力（又は
出力）ポートを介して送つているが、これに限定
されるものではない。また、各データ・バツフア
内のチエーン化情報エリア・バツフア情報エリア
および転送情報エリアの配置は任意に定めること
ができ、図示のものに限定されることはない。 Note that in the embodiment described above, the transfer request is sent via the input (or output) port, but the present invention is not limited to this. Further, the arrangement of the chained information area, buffer information area, and transfer information area within each data buffer can be arbitrarily determined, and is not limited to what is shown in the drawings.

第５図は本発明の他の実施例を示すもので、こ
こでは共有メモリとしてページメモリを用いた例
を示す。即ち、図中、５０−０〜５０−ｎはペー
ジメモリ（PM）であり、互いに独立な一定の記
憶量を有する複数（ここではｎ個）のメモリから
なつている。また、各PM５０−０〜５０−ｎに
は各々を識別するための番号（ナンバ）＃０〜
＃ｎが付されている。また、１１はシリアルデー
タインタフエース（SDI）、１２はプロセツサ
（CPU）、１８，１９は入出力ポート（port0，
port1）である。入出力ポート１８，１９は前記
実施例における出力ポートと入力ポートとを一緒
にしたものであり、図示しない２つのレイヤ３装
置にそれぞれ接続されている。また、１１ａ，１
２ａ，１８ａ，１９ａは各装置のデータバスであ
り、データバス１１ａ，１８ａ，１９ａは全てデ
ータバス１２ａに接続されている。また、前記各
PM５０−１〜５０−ｎは、前記データバス１１
ａ，１２ａ，１８ａ，１９ａのいずれの配下で動
作するかを、CPU１２により、独立に（ロータ
リースイツチ的に）切換え制御される如くなつて
いる。 FIG. 5 shows another embodiment of the present invention, in which a page memory is used as the shared memory. That is, in the figure, 50-0 to 50-n are page memories (PM), which are composed of a plurality of (n in this case) memories each having a fixed storage capacity that is independent of each other. In addition, each PM50-0 to 50-n has a number (number) #0 to 50-n to identify each PM.
#n is attached. In addition, 11 is a serial data interface (SDI), 12 is a processor (CPU), and 18 and 19 are input/output ports (port0,
port1). The input/output ports 18 and 19 are a combination of the output port and the input port in the embodiment described above, and are respectively connected to two layer 3 devices (not shown). Also, 11a, 1
2a, 18a, 19a are data buses of each device, and data buses 11a, 18a, 19a are all connected to data bus 12a. In addition, each of the above
The PMs 50-1 to 50-n are connected to the data bus 11.
A, 12a, 18a, and 19a are controlled by the CPU 12 to switch independently (in the manner of a rotary switch) which one of them is operated under.

次にレイヤ３装置→レイヤ２装置の情報転送を
例にとつて動作を説明する。 Next, the operation will be explained using information transfer from layer 3 device to layer 2 device as an example.

(1) 情報転送の要求が生じたレイヤ３装置は、接
続されている入出力ポート、例えば１８を介し
て、空きのPM、例えば５０−０をそのデータ
バス１８ａの配下で動作できるように制御し、
転送する情報を書込む。この場合、転送情報が
１つのページメモリでおさまらない場合、本発
明に従つてチエーンを組む。(1) The layer 3 device that has received the request for information transfer controls a vacant PM, for example 50-0, to operate under its data bus 18a via the connected input/output port, for example 18. death,
Write the information to be transferred. In this case, if the transferred information does not fit in one page memory, a chain is formed according to the present invention.

(2) レイヤ３装置は情報の書込みが終了すると、
入出力ポート１８を介してCPU１２に対し、
転送要求、即ち情報が書込まれているページメ
モリのナンバ、ここでは「＃０」を通知する。
チエーンが組まれている場合では、転送情報が
書込まれている最初のページメモリのナンバの
みの通知でよい。(2) When the layer 3 device finishes writing information,
To the CPU 12 via the input/output port 18,
The transfer request, that is, the page memory number in which the information is written, here "#0", is notified.
If a chain is formed, only the number of the first page memory in which transfer information is written may be notified.

(3) CPU１２は入出力ポート１８からの通知が
あると、そのページメモリ５０−０を自装置の
データバス１２ａの配下で動作するように切換
える。(3) When the CPU 12 receives a notification from the input/output port 18, it switches the page memory 50-0 to operate under the data bus 12a of its own device.

(4) CPU１２は前記PM５０−０の内容を本発明
に従つて処理する。(4) The CPU 12 processes the contents of the PM 50-0 according to the present invention.

このように本発明は、レイヤ２装置とレイヤ３
装置との間の転送手段がDMACによるものだけ
でなく、他の手段の場合でも有効となり、１デー
タバツフア単位で転送処理を独立させることがで
きる等の理由により、前記ページメモリを用いた
転送方式のように、各データ・バツフアが独立し
ている場合には特に有効となる。 In this way, the present invention provides a layer 2 device and a layer 3 device.
The transfer method using page memory is effective not only when the transfer method between the device and the device is DMAC, but also when other means are used, and transfer processing can be made independent in units of one data buffer. This is particularly effective when each data buffer is independent.

なお、これまではレイヤ２装置とレイヤ３装置
との間の情報転送について説明したが、レイヤ２
装置以下とレイヤ３装置以下との間、もしくはレ
イヤ３装置以下とレイヤ４装置以下との間におけ
る情報転送においても有効であり、その他、あら
ゆる装置に適用できる。 Up to now, information transfer between layer 2 devices and layer 3 devices has been explained, but layer 2
It is also effective for information transfer between a device below and a layer 3 device or below, or between a layer 3 device or below and a layer 4 device or below, and can be applied to all other devices.

（発明の効果）以下説明したように本発明によれば、１データ
バツフア内で情報が閉じているか、チエーン化さ
れて次のデータ・バツフアに続くかどうかは、最
低１ビツトのチエーン化情報の判断だけで良く、
また、転送完了のチエツクは、チエーン化された
データ・バツフアのうちの最後の分についてその
情報のビツト数を計数し、これを最後情報アドレ
スと比較するのみで良く、さらにこの最終情報ア
ドレスは最大１データ・バツフア分であるため、
従来のように転送情報の全てに亘るビツト数の計
数や比較、およびこの全ビツト数を表わす長さの
データの通知が不要となり、さらに１データバツ
フア単位で転送動作を独立させた構成をとれる等
の利点がある。(Effects of the Invention) As explained below, according to the present invention, whether information is closed within one data buffer or whether it is chained and continues to the next data buffer is determined by at least one bit of chaining information. Just that is fine.
In addition, to check the completion of transfer, it is only necessary to count the number of bits of information for the last part of the chained data buffer and compare this with the last information address. Since it is one data buffer,
This eliminates the need to count and compare the number of bits in all of the transfer information and to notify the length of data that represents the total number of bits as in the past, and also allows for a configuration in which transfer operations are independent for each data buffer. There are advantages.

[Brief explanation of drawings]

第１図は本発明の情報転送方式の一実施例を示
すシステム構成図、第２図は従来の情報転送方式
によるシステム構成の一例を示す図、第３図は従
来の共有メモリの構成を示す図、第４図は本発明
による共有メモリの構成を示す図、第５図は本発
明の他の実施例を示すシステム構成図である。１０ａ……レイヤ２装置、１１……シリアルデ
ータインタフエース、１２……プロセツサ、１５
……ダイレクトメモリアクセスコントローラ、１
６……出力ポート、１７……入力ポート、２０…
…レイヤ３装置、４０……共有メモリ、４１−０
〜４１−ｎ……データ・バツフア、４２−０〜４
２−ｎ……チエーン化情報エリア、４３−０〜４
３−ｎ……データ・バツフア情報エリア、４４−
０〜４４−ｎ……転送情報エリア。 FIG. 1 is a system configuration diagram showing an embodiment of the information transfer method of the present invention, FIG. 2 is a diagram showing an example of a system configuration using a conventional information transfer method, and FIG. 3 is a diagram showing the configuration of a conventional shared memory. 4 are diagrams showing the configuration of a shared memory according to the present invention, and FIG. 5 is a system configuration diagram showing another embodiment of the present invention. 10a...Layer 2 device, 11...Serial data interface, 12...Processor, 15
...Direct memory access controller, 1
6...Output port, 17...Input port, 20...
...Layer 3 device, 40...Shared memory, 41-0
~41-n...Data buffer, 42-0~4
2-n...Chain information area, 43-0 to 4
3-n...Data buffer information area, 44-
0 to 44-n...Transfer information area.

Claims

[Scope of Claims] 1. An information transfer method for transferring information between two devices via a shared memory accessible by the two devices, wherein the shared memory is configured with at least a plurality of data buffers, and A means is provided for transmitting and receiving a transfer request consisting of information indicating the location of a data buffer storing transfer information between the two devices, and each data buffer has a data buffer storing continuation information. A chaining information area that stores chaining information indicating whether or not the chaining information is present, and if there is a data buffer that stores continuation information, stores next data buffer information that indicates the position of the next data buffer, and stores the continuation information. If there is no data buffer, a data buffer information area that stores the final information address indicating the address where the last transfer information is stored in the data buffer, and a transfer information area that stores the transfer information are set. An information transfer method characterized by: