JPH0379743B2 - - Google Patents
Info
- Publication number
- JPH0379743B2 JPH0379743B2 JP57091242A JP9124282A JPH0379743B2 JP H0379743 B2 JPH0379743 B2 JP H0379743B2 JP 57091242 A JP57091242 A JP 57091242A JP 9124282 A JP9124282 A JP 9124282A JP H0379743 B2 JPH0379743 B2 JP H0379743B2
- Authority
- JP
- Japan
- Prior art keywords
- graphic information
- graphic
- vector
- data
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
本発明は、座標入力装置等の図形情報の入力手
段、グラフイツクデイスプレイ等の図形情報の表
示手段、および計算機等の図形情報の処理手段を
有する図形編集装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a graphic editing device having a graphic information input means such as a coordinate input device, a graphic information display means such as a graphic display, and a graphic information processing means such as a calculator.
集積回路のマスクパターンは通常数層ないし十
数層で構成され、これらのマスクパターン図を設
計することをしばしばレイアウトと呼ぶ。マスク
はシリコン基板を加工するために用いられるの
で、各層マスク図形相互間または自層マスク自身
の図形に対して作図のために多くの設計規則が存
在する。これをレイアウト設計規則という。もし
レイアウト設計規則が守られていないときは、そ
の違反の程度に応じて、シリコン基板上に形成さ
れるはずの素子が形成されなかつたり、動作不良
の素子が形成されたりする。最近の集積回路では
1チツプに1万以上の素子が集積されることも珍
らしくなく、このような集積回路では、1個の素
子のレイアウト設計規則違反のために全体が動作
しなくなる場合がしばしばある。したがつて、レ
イアウトされたマスクパターン図に設計規則違反
があるか否かを検査する作業は非常に重要な作業
である。 Mask patterns for integrated circuits usually consist of several to ten or more layers, and designing these mask patterns is often called layout. Since the mask is used to process a silicon substrate, there are many design rules for drawing between each layer mask figure or the figure of the own layer mask itself. These are called layout design rules. If the layout design rules are not followed, depending on the degree of violation, elements that are supposed to be formed on the silicon substrate may not be formed, or elements may be malfunctioning. It is not uncommon for modern integrated circuits to have more than 10,000 elements integrated on a single chip, and in such integrated circuits, the entire circuit often stops working due to a violation of layout design rules for one element. be. Therefore, it is a very important task to inspect the laid out mask pattern diagram for any violation of design rules.
従来、レイアウト設計規則違反があるか否かの
検査は人手または計算機によつて行なわれてい
た。人手による検査はどうしても検査もれが発生
し、検査の信頼性に乏しいのが欠点である。ま
た、計算機による設計規則検査は、レイアウトさ
れたマスクパターン図の図形データおよびレイア
ウト設計規則のデータを計算機へ入力することに
よつて行なわれる。今までの計算機を用いた設計
規則の検査は、計算時間がかかるということが欠
点である。すなわち、レイアウト設計規則の検査
は大形計算機ですらその処理に数10分〜数時間が
かかる。これは集積回路に集積される素子数が多
くなつているからである。 Conventionally, inspection to determine whether there is a violation of layout design rules has been performed manually or by computer. The disadvantage of manual inspection is that it inevitably causes omissions, and the reliability of the inspection is poor. Further, the design rule inspection by a computer is performed by inputting the graphic data of the laid out mask pattern diagram and the data of the layout design rule to the computer. The disadvantage of conventional computer-based design rule inspections is that they require a lot of calculation time. In other words, inspection of layout design rules takes several tens of minutes to several hours even on a large computer. This is because the number of elements integrated into integrated circuits is increasing.
この欠点は、レイアウト完了後行なう第1回目
の設計規則検査の場合は欠点というべきものでは
ない。しかしながら、第1回目の検査で検出され
た規則違反箇所を人間が修正する限りはどうして
も誤りを犯す可能性をゼロにすることはできな
い。したがつて、設計規則検査は2回以上行なう
必要がある。従来の計算機による設計規則検査は
このような2回目以降の設計規則検査に対しては
計算機処理上大きな無駄が生ずる。すなわち、第
2回目以降の設計規則検査では、ほとんどの部分
が設計規則に合致しており、規則違反が存在する
とすれば修正を施した図形に関連する部分だけの
はずであるが、従来の設計規則検査ではすべての
図形を対象にしてその検査を行なう。したがつて
第2回目以降は検査をする必要がない部分も設計
規則検査をしているわけで、これは計算機処理上
の大きな無駄というべきものである。 This drawback is not a drawback in the case of the first design rule inspection performed after completion of layout. However, as long as humans correct the rule violations detected in the first inspection, it is impossible to eliminate the possibility of making errors. Therefore, it is necessary to perform the design rule check more than once. In conventional computer-based design rule checks, a large amount of computer processing is wasted for such second and subsequent design rule checks. In other words, in the second and subsequent design rule inspections, most parts conform to the design rules, and if there are any violation of the rules, it should be only in the parts related to the modified figures, but the conventional design In rule inspection, all figures are inspected. Therefore, from the second time onwards, design rule inspection is performed even on parts that do not need to be inspected, which can be considered a major waste in terms of computer processing.
本発明の目的は、2回目以降のレイアウト設計
規則の検査における無駄な計算機処理部分を省略
し、その検査処理時間を短縮する手段を提供する
ことにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a means for omitting unnecessary computer processing in the second and subsequent layout design rule inspections and shortening the inspection processing time.
上記の目的を達成するために本発明の図形編集
装置は、図形情報の入力手段、図形情報の表示手
段および図形情報の処理手段を有し、上記図形情
報の処理手段は、上記図形情報の入力手段からの
図形情報の修正指示に応答して、修正された図形
情報を、修正されなかつた図形情報と区別して記
憶すると共に、上記修正された図形情報と修正さ
れなかつた図形情報との間で設計規則の検査を行
なうように構成されてなることを特徴とする。2
回目以降の設計規則検査においては、設計規則違
反があるとすればこの修正された図形に関連する
ものだけであるので、計算機はこの区別された図
形データに関してだけ設計規則検査を行なえばよ
いので、計算機の処理量は大幅に削減され、計算
時間も短縮される。 In order to achieve the above object, the graphic editing device of the present invention includes a graphic information input means, a graphic information display means, and a graphic information processing means, and the graphic information processing means inputs the graphic information. In response to an instruction to modify the graphic information from the means, the modified graphic information is stored separately from the unmodified graphic information, and the modified graphic information is stored between the modified graphic information and the unmodified graphic information. The present invention is characterized in that it is configured to perform design rule inspection. 2
In subsequent design rule checks, if there are any design rule violations, they are only related to this modified figure, so the computer only needs to perform design rule checks on this differentiated figure data. The amount of computer processing is significantly reduced, and the calculation time is also shortened.
以下、実施例により本発明を詳しく説明する。 Hereinafter, the present invention will be explained in detail with reference to Examples.
第1図は本発明を実施する図形編集装置のブロ
ツク図である。ここで1は計算機、2はグラフイ
ツクデイスプレイ、3は座標入力装置である。座
標入力装置は通常タブレツトと呼ばれるもので、
座標入力装置はグラフイツクデイスプレイの画面
上の位置と対応がとられている。これにより人間
は画面上の任意の位置の座標を指定し、それを計
算機へ入力してやることができるようにされてい
る。 FIG. 1 is a block diagram of a graphic editing device embodying the present invention. Here, 1 is a calculator, 2 is a graphic display, and 3 is a coordinate input device. The coordinate input device is usually called a tablet.
The coordinate input device corresponds to the position on the screen of the graphic display. This allows humans to specify the coordinates of any position on the screen and input them into a computer.
図形編集装置においては計算機が上記のように
して入力される座標データがどのような意味をも
つか知ることができるようにするため、座標入力
に先立つてコマンドの入力がグラフイツクデイス
プレイに付属するキーボードより行なわれる。コ
マンドとしては、新たに図形を追加したり、修正
したりするためのコマンドが各種準備されてい
る。計算機はコマンドで指定されるように図形の
データを作成または変更するが、図形データがメ
モリの中に記憶されるテーブルフオーマツトを第
2図に示す。ここでテーブルの1つの単位は図形
を構成する辺ベクトルの情報である。マスクパタ
ーンの場合、図形は閉多角形の集合であり、辺ベ
クトルの右手が埋められるものとする。第2図で
実線で囲まれる部分が1つのベクトルの情報であ
り、VN欄はそのベクトルに与えられる固有の番
号、PN欄はそのベクトルが構成する多角形に与
えられる多角形固有の番号、LY欄はそのベクト
ルの層名、SP欄およびEP欄はそれぞれベクトル
の始点および終点の座標値、SN欄およびEN欄
はそれぞれそのベクトルの始点側および終点側に
接続している隣りのベクトルの番号である。 In graphic editing devices, in order to enable the calculator to know the meaning of the coordinate data input as described above, commands can be input using the keyboard attached to the graphic display prior to inputting coordinates. It is done more. Various commands are prepared for adding new figures or modifying them. The computer creates or changes graphic data as specified by commands, and FIG. 2 shows the table format in which the graphic data is stored in memory. Here, one unit of the table is information on side vectors forming a figure. In the case of a mask pattern, the figure is a set of closed polygons, and the right hand side of the side vector is filled in. In Figure 2, the part surrounded by a solid line is information about one vector, the VN column is a unique number given to that vector, the PN column is a polygon-specific number given to the polygon that the vector forms, LY The column is the layer name of the vector, the SP column and EP column are the coordinate values of the vector's start point and end point, respectively, and the SN column and EN column are the numbers of the adjacent vectors connected to the vector's start point side and end point side, respectively. be.
このような図形データのテーブルは本図形編集
装置をチエツクオフモードにして使用することに
より入力し作成することができる。すなわち、チ
エツクオフモードとはレイアウト設計規則検査を
コマンドの処理に引きつづいて行わないモードで
あり、このモードでのコマンドの処理機能は従来
の図形編集装置と同等の機能である。 Such a table of graphic data can be input and created by using the graphic editing device in the check-off mode. That is, the check-off mode is a mode in which a layout design rule check is not performed following command processing, and the command processing function in this mode is the same as that of a conventional graphic editing device.
本発明はチエツクオンモードにて実行される。
チエツクオンモードにはチエツクオフモード時に
CHK ONの文字列および改行マークを続けて投
入することにより遷移することができる。以下に
チエツクオンモード時におけるコマンドの処理の
流れを示す。 The invention is implemented in check-on mode.
In check-on mode, in check-off mode
A transition can be made by continuously inserting the character string CHK ON and a new line mark. The flow of command processing in check-on mode is shown below.
ここで、第2図に示したようなマスクパターン
の図形データテーブルはすでに作られているもの
と仮定する。これは前述したように本発明が設計
規則違反の少ないマスクパターン図の修正に効果
があるゆえに行なう仮定である。 Here, it is assumed that a graphic data table for the mask pattern as shown in FIG. 2 has already been created. This assumption is made because, as described above, the present invention is effective in modifying mask pattern diagrams with fewer violations of design rules.
コマンドの例としては多角形の一辺を拡げる機
能をもつSTRECHをとる。まず、キーボードよ
りSTRECHというコマンドの文字列と層名を示
す文字列を入力する。引き続き第3図に示すよう
にデイスプレイの画面上で拡げる辺を指定し(点
4)、さらにその辺の移動先を指定する(点5)。
さらに引きつづいて、コマンドおよびパラメータ
の入力終了を示す改行マークをキーボードから入
力すれば、計算機は以下の処理を行なう。 An example of a command is STRECH, which has the function of expanding one side of a polygon. First, enter the command string STRECH and the layer name string from the keyboard. Subsequently, as shown in FIG. 3, the side to be widened is specified on the display screen (point 4), and the destination of that side is also specified (point 5).
Then, if a new line mark indicating the end of command and parameter input is input from the keyboard, the computer performs the following processing.
まず、第2図の図形テーブルの各ベクトルのデ
ータを取り出し、今入力された層名としY欄を比
較し、さらに、第3図の4の点の座標がSP欄お
よびEP欄で生成されるベクトルに含まれている
かどうかをチエツクすることにより、第3図の4
の点によつて指定される辺のベクトルのデータを
取り出す。ここでこのベクトルの番号をVNOと
する。次にこのベクトルのデータのSN欄および
EN欄の数をキーに、他のベクトルのVN欄を検
索しその値が一致する各1ずつのベクトルのデー
タを取り出す。これらのベクトルの番号をそれぞ
れVNS、VNEとする。 First, take out the data for each vector in the figure table in Figure 2, compare it with the layer name just entered in the Y column, and then generate the coordinates of point 4 in Figure 3 in the SP and EP columns. 4 in Figure 3 by checking whether it is included in the vector.
Retrieve the data of the edge vector specified by the point. Here, let the number of this vector be VN O. Next, the SN column of this vector data and
Using the number in the EN column as a key, search the VN columns of other vectors and extract data for each vector whose value matches. Let the numbers of these vectors be VN S and VN E , respectively.
次に、第3図の4の点と5の点の変位をとる。
これをΔx、Δy(第3図の例ではΔyは0)とすれ
ば、VNO、VNSおよびVNEのベクトルのSP欄お
よびEP欄は次のように書き換えられる。 Next, the displacements of points 4 and 5 in FIG. 3 are taken.
If these are Δx and Δy (in the example of FIG. 3, Δy is 0), the SP column and EP column of the vectors VN O , VN S and VN E can be rewritten as follows.
(1) VNOのベクトル
SPx=SPx+Δx
SPy=SPx+Δy
EPx=EPx+Δx
EPx=EPx+Δy
(2) VNSのベクトル(始点側の隣接ベクトル)
EPx=EPx+Δx
EPy=EPy+Δy
(3) VNEのベクトル(終点側の隣接ベクトル)
SPx=SPx+△x
SPy=SPy+△y
以上の操作によつて修正された新しい図形デー
タテーブル(第2図)が形成される。そしてこの
データをもとにグラフイツクデイスプレイの画面
表示は第4図に示すように更新される。ここまで
の処理は原理的には従来の図形編集装置と同じで
ある。本発明ではチエツクオンモード時に更に以
下の処理が行なわれる。(1) Vector of VN O SP x = SP x + Δx SP y = SP x + Δy EP x = EP x + Δx EP x = EP x + Δy (2) Vector of VN S (adjacent vector on the starting point side) EP x = EP x +Δx EP y =EP y +Δy (3) Vector of VN E (adjacent vector on end point side) SP x = SP x +△x SP y = SP y +△y New figure data table modified by the above operations (Fig. 2) is formed. Based on this data, the screen display on the graphic display is updated as shown in FIG. The processing up to this point is basically the same as that of a conventional graphic editing device. In the present invention, the following processing is further performed in the check-on mode.
まず、VNO、VNS、VNEで指定されるベクト
ル番号のベクトルデータを第2図のテーブルとは
異なるメモリ領域へ移動する。そして移動された
データはもとのテーブルから削除する。つまり、
修正されたベクトルのデータをもとのデータとは
区別して記憶する。 First, the vector data of the vector numbers specified by VN O , VN S , and VN E are moved to a memory area different from the table in FIG. 2. The moved data is then deleted from the original table. In other words,
The modified vector data is stored separately from the original data.
次に設計規則検査を実施する。検査の基準は第
5図に示すようなテーブルとして計算機に記憶さ
れている。ここで7の行はマスクの層名、8の欄
も同じくマスクの層名である。表の中は、行と欄
で指定される各層間の最小間隔である。負の数は
8の欄で指定される層が7の行で指定される層に
含まれることを意味し、*印は規則が存在しない
ことを意味する。設計規則検査は区別して記憶さ
れているNVO、NVS、NVEのベクトルと他のも
とのテーブルに記憶されているベクトル間で行な
う。すなわち、NVOのベクトルが例えばDIFF層
であれば、このベクトルに対して、もとのテーブ
ルに含まれるベクトルのうち、DIFF層のベクト
ルは必ず4ミクロン以上、N層のベクトルは5ミ
クロン以上、POLY層のベクトルは1ミクロン以
上、CONT層のベクトルは内側へ3ミクロン以
上離れているかどうかを検査する。同様にNVS、
NVEのベクトルについても設計規則検査を行な
う。 Next, conduct a design rule inspection. The inspection criteria are stored in the computer as a table as shown in FIG. Here, the row numbered 7 is the name of the layer of the mask, and the column numbered 8 is also the name of the layer of the mask. In the table, the minimum spacing between each layer is specified in rows and columns. A negative number means that the layer specified in column 8 is included in the layer specified in row 7, and an asterisk (*) means that the rule does not exist. The design rule check is performed between the vectors NV O , NV S , and NV E that are stored separately and the vectors stored in other original tables. In other words, for example, if the vector of NV O is a DIFF layer, among the vectors included in the original table, the DIFF layer vector is always 4 microns or more, the N layer vector is 5 microns or more, and so on. Check whether the vector of the POLY layer is 1 micron or more away, and the vector of the CONT layer is 3 microns or more inward. Similarly, NV S ,
A design rule check is also performed on the vector of NV E.
もし、以上の設計規則の検査において違反が発
見されれば、第6図に示すように2つのベクトル
が他の区別できるようにして表示する。第6図の
例では9の斜線部が違反箇所である。 If a violation is found in the inspection of the above design rules, the two vectors are displayed so as to be distinguishable from each other, as shown in FIG. In the example of FIG. 6, the shaded area 9 is the violation location.
設計規則検査および違反箇所の表示が終了する
と、区別して記憶されていたVNO、VNS、VNE
のベクトルのデータは、もとのテーブルへ戻され
る。つまり、区別して記憶することを解除する。 When the design rule inspection and violation location display are completed, VN O , VN S , and VN E , which were separately stored, are
The data in the vector is returned to the original table. In other words, storing them separately is canceled.
なお、以上の実施例においては、修正された図
形のデータをもとのデータと異なるメモリ領域に
記憶することにより区別して記憶したが、次のよ
うにして区別して記憶することもできる。まず、
第2図のテーブルの形式でグラフの欄を追加する
ことである。すなわち、フラグが0であれば修正
が加えられていないことを、フラグが1であれば
修正を加えられたことを意味するようにする。こ
のフラグの値により修正された図形のデータを他
から区別することができる。また、第2図のVN
欄の数は番号をあらわす数なので修正されないデ
ータの場合は正の数と約束して、修正されると
VN欄の数にマイナス符号を付けて負の数にする
ことにより区別して記憶することもできる。 Note that in the above embodiments, the corrected graphic data is stored in a different memory area from the original data to be stored separately, but it is also possible to separately store the data in the following manner. first,
This involves adding a graph column in the table format shown in Figure 2. That is, a flag of 0 means that no modification has been made, and a flag of 1 means that a modification has been made. The value of this flag allows the modified graphic data to be distinguished from other data. Also, VN in Figure 2
The number in the column represents the number, so if the data is not modified, it is guaranteed to be a positive number, and if the data is modified,
It is also possible to distinguish and store the numbers by adding a minus sign to the numbers in the VN column to make them negative numbers.
以上の本発明の実施例の処理をわかりやすく概
念的に流れ図で表わすと第7図のようになる。 The processing of the above-described embodiment of the present invention can be conceptually expressed in a flowchart as shown in FIG. 7 in an easy-to-understand manner.
以上のように本発明によれば、設計規則の検査
は修正を加えたベクトルのデータについてのみ行
なうので計算機の処理時間は大幅に少なくなる。
例えば、1000個のベクトルから成るマスクパター
ン図があつたとき、従来は1000×999÷2回の規
則検査が必要であつたものが、本発明によれば、
修正されるベクトルが例えば10個であれば999×
10回の規則検査ですむ。すなわち検査時間は約1/
50に削減される。これは、従来50分かかつていた
検査時間が1分になることを意味する。この意義
は、対話形式の図形編集装置を用いてマスクパタ
ーンを修正または追加するときには大きく、人間
が修正または追加の操作をするたびにほんの少し
の時間(例えば1分ほど)待てばその操作が正し
かつたかどうかのチエツクを計算機がしてくれる
ことになる。つまり、従来のように修正が全部終
了してから設計規則検査をするよりも、本発明の
ほうが計算時間が少なくて済むうえ、人間の修正
操作時の精神的負担も少なくてすむ。 As described above, according to the present invention, design rule inspection is performed only on modified vector data, so that the computer processing time is significantly reduced.
For example, when there is a mask pattern diagram consisting of 1000 vectors, conventionally it would have required 1000 x 999 ÷ 2 rule checks, but according to the present invention,
For example, if the number of vectors to be modified is 10, then 999×
Only 10 regular inspections are required. In other words, the inspection time is approximately 1/
reduced to 50. This means that the inspection time, which used to be 50 minutes, is now 1 minute. This is of great significance when modifying or adding to a mask pattern using an interactive shape editing device; each time a human performs a modification or addition, it is necessary to wait a short period of time (for example, about 1 minute) to ensure that the operation is correct. The calculator will check if you have done it correctly. In other words, compared to the conventional method of performing a design rule check after all corrections are completed, the present invention requires less calculation time and also reduces the mental burden on humans during correction operations.
第1図は本発明を実施するときの機器構成例。
ここで、1は計算機、2はグラフイツクデイスプ
レイ、3は座標入力装置である。第2図はマスク
パターン図形のデータを計算機がメモリに記憶す
るときの形式を示したものである。第3図は修正
コマンドの一例でSTRETCHコマンドを行なう
ときの座標の入力の仕方を示したものである。こ
こで4の点は多角形のうち1辺を指定するための
もので、5の点は4の点で指定される辺をこの点
まで移動させるためのものである。第4図は第5
図のように座標入力が行なわれた後、STRECH
コマンドを実行した後のグラフイツクデイスプレ
イ上の表示をあらわしたものである。第5図はレ
イアウト設計規則テーブルの一例である。第6図
は設計規則検査の結果、違反があつたときの表示
例を示したものである。ここで、9の斜線部が違
反箇所である。第7図は実施例の計算機における
処理の流れ図である。
FIG. 1 shows an example of equipment configuration when implementing the present invention.
Here, 1 is a calculator, 2 is a graphic display, and 3 is a coordinate input device. FIG. 2 shows the format in which a computer stores mask pattern graphic data in a memory. FIG. 3 is an example of a correction command, and shows how to input coordinates when executing the STRETCH command. Here, point 4 is for specifying one side of the polygon, and point 5 is for moving the side specified by point 4 to this point. Figure 4 is the 5th
After the coordinates are entered as shown in the figure, STRECH
This is what will appear on the graphic display after the command has been executed. FIG. 5 is an example of a layout design rule table. FIG. 6 shows an example of a display when a violation is found as a result of a design rule inspection. Here, the shaded area 9 is the violation location. FIG. 7 is a flowchart of processing in the computer of the embodiment.
Claims (1)
よび図形情報の処理手段を有する図形編集装置で
あつて、上記図形情報の処理手段は、上記図形情
報の入力手段からの図形情報の修正指示に応答し
て、修正された図形情報を、修正されなかつた図
形情報と区別して記憶すると共に、上記修正され
た図形情報と修正されなかつた図形情報との間で
設計規則の検査を行なうように構成されてなるこ
とを特徴とする図形編集装置。 2 上記図形情報の表示手段は、上記検査の結果
を表示することを特徴とする特許請求の範囲第1
項記載の図形編集装置。 3 上記図形情報の処理手段は、上記検査の後
に、上記修正された図形情報と修正されなかつた
図形情報との区別を解除するように構成されてな
ることを特徴とする特許請求の範囲第1項記載の
図形編集装置。[Scope of Claims] 1. A graphic editing device having a graphic information input means, a graphic information display means, and a graphic information processing means, wherein the graphic information processing means inputs a graphic information from the graphic information input means. In response to an information modification instruction, the modified graphic information is stored separately from the unmodified graphic information, and the design rules are checked between the modified graphic information and the unmodified graphic information. A figure editing device characterized in that it is configured to perform. 2. Claim 1, wherein the graphical information display means displays the results of the inspection.
The figure editing device described in Section 1. 3. Claim 1, characterized in that the processing means for the graphic information is configured to, after the inspection, cancel the distinction between the modified graphic information and the unmodified graphic information. The figure editing device described in Section 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57091242A JPS58209141A (en) | 1982-05-31 | 1982-05-31 | Inspection system of rule on design for layout |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57091242A JPS58209141A (en) | 1982-05-31 | 1982-05-31 | Inspection system of rule on design for layout |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58209141A JPS58209141A (en) | 1983-12-06 |
| JPH0379743B2 true JPH0379743B2 (en) | 1991-12-19 |
Family
ID=14020947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57091242A Granted JPS58209141A (en) | 1982-05-31 | 1982-05-31 | Inspection system of rule on design for layout |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58209141A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008013190A1 (en) | 2006-07-26 | 2008-01-31 | Calsonic Kansei Corporation | Compressor |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0498466A (en) * | 1990-08-10 | 1992-03-31 | Fujitsu Ltd | Element arranging device |
| JP2702267B2 (en) * | 1990-09-21 | 1998-01-21 | 日本電気株式会社 | CAD system |
| JPH0778809B2 (en) * | 1992-03-18 | 1995-08-23 | 株式会社日立製作所 | Design support method and apparatus |
| JP2008226011A (en) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | Method and apparatus for measuring distance of graphic data |
-
1982
- 1982-05-31 JP JP57091242A patent/JPS58209141A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008013190A1 (en) | 2006-07-26 | 2008-01-31 | Calsonic Kansei Corporation | Compressor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58209141A (en) | 1983-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08212241A (en) | Method for designing mask pattern for semiconductor integrated circuit or direct drawing pattern on wafer, and method for confirming design rule thereof | |
| JPH0379743B2 (en) | ||
| KR101041263B1 (en) | Record carrier recording reticle verification system and program | |
| JPH056412A (en) | Interactive wiring system | |
| JPH09148441A (en) | Layout verification method and apparatus | |
| JP2580772B2 (en) | Printed wiring board circuit design rule verification device | |
| JP3117908B2 (en) | Guard ring design equipment | |
| JP2866105B2 (en) | Pin display method of printed circuit board in figure processing device | |
| JP2851152B2 (en) | Graphic processing unit | |
| JP2511535B2 (en) | Layout design support device | |
| JP4071546B2 (en) | Circuit design support apparatus and layout change method for semiconductor device | |
| JPH05128186A (en) | Schematic part number batch change processing method | |
| JPH01220073A (en) | Method and device for design aid | |
| JPH0452970A (en) | Cad system for printed board | |
| JP2605932B2 (en) | Layout design equipment for semiconductor integrated circuits | |
| JP3542535B2 (en) | Mask pattern data creation system and data creation method | |
| JP2563949B2 (en) | Symbolic layout method | |
| Villers | A minicomputer based Interactive Graphics System as used for electronic design and automation | |
| JP2009134335A (en) | Panel substrate data verification system and program | |
| JP2002072438A (en) | Exposure pattern inspection apparatus and exposure pattern inspection method | |
| JPH08101859A (en) | Layout verification device | |
| JP2009245215A (en) | Cad system and cad program | |
| JPH04344979A (en) | Pattern layout inspecting device | |
| JPH06110969A (en) | Error correction device in mask pattern design for integrated circuit | |
| JPH04367076A (en) | Lsi layout designing device |