JPH038632B2 - - Google Patents
Info
- Publication number
- JPH038632B2 JPH038632B2 JP58184054A JP18405483A JPH038632B2 JP H038632 B2 JPH038632 B2 JP H038632B2 JP 58184054 A JP58184054 A JP 58184054A JP 18405483 A JP18405483 A JP 18405483A JP H038632 B2 JPH038632 B2 JP H038632B2
- Authority
- JP
- Japan
- Prior art keywords
- color
- transistor
- resistor
- transistors
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/74—Circuits for processing colour signals for obtaining special effects
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は、テレビジヨン受信機などのアナログ
の色信号の情報量を減少して、色彩の特殊な映像
効果を現出する新規な映像効果装置に関する。DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a novel video effect device that reduces the amount of information in an analog color signal of a television receiver or the like to create a special color video effect.
背景技術
従来から、テレビジヨン受信機などの映像信号
を復調し、そのテレビジヨン受信機の映像とは異
なる色彩を有する映像を再現するために、その復
調信号を構成したアナログの映像信号を、2値化
する構成が知られている。BACKGROUND ART Conventionally, in order to demodulate a video signal from a television receiver or the like and reproduce a video having a color different from that of the video from the television receiver, the analog video signal that constitutes the demodulated signal is A configuration for converting into values is known.
このような構成を有する先行技術では、復調信
号を合成して得られる映像信号を2値化するの
で、元のアナログの映像信号の情報量がかなり減
少している。このため2値化した信号を用いて画
像を再生すると、その画像の色彩は、元の画像の
色彩とはかなり異なり、美感が損なわれ、特殊な
画像とはいえない。 In the prior art having such a configuration, the video signal obtained by combining the demodulated signals is binarized, so the amount of information in the original analog video signal is considerably reduced. Therefore, when an image is reproduced using a binarized signal, the color of the image is considerably different from the color of the original image, and the aesthetic appearance is impaired, so that it cannot be said to be a special image.
目 的
本発明の目的は、美感を向上し、しかもその色
彩の特殊な映像効果を現出することができるよう
にした新規な映像効果装置を提供することであ
る。Purpose An object of the present invention is to provide a novel video effect device that improves the aesthetic sense and is also capable of producing special video effects of the color.
発明の構成
本発明は、
(a) 直流電源と、
(b) 映像信号から3つの色信号R,G,Bを発生
し、ブラウン管1を駆動する色信号発生回路1
1と、
(c) 前記ブラウン管を駆動するための前記各色信
号R,G,Bがそれぞれ与えられ、直列に接続
された各色毎の第1分圧抵抗R1,R10,R
19および第2分圧抵抗R2,R11,R20
を備えるレベル変換回路12A,13A,14
Aと、
(d) 前記各色信号R,G,B毎に設けられるエミ
ツタホロワ回路12B,13B,14Bであつ
て、
(d1) 前記第1分圧抵抗R1,R10,R19お
よび前記第2分圧抵抗R2,R11,R20
の接続点からの出力がベースに与えられる各
色毎の第1トランジスタQ1,Q5,Q9
と、
(d2) 前記第1トランジスタQ1,Q5,Q9の
エミツタと前記直流電源の一方端子との間に
接続される各色毎の第3抵抗R3,R12,
R21とを有し、
(d3) 前記第1トランジスタのエミツタからエミ
ツタホロワ出力を導出する、そのようなエミ
ツタホロワ回路12B,13B,14Bと、
(e) 前記各色信号R,G,B毎に設けられる差動
増幅回路12C,13C,14Cあつて、
(e1) 前記エミツタホロワ出力がベースに与えら
れる各色毎の第2トランジスタQ2,Q6,
Q10と、
(e2) 前記第2トランジスタQ2,Q6,Q10
と対をなし、エミツタが前記第2トランジス
タQ2,Q6,Q10のエミツタに共通に接
続される各色毎の第3トランジスタQ3,Q
7,Q11と、
(e3) 前記第2トランジスタQ2,Q6,Q10
のコレクタと前記直流電源の他方端子との間
に接続される各色毎の第4抵抗R4,R1
3,R22と、
(e4) 前記第3トランジスタQ3,Q7,Q11
のコレクタと前記直流電源の他方端子との間
に接続される各色毎の第5抵抗R5,R1
4,R23と、
(e5) 前記第2および第3トランジスタQ2,Q
6,Q10,Q3,Q7,Q11の共通接続
されたエミツタと前記直流電源の一方端子と
の間に接続される各色毎の第6抵抗R6,R
15,R24とを有し、
(e6) 前記第2トランジスタQ2,Q6,Q10
のコレクタと前記第4抵抗R4,R13,R
22との接続点から出力を導出する。そのよ
うな差動増幅回路12C,13C,14C
と、
(f) 前記直流電源の電圧を分圧する各色毎の可変
抵抗R7,R16,R25を有し、この分圧さ
れた直流電圧を弁別レベルとして前記第3トラ
ンジスタQ3,Q7,Q10のベースに与える
各色毎の弁別レベル設定回路12D,13D,
14Dと、
(g) 前記差動増幅回路12C,13C,14Cか
らの各出力に基づいて、映像信号を作成する回
路20とを含むことを特徴とする映像効果装置
である。Structure of the Invention The present invention includes (a) a DC power supply, and (b) a color signal generation circuit 1 that generates three color signals R, G, and B from a video signal and drives a cathode ray tube 1.
1, and (c) first voltage dividing resistors R1, R10, R for each color connected in series, each of which is supplied with the color signals R, G, and B for driving the cathode ray tube.
19 and second voltage dividing resistors R2, R11, R20
Level conversion circuits 12A, 13A, 14 comprising
(d) emitter follower circuits 12B, 13B, and 14B provided for each of the color signals R, G, and B; (d1) the first voltage dividing resistors R1, R10, and R19, and the second voltage dividing resistor. R2, R11, R20
The first transistor Q1, Q5, Q9 for each color, whose base is given the output from the connection point of
(d2) third resistors R3, R12 for each color connected between the emitters of the first transistors Q1, Q5, Q9 and one terminal of the DC power supply;
(d3) such emitter follower circuits 12B, 13B, 14B that derive an emitter follower output from the emitter of the first transistor; (e) a difference provided for each of the color signals R, G, and B; The dynamic amplifier circuits 12C, 13C, 14C include (e1) second transistors Q2, Q6, for each color, whose bases are given the emitter follower outputs;
Q10, and (e2) the second transistors Q2, Q6, Q10.
and a third transistor Q3, Q for each color, whose emitters are commonly connected to the emitters of the second transistors Q2, Q6, Q10.
7, Q11, and (e3) the second transistors Q2, Q6, Q10.
a fourth resistor R4, R1 for each color connected between the collector of and the other terminal of the DC power supply;
3, R22, and (e4) the third transistor Q3, Q7, Q11
a fifth resistor R5, R1 for each color connected between the collector of and the other terminal of the DC power supply;
4, R23, and (e5) the second and third transistors Q2, Q
A sixth resistor R6, R for each color is connected between the commonly connected emitters of 6, Q10, Q3, Q7, and Q11 and one terminal of the DC power supply.
(e6) the second transistors Q2, Q6, Q10;
collector and the fourth resistor R4, R13, R
The output is derived from the connection point with 22. Such differential amplifier circuits 12C, 13C, 14C
and (f) having variable resistors R7, R16, and R25 for each color that divide the voltage of the DC power supply, and applying the divided DC voltage to the bases of the third transistors Q3, Q7, and Q10 as a discrimination level. Discrimination level setting circuits 12D, 13D,
14D; and (g) a circuit 20 that creates a video signal based on each output from the differential amplifier circuits 12C, 13C, and 14C.
実施例
第1図は、本発明の一実施例の電気回路図であ
る。ブラウン管1の色信号入力端子である端子
R,G,Bは、CRT基板11の端子2,3,4
にそれぞれ接続される。CRTとは、Cathode
Ray Tubeの略である。またブラウン管1のヒー
タHは、CRT基板11の端子5,6に接続され
る。CRT基板11において、端子6,7は接地
され、すなわち直流電源の一方端子に接続され、
端子8は抵抗R19を介してトランジスタQ9の
ベースに接続され、端子9は抵抗R10を介して
トランジスタQ5のベースに接続され、端子10
は第1分圧抵抗である抵抗R1を介して第1トラ
ンジスタであるトランジスタQ1のベースに接続
される。このCRT基板11では、端子2,3,
4は、端子10,9,8にそれぞれ共通に接続さ
れており、各色毎の色信号が与えられる。Embodiment FIG. 1 is an electrical circuit diagram of an embodiment of the present invention. Terminals R, G, and B, which are color signal input terminals of the cathode ray tube 1, are terminals 2, 3, and 4 of the CRT board 11.
are connected to each. What is CRT?
It is an abbreviation for Ray Tube. Further, the heater H of the cathode ray tube 1 is connected to terminals 5 and 6 of the CRT board 11. In the CRT board 11, terminals 6 and 7 are grounded, that is, connected to one terminal of a DC power supply,
Terminal 8 is connected to the base of transistor Q9 through resistor R19, terminal 9 is connected to the base of transistor Q5 through resistor R10, and terminal 10 is connected to the base of transistor Q5 through resistor R10.
is connected to the base of a first transistor Q1 via a resistor R1 which is a first voltage dividing resistor. This CRT board 11 has terminals 2, 3,
4 are commonly connected to terminals 10, 9, and 8, respectively, and are given color signals for each color.
アナログの色信号を2値化した信号に変換する
回路12において、トランジスタQ1のベースは
第2分圧抵抗である抵抗R2を介して接続され
る。トランジスタQ1のエミツタは、第3抵抗で
ある抵抗R3を介して接地され、第2トランジス
タであるQ2のベースに接続される。トランジス
タQ1のコレクタには、ラインl1を介して直流
電源の他方端子から電源電圧VBが与えられる。
トランジスタQ2のエミツタは、第6抵抗である
抵抗R6を介して接地され、第3トランジスタで
あるトランジスタQ3のエミツタに接続される。
トランジスタQ2のコレクタは、第4抵抗である
抵抗R4を介してラインl1に接続され、トラン
ジスタQ4のベースに接続される。トランジスタ
Q3のベースは、可変抵抗R7の可変抵抗端子に
接続される。トランジスタQ3のコレクタは、第
5抵抗である抵抗R5を介してラインl1に接続
される。可変抵抗R7の端子は、ラインl1と接
地とに接続される。トランジスタQ4のエミツタ
は抵抗R8を介してラインl1に接続される。ト
ランジスタQ4のコレクタは、抵抗R9を介して
接地され、またバツフア回路15の入力端子に接
続される。バツフア回路15の出力端子は端子R
0に接続され、この出力端子からの信号は回路1
2の出力になる。 In the circuit 12 that converts an analog color signal into a binary signal, the base of the transistor Q1 is connected via a resistor R2, which is a second voltage dividing resistor. The emitter of the transistor Q1 is grounded through a third resistor R3 and connected to the base of the second transistor Q2. A power supply voltage VB is applied to the collector of the transistor Q1 from the other terminal of the DC power supply via a line l1.
The emitter of transistor Q2 is grounded via a resistor R6, which is a sixth resistor, and connected to the emitter of transistor Q3, which is a third transistor.
The collector of transistor Q2 is connected to line l1 via a fourth resistor, resistor R4, and to the base of transistor Q4. The base of transistor Q3 is connected to the variable resistance terminal of variable resistor R7. The collector of transistor Q3 is connected to line l1 via a fifth resistor, R5. A terminal of variable resistor R7 is connected to line l1 and ground. The emitter of transistor Q4 is connected to line l1 via resistor R8. The collector of transistor Q4 is grounded via resistor R9, and is also connected to the input terminal of buffer circuit 15. The output terminal of the buffer circuit 15 is terminal R.
0 and the signal from this output terminal is connected to circuit 1
The output will be 2.
この回路12は、レベル変換回路12A、エミ
ツタホロワ回路12B、差動増幅回路12C、弁
別レベル設定回路12D、反転増幅回路12E、
およびバツフア回路15から成る。 This circuit 12 includes a level conversion circuit 12A, an emitter follower circuit 12B, a differential amplifier circuit 12C, a discrimination level setting circuit 12D, an inverting amplifier circuit 12E,
and a buffer circuit 15.
回路13は、レベル変換回路13A、エミツタ
ホロワ回路13B、差動増幅回路13C、弁別レ
ベル設定回路13D、反転増幅回路13E、およ
びバツフア回路16から成る。トランジスタQ5
のベースは抵抗R11を介して接地される。トラ
ンジスタQ5のエミツタは、抵抗R12を介して
接地され、またトランジスタQ6のベースに接続
される。トランジスタQ5のコレクタには、ライ
ンl2を介して電源電圧VBが与えられる。トラ
ンジスタQ6のエミツタは抵抗R15を介して接
地され、トランジスタQ7のエミツタに接続され
る。トランジスタQ6のコレクタは、抵抗R13
を介してラインl2に接続され、またトランジス
タQ8のベースに接続される。トランジスタQ7
のベースは、可変抵抗R16の可変抵抗端子に接
続される。トランジスタQ7のコレクタは、抵抗
R14を介してラインl2に接続される。可変抵
抗R16の他の端子は、ラインl2と接地とにそ
れぞれ接続される。トランジスタQ8のコレクタ
は、抵抗R18を介して接地され、またバツフア
回路16の入力端子に接続される。バツフア回路
16の出力端子は端子G0に接続され、この出力
端子からの信号は回路13の出力になる。 The circuit 13 includes a level conversion circuit 13A, an emitter follower circuit 13B, a differential amplifier circuit 13C, a discrimination level setting circuit 13D, an inverting amplifier circuit 13E, and a buffer circuit 16. Transistor Q5
The base of is grounded via a resistor R11. The emitter of transistor Q5 is grounded via resistor R12 and is also connected to the base of transistor Q6. Power supply voltage VB is applied to the collector of transistor Q5 via line l2. The emitter of transistor Q6 is grounded via resistor R15 and connected to the emitter of transistor Q7. The collector of transistor Q6 is connected to resistor R13.
is connected to line l2 via a line I2 and to the base of transistor Q8. transistor Q7
The base of is connected to the variable resistance terminal of variable resistance R16. The collector of transistor Q7 is connected to line l2 via resistor R14. The other terminals of variable resistor R16 are connected to line l2 and ground, respectively. The collector of transistor Q8 is grounded via resistor R18 and also connected to the input terminal of buffer circuit 16. The output terminal of the buffer circuit 16 is connected to the terminal G0, and the signal from this output terminal becomes the output of the circuit 13.
回路14は、レベル変換回路14A、エミツタ
ホロワ回路14B、差動増幅回路14C、弁別レ
ベル設定回路14D、反転増幅回路14E、およ
びバツフア回路17から成る。トランジスタQ9
のベースは抵抗R20を介して接地される。トラ
ンジスタQ9のエミツタは、抵抗R21を介して
接地され、またトランジスタQ10のベースに接
続される。トランジスタQ9のコレクタには、ラ
インl3を介して電源電圧VBが与えられる。ト
ランジスタQ10のエミツタは抵抗R24を介し
て接地され、トランジスタQ11のエミツタに接
続される。トランジスタQ10のコレクタは、抵
抗R22を介してラインl3に接続されまたトラ
ンジスタQ12のベースに接続される。トランジ
スタQ11のベースは、可変抵抗R25の可変抵
抗端子に接続される。トランジスタQ11のコレ
クタは、抵抗R23を介してラインl3に接続さ
れる。可変抵抗R25の他の端子は、ラインl3
と接地とにそれぞれ接続される。トランジスタQ
12のコレクタは、抵抗R27を介して接地さ
れ、またバツフア回路17の入力端子に接続され
る。バツフア回路17の出力端子は端子B0に接
続され、この出力端子からの信号は回路14の出
力になる。 The circuit 14 includes a level conversion circuit 14A, an emitter follower circuit 14B, a differential amplifier circuit 14C, a discrimination level setting circuit 14D, an inverting amplifier circuit 14E, and a buffer circuit 17. Transistor Q9
The base of is grounded via resistor R20. The emitter of transistor Q9 is grounded via resistor R21, and is also connected to the base of transistor Q10. Power supply voltage VB is applied to the collector of transistor Q9 via line l3. The emitter of transistor Q10 is grounded via resistor R24 and connected to the emitter of transistor Q11. The collector of transistor Q10 is connected to line 13 via resistor R22 and to the base of transistor Q12. The base of transistor Q11 is connected to the variable resistance terminal of variable resistor R25. The collector of transistor Q11 is connected to line l3 via resistor R23. The other terminal of variable resistor R25 is connected to line l3.
and ground, respectively. transistor Q
The collector of 12 is grounded via a resistor R27, and is also connected to the input terminal of the buffer circuit 17. The output terminal of the buffer circuit 17 is connected to the terminal B0, and the signal from this output terminal becomes the output of the circuit 14.
すなわち、色信号発生回路であるCRT基板1
1の端子9,10,11からは、ブラウン管1を
駆動する各色信号R,G,Bがそれぞれ導出され
る。この各色信号R,G,B毎に、レベル変換回
路12A,13A,14A、エミツタホロワ回路
12B,13B,14B、差動増幅回路12C,
13C,14Cおよび弁別レベル設定回路12
D,13D,14Dがそれぞれ設けられている。 In other words, the CRT board 1 which is a color signal generation circuit
Color signals R, G, and B for driving the cathode ray tube 1 are derived from terminals 9, 10, and 11 of the cathode ray tube 1, respectively. For each color signal R, G, B, level conversion circuits 12A, 13A, 14A, emitter follower circuits 12B, 13B, 14B, differential amplifier circuit 12C,
13C, 14C and discrimination level setting circuit 12
D, 13D, and 14D are provided, respectively.
以下、第2図の波形図を参照して第1図の回路
の動作を説明する。CRT基板11には、テレビ
ジヨン放送局などから送られてきた映像信号を再
生し、色信号をブラウン管に与える回路が実装さ
れている。CRT基板11の端子2からはアナロ
グの赤の色信号が送出し、端子3からは緑の色信
号が送出し、端子4からは青の色信号が送出され
る。これらの赤、緑、青の各色信号によつて、ブ
ラウン管1に画像が再生される。またCRT基板
11の端子8〜10からは、トランジスタQ1,
Q5,Q9の動作レベルに近い各色信号が送出さ
れる。CRT基板11の端子10からは赤の色信
号が送出され、その赤の色信号は回路12のレベ
ル変換回路12Aに与えられる。レベル変換回路
12Aは、受信した赤の色信号をエミツタホロワ
回路12BのトランジスタQ1の動作レベルまで
レベルダウンする。このレベルダウンされた赤の
色信号は、エミツタホロワ回路12Bを介して差
動増幅回路12Cに与えられる。この差動増幅回
路12Cに与えられる信号は、第2図1に示すよ
うな信号P1になる。弁別レベル設定回路12D
のボリウムR7は、トランジスタQ3のベース電
位を設定するものであつて、つまり差動増幅回路
12Cの弁別レベルを予め設定するものである。
この弁別レベルを第2図1に示すラインP2とす
ると、差動増幅回路12Cからは第2図2に示す
パルス信号P3が送出される。差動増幅回路12
Cにおいて、信号P1が弁別レベルP2を越える
ときパルス信号P3はローレベルになり、信号P
1がスライスレベルP2以下のときパルス信号P
3はハイレベルになる。差動増幅回路12Cの出
力の第2図2に示すパルス信号P3は反転増幅回
路12Eに与えられ、その反転増幅回路12Eは
パルス信号P3を反転させ第2図3に示すパルス
信号P4を送出する。そのパルス信号P4は、バ
ツフア回路15でバツフア動作され、端子R0に
与えられる。端子R0からは、赤の色信号の情報
に相当するTTLレベルのデジタル信号が送出さ
れる。TTLとは、トランジスタ・トランジス
タ・ロジツクのことである。 The operation of the circuit shown in FIG. 1 will be described below with reference to the waveform diagram shown in FIG. A circuit is mounted on the CRT board 11 to reproduce video signals sent from a television broadcasting station or the like and to provide color signals to the cathode ray tube. An analog red color signal is sent from terminal 2 of the CRT board 11, a green color signal is sent from terminal 3, and a blue color signal is sent from terminal 4. An image is reproduced on the cathode ray tube 1 using these red, green, and blue color signals. Further, from terminals 8 to 10 of the CRT board 11, transistors Q1,
Each color signal close to the operating level of Q5 and Q9 is sent out. A red color signal is sent from the terminal 10 of the CRT board 11, and the red color signal is applied to the level conversion circuit 12A of the circuit 12. The level conversion circuit 12A lowers the level of the received red color signal to the operating level of the transistor Q1 of the emitter follower circuit 12B. This level-down red color signal is given to the differential amplifier circuit 12C via the emitter follower circuit 12B. The signal applied to this differential amplifier circuit 12C becomes a signal P1 as shown in FIG. 2. Discrimination level setting circuit 12D
The volume R7 is used to set the base potential of the transistor Q3, that is, to preset the discrimination level of the differential amplifier circuit 12C.
If this discrimination level is set to line P2 shown in FIG. 2, a pulse signal P3 shown in FIG. 2 is sent out from the differential amplifier circuit 12C. Differential amplifier circuit 12
In C, when the signal P1 exceeds the discrimination level P2, the pulse signal P3 becomes low level, and the signal P
1 is less than the slice level P2, the pulse signal P
3 is high level. The pulse signal P3 shown in FIG. 2, which is the output of the differential amplifier circuit 12C, is given to the inverting amplifier circuit 12E, which inverts the pulse signal P3 and sends out the pulse signal P4 shown in FIG. 2. . The pulse signal P4 is buffered by the buffer circuit 15 and applied to the terminal R0. A TTL level digital signal corresponding to the information of the red color signal is sent from the terminal R0. TTL stands for transistor-transistor logic.
CRT基板11の端子9からはアナログの緑の
色信号が送出され、その緑の色信号はAD変換回
路13のレベル変換回路13Aに与えられる。レ
ベル変換回路13Aは、受信した緑の色信号をエ
ミツタホロワ回路13BのトランジスタQ5の動
作レベルまでレベルダウンする。このレベルダウ
ンされた緑の色信号は、エミツタホロワ回路13
Bを介して差動増幅回路13Cに与えられる。こ
の差動増幅回路13Cに与えられる信号は、たと
えば前述と同様な第2図1の信号P1であると想
定する。弁別レベル設定回路13Dの可変抵抗R
16は、差動増幅回路13Cの弁別レベルを予め
設定するものである。この弁別レベルがたとえば
第2図1のラインP2であるとすると、差動増幅
回路13Cは、信号P1を弁別レベルP2で比較
し、第2図2のパルス信号P3を送出する。この
パルス信号P3は反転増幅回路13Eに与えら
れ、反転増幅回路13Eは、パルス信号P3を反
転させ、第2図3に示すパルス信号P4を送出す
る。そのパルス信号P4は、バツフア回路16で
バツフア動作され、端子G0に与えられる。端子
G0からは、緑の色信号の情報に相当するTTL
レベルのデジタル信号が送出される。 An analog green color signal is sent from the terminal 9 of the CRT board 11, and the green color signal is applied to the level conversion circuit 13A of the AD conversion circuit 13. The level conversion circuit 13A lowers the level of the received green color signal to the operating level of the transistor Q5 of the emitter follower circuit 13B. This level-down green color signal is transmitted to the emitter follower circuit 13.
It is applied to the differential amplifier circuit 13C via B. It is assumed that the signal applied to the differential amplifier circuit 13C is, for example, the signal P1 in FIG. 2, which is similar to that described above. Variable resistor R of discrimination level setting circuit 13D
Reference numeral 16 presets the discrimination level of the differential amplifier circuit 13C. If this discrimination level is, for example, line P2 in FIG. 2, the differential amplifier circuit 13C compares the signal P1 with the discrimination level P2 and sends out the pulse signal P3 in FIG. 2. This pulse signal P3 is applied to an inverting amplifier circuit 13E, which inverts the pulse signal P3 and sends out a pulse signal P4 shown in FIG. 2. The pulse signal P4 is buffered by the buffer circuit 16 and applied to the terminal G0. From terminal G0, TTL corresponding to green color signal information is output.
A level digital signal is sent out.
CRT基板11の端子8からはアナログの青の
色信号が送出され、その青の色信号はAD変換回
路14のレベル変換回路14Aに与えられる。レ
ベル変換回路14Aは、受信した青の色信号をエ
ミツタホロワ回路14BのトランジスタQ9の動
作レベルまでレベルダウンする。このレベルダウ
ンされた青の色信号は、エミツタホロワ回路14
Bを介して差動増幅回路14Cに与えられる。こ
の差動増幅回路14Cに与えられる信号は、たと
えば前述と同様な第2図1の信号P1であると想
定する。弁別レベル設定回路14DのボリウムR
25は、差動増幅回路14Cの弁別レベルを予め
設定するものである。この弁別レベルがたとえば
第2図1のラインP2であるとすると、差動増幅
回路14Cは、信号P1を弁別レベルP2で比較
し、第2図2のパルス信号P3を送出する。この
パルス信号P3は反転増幅回路14Eに与えら
れ、反転増幅回路14Eは、パルス信号P3を反
転させ、第2図3に示すパルス信号P4を送出す
る。そのパルス信号P4は、バツフア回路17で
バツフア動作され、端子B0に与えられる。端子
B0からは、青の色信号の情報に相当するTTL
レベルのデジタル信号が送出される。 An analog blue color signal is sent from the terminal 8 of the CRT board 11, and the blue color signal is applied to the level conversion circuit 14A of the AD conversion circuit 14. The level conversion circuit 14A lowers the level of the received blue color signal to the operating level of the transistor Q9 of the emitter follower circuit 14B. This level-down blue color signal is transmitted to the emitter follower circuit 14.
It is applied to the differential amplifier circuit 14C via B. It is assumed that the signal applied to the differential amplifier circuit 14C is, for example, the signal P1 in FIG. 2, which is similar to that described above. Volume R of discrimination level setting circuit 14D
Reference numeral 25 presets the discrimination level of the differential amplifier circuit 14C. If this discrimination level is, for example, line P2 in FIG. 2, the differential amplifier circuit 14C compares the signal P1 with the discrimination level P2 and sends out the pulse signal P3 in FIG. 2. This pulse signal P3 is applied to an inverting amplifier circuit 14E, which inverts the pulse signal P3 and sends out a pulse signal P4 shown in FIG. 2. The pulse signal P4 is buffered by the buffer circuit 17 and applied to the terminal B0. From terminal B0, TTL corresponding to the information of the blue color signal is output.
A level digital signal is sent out.
ビデオ変換装置20は、端子R0からの赤の色
信号の情報に相当する2値化した信号、端子G0
からの緑の色信号の情報に相当するデジタル信
号、端子B0からの青の色信号の情報に相当する
2値化した信号をそれぞれ受信し、映像信号を作
成する。この映像信号は、CRT基板11からの
アナログ色信号に比べて情報量が減少しているの
で、元の画像の色彩とは異なる特殊な画像効果を
現出する。 The video conversion device 20 converts a binary signal corresponding to the information of the red color signal from the terminal R0 to the terminal G0.
A digital signal corresponding to the information of the green color signal from the terminal B0 and a binary signal corresponding to the information of the blue color signal from the terminal B0 are received, respectively, and a video signal is created. Since this video signal has a reduced amount of information compared to the analog color signal from the CRT board 11, it produces a special image effect different from the color of the original image.
ビデオ変換装置20では、上述のように、2値
化した各色毎の信号に基づいて映像信号を作成
し、こうして作成されたビデオ変換装置20から
の映像信号を、別途、設けたブラウン管などによ
つてカラー表示する。 As described above, the video conversion device 20 creates a video signal based on the binarized signal for each color, and the video signal thus created from the video conversion device 20 is transmitted to a separately provided cathode ray tube or the like. Display in color.
効 果
以上のように本発明によれば、映像信号から3
つの色信号R,G,Bを発生し、それらの各色信
号R,G,Bを、個別的に可変である弁別レベル
で、差動増幅回路12C,13C,14Cによつ
て一方レベルと他方レベルとにレベル弁別して2
値化し、このような2値化した各色毎の色信号に
基づいて映像信号を作成するようにしたので、元
の映像信号の情報量が過度に減少してしまうとい
う問題はなく、また各色毎に情報量の減少の程度
を変化することができ、これによつて美感を損な
うことなく、元の画像の色彩とは異なる特殊な映
像効果を現出することが、初めて可能になる。Effects As described above, according to the present invention, 3
It generates three color signals R, G, and B, and converts each color signal R, G, and B into one level and the other level by differential amplifier circuits 12C, 13C, and 14C at individually variable discrimination levels. Level discrimination and 2
Since the video signal is created based on the binarized color signal for each color, there is no problem that the amount of information in the original video signal is excessively reduced, and the amount of information for each color is This makes it possible for the first time to create special video effects that differ from the colors of the original image without sacrificing aesthetics.
この差動増幅回路12C,13C,14Cに、
弁別レベル設定回路12D,13D,14Dから
の弁別レベルを与えるようにして、色信号の2値
化を行うので、各色信号毎の弁別レベルの変化を
自由に調整して設定することが容易になり、これ
によつて特殊な映像効果を作りあげることが可能
である。 In these differential amplifier circuits 12C, 13C, 14C,
Since the color signals are binarized by giving the discrimination levels from the discrimination level setting circuits 12D, 13D, and 14D, it is easy to freely adjust and set the change in the discrimination level for each color signal. This makes it possible to create special video effects.
差動増幅回路12C,13C,14Cの入力端
子である第2トランジスタQ2,Q4,Q10の
ベースは、エミツタホロワ回路12B,13B,
14Bを介してレベル変換回路12A,13A,
14Aに接続されている。エミツタホロワ回路1
2A,13A,14Aは、高い入力インピーダン
と低い出力インピーダンスを有するので、レベル
変換回路12A,13A,14Aには、入力イン
ピーダンスが高い負荷が接続されることになる。
したがつて第1および第2分圧抵抗R1,R1
0,R19;R2,R11,R20として高い抵
抗値を有する抵抗を使用することができる。これ
によつてレベル変換回路12A,13A,14A
の入力インピーダンスも高くなり、色信号発生回
路11におけるブラウン管1の駆動に与える影響
を少なくすることができる。また、第1分圧抵抗
R1,R10,R19と第2分圧抵抗2,R1
1,R20との分圧比で各色信号R,G,Bをそ
れぞれ分圧して、エミツタホロワ12B,13
B,14Bを介して差動増幅回路12C,13
C,14Cに与えることができるので、色信号発
生回路11における各色信号R,G,Bのレベル
と、差動増幅回路12C,13C,14Cに対す
る好適な入力レベルとの変換を容易に行うことが
できる。 The bases of the second transistors Q2, Q4, Q10, which are the input terminals of the differential amplifier circuits 12C, 13C, 14C, are connected to the emitter follower circuits 12B, 13B,
Level conversion circuits 12A, 13A,
Connected to 14A. Emitsuta follower circuit 1
Since 2A, 13A, and 14A have high input impedance and low output impedance, a load with high input impedance is connected to level conversion circuits 12A, 13A, and 14A.
Therefore, the first and second voltage dividing resistors R1, R1
0, R19; Resistors having high resistance values can be used as R2, R11, and R20. As a result, level conversion circuits 12A, 13A, 14A
The input impedance of the color signal generating circuit 11 is also increased, and the influence on the driving of the cathode ray tube 1 in the color signal generating circuit 11 can be reduced. In addition, first voltage dividing resistors R1, R10, R19 and second voltage dividing resistors 2, R1
The color signals R, G, and B are divided at the partial pressure ratio of 1 and R20, and the emitter followers 12B and 13 are divided.
Differential amplifier circuits 12C and 13 via B and 14B
Therefore, the level of each color signal R, G, B in the color signal generation circuit 11 can be easily converted to a suitable input level to the differential amplifier circuits 12C, 13C, 14C. can.
差動増幅回路12C,13C,14Cは、一対
の第2および第3トランジスタQ2,Q6,Q1
0;Q3,Q7,Q11の共通接続されたエミツ
タに直列に接続される第6抵抗によつて定電流特
性を有する。第2および第3トランジスタQ2,
Q6,Q10;Q3,Q7,Q11のコレクタと
直流電源との間に第4および第5抵抗R4,R1
3,R22;R5,R14,R21がそれぞれ接
続されて、回路の対称性がよい。このように、差
動増幅回路12C,13C,14Cは、平衡性が
良いので、温度や電源電圧の変動の影響を受けに
くい。したがつて、たとえばテレビジヨン受信機
などの内部に映像効果装置を組込んだときでも、
内部の温度が電源電圧の変動の影響を受けにく
い。 The differential amplifier circuits 12C, 13C, 14C include a pair of second and third transistors Q2, Q6, Q1.
0: Has constant current characteristics due to the sixth resistor connected in series to the commonly connected emitters of Q3, Q7, and Q11. second and third transistors Q2,
Q6, Q10; fourth and fifth resistors R4, R1 between the collectors of Q3, Q7, Q11 and the DC power supply
3, R22; R5, R14, and R21 are connected to each other, and the circuit has good symmetry. In this way, the differential amplifier circuits 12C, 13C, and 14C have good balance, and are therefore less susceptible to fluctuations in temperature and power supply voltage. Therefore, even when a video effect device is installed inside a television receiver, for example,
Internal temperature is less affected by fluctuations in power supply voltage.
さらに本発明によれば、弁別レベルは可変抵抗
R7,R16,R25によつて差動増幅回路12
C,13C,14Cを構成する第3トランジスタ
Q3,Q7,Q11のベースに与えられる。各信
号R,G,Bは第2トランジスタQ2,Q6,Q
10のベースに与えられ、そのコレクタから導出
される。第3トランジスタQ3,Q7,Q11の
ベースは、各色信号R,G,Bの伝達経路にはな
いので、接続線を長く延ばしても信号への影響は
少ない。したがつて、可変抵抗R7,R16,R
25を、差動増幅回路12C,13C,14Cか
ら離れた位置で、操作しやすい位置に設けること
ができる。 Furthermore, according to the present invention, the discrimination level is set in the differential amplifier circuit 12 by variable resistors R7, R16, and R25.
It is applied to the bases of third transistors Q3, Q7, and Q11 that constitute C, 13C, and 14C. Each signal R, G, B is connected to the second transistor Q2, Q6, Q
10 base and derived from its collector. Since the bases of the third transistors Q3, Q7, and Q11 are not in the transmission paths of the color signals R, G, and B, even if the connection lines are extended, the influence on the signals is small. Therefore, variable resistors R7, R16, R
25 can be provided at a position away from the differential amplifier circuits 12C, 13C, and 14C and at a position where it is easy to operate.
第1図は本発明の一実施例の電気回路図、第2
図は第1図の電気回路の動作を説明するための波
形図である。
1……ブラウン管、11……CRT基板、12
〜14……回路、12C〜14C……差動増幅回
路。
Fig. 1 is an electrical circuit diagram of an embodiment of the present invention;
The figure is a waveform diagram for explaining the operation of the electric circuit of FIG. 1. 1... Braun tube, 11... CRT board, 12
~14...circuit, 12C~14C...differential amplifier circuit.
Claims (1)
し、ブラウン管1を駆動する色信号発生回路1
1と、 (c) 前記ブラウン管を駆動するための前記各色信
号R,G,Bがそれぞれ与えられ、直列に接続
された各色毎の第1分圧抵抗R1,R10,R
19および第2分圧抵抗R2,R11,R20
を備えるレベル変換回路12A,13A,14
Aと、 (d) 前記各色信号R,G,B毎に設けられるエミ
ツタホロワ回路12B,13B,14Bであつ
て、 (d1) 前記第1分圧抵抗R1,R10,R19お
よび前記第2分圧抵抗R2,R11,R20
の接続点からの出力がベースに与えられる各
色毎の第1トランジスタQ1,Q5,Q9
と、 (d2) 前記第1トランジスタQ1,Q5,Q9の
エミツタと前記直流電源の一方端子との間に
接続される各色毎の第3抵抗R3,R12,
R21とを有し、 (d3) 前記第1トランジスタのエミツタからエミ
ツタホロワ出力を導出する、そのようなエミ
ツタホロワ回路12B,13B,14Bと、 (e) 前記各色信号R,G,B毎に設けられる差動
増幅回路12C,13C,14Cあつて、 (e1) 前記エミツタホロワ出力がベースに与えら
れる各色毎の第2トランジスタQ2,Q6,
Q10と、 (e2) 前記第2トランジスタQ2,Q6,Q10
と対をなし、エミツタが前記第2トランジス
タQ2,Q6,Q10のエミツタに共通に接
続される各色毎の第3トランジスタQ3,Q
7,Q11と、 (e3) 前記第2トランジスタQ2,Q6,Q10
のコレクタと前記直流電源の他方端子との間
に接続される各色毎の第4抵抗R4,R1
3,R22と、 (e4) 前記第3トランジスタQ3,Q7,Q11
のコレクタと前記直流電源の他方端子との間
に接続される各色毎の第5抵抗R5,R1
4,R23と、 (e5) 前記第2および第3トランジスタQ2,Q
6,Q10;Q3,Q7,Q11の共通接続
されたエミツタと前記直流電源の一方端子と
の間に接続される各色毎の第6抵抗R6,R
15,R24とを有し、 (e6) 前記第2トランジスタQ2,Q6,Q10
のコレクタと前記第4抵抗R4,R13,R
22との接続点から出力を導出する。そのよ
うな差動増幅回路12C,13C,14C
と、 (f) 前記直流電源の電圧を分圧する各色毎の可変
抵抗R7,R16,R25を有し、この分圧さ
れた直流電圧を弁別レベルとして前記第3トラ
ンジスタQ3,Q7,Q10のベースに与える
各色毎の弁別レベル設定回路12D,13D,
14Dと、 (g) 前記差動増幅回路12C,13C,14Cか
らの各出力に基づいて、映像信号を作成する回
路20とを含むことを特徴とする映像効果装
置。[Claims] 1: (a) a DC power supply; (b) a color signal generation circuit 1 that generates three color signals R, G, and B from a video signal and drives a cathode ray tube 1;
1, and (c) first voltage dividing resistors R1, R10, R for each color connected in series, each of which is supplied with the color signals R, G, and B for driving the cathode ray tube.
19 and second voltage dividing resistors R2, R11, R20
Level conversion circuits 12A, 13A, 14 comprising
(d) emitter follower circuits 12B, 13B, and 14B provided for each of the color signals R, G, and B; (d1) the first voltage dividing resistors R1, R10, and R19, and the second voltage dividing resistor. R2, R11, R20
The first transistor Q1, Q5, Q9 for each color, whose base is given the output from the connection point of
(d2) third resistors R3, R12 for each color connected between the emitters of the first transistors Q1, Q5, Q9 and one terminal of the DC power supply;
(d3) such emitter follower circuits 12B, 13B, 14B that derive an emitter follower output from the emitter of the first transistor; (e) a difference provided for each of the color signals R, G, and B; The dynamic amplifier circuits 12C, 13C, 14C include (e1) second transistors Q2, Q6, for each color, whose bases are given the emitter follower outputs;
Q10, and (e2) the second transistors Q2, Q6, Q10.
and a third transistor Q3, Q for each color, whose emitters are commonly connected to the emitters of the second transistors Q2, Q6, Q10.
7, Q11, and (e3) the second transistors Q2, Q6, Q10.
a fourth resistor R4, R1 for each color connected between the collector of and the other terminal of the DC power supply;
3, R22, and (e4) the third transistor Q3, Q7, Q11
a fifth resistor R5, R1 for each color connected between the collector of and the other terminal of the DC power supply;
4, R23, and (e5) the second and third transistors Q2, Q
6, Q10; Sixth resistor R6, R for each color connected between the commonly connected emitters of Q3, Q7, Q11 and one terminal of the DC power supply
(e6) the second transistors Q2, Q6, Q10;
collector and the fourth resistor R4, R13, R
The output is derived from the connection point with 22. Such differential amplifier circuits 12C, 13C, 14C
and (f) having variable resistors R7, R16, and R25 for each color that divide the voltage of the DC power source, and applying the divided DC voltage to the bases of the third transistors Q3, Q7, and Q10 as a discrimination level. Discrimination level setting circuits 12D, 13D,
14D; and (g) a circuit 20 that creates a video signal based on each output from the differential amplifier circuits 12C, 13C, and 14C.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184054A JPS6075190A (en) | 1983-09-30 | 1983-09-30 | Video effecting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184054A JPS6075190A (en) | 1983-09-30 | 1983-09-30 | Video effecting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6075190A JPS6075190A (en) | 1985-04-27 |
| JPH038632B2 true JPH038632B2 (en) | 1991-02-06 |
Family
ID=16146565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58184054A Granted JPS6075190A (en) | 1983-09-30 | 1983-09-30 | Video effecting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6075190A (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS553846B2 (en) * | 1971-12-26 | 1980-01-28 | ||
| JPS5630055U (en) * | 1979-08-16 | 1981-03-23 | ||
| JPS5840977A (en) * | 1981-09-04 | 1983-03-10 | Fuji Xerox Co Ltd | Reading system of color image |
-
1983
- 1983-09-30 JP JP58184054A patent/JPS6075190A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6075190A (en) | 1985-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5675392A (en) | Mixer with common-mode noise rejection | |
| JPS58100579A (en) | Graphic display control circuit in image reproduction device | |
| US4361850A (en) | Color television receiver with character display function | |
| US4745461A (en) | R,G,B level control in a liquid crystal TV using average of composite video signal | |
| JPH038632B2 (en) | ||
| JPS58101575A (en) | Signal repeater | |
| US4489344A (en) | Signal processing unit | |
| US4308555A (en) | Television picture display device | |
| US4346400A (en) | Matrix circuits | |
| JPH0326547Y2 (en) | ||
| JPH0527305B2 (en) | ||
| GB2135847A (en) | Amplifier arrangement | |
| JPH0620313B2 (en) | On-screen circuit | |
| KR970025204A (en) | A composite circuit that creates a composite signal with a relative inverse combination of two different signals | |
| JPH026470B2 (en) | ||
| JPS6216585B2 (en) | ||
| JP3989981B2 (en) | Video signal mixing method and video signal mixing apparatus | |
| JPS6062285A (en) | Video signal switching circuit | |
| KR960003506B1 (en) | Black Burst Signal Generation Circuit | |
| JP2696862B2 (en) | Video signal processing device | |
| JP3169388B2 (en) | RF modulator | |
| US3613105A (en) | Color matrix circuit | |
| KR870000730Y1 (en) | Direct current restorer | |
| KR950003168Y1 (en) | Lens Transmittance Compensation Circuit of Progressive Display | |
| JP3244346B2 (en) | Switch circuit |