JPH0410766B2 - - Google Patents
Info
- Publication number
- JPH0410766B2 JPH0410766B2 JP56204030A JP20403081A JPH0410766B2 JP H0410766 B2 JPH0410766 B2 JP H0410766B2 JP 56204030 A JP56204030 A JP 56204030A JP 20403081 A JP20403081 A JP 20403081A JP H0410766 B2 JPH0410766 B2 JP H0410766B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pin diode
- time constant
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/10—Arrangements for reducing cross-talk between channels
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、搬送波または変調波をスイツチング
するためのスイツチ回路に関するものである。
するためのスイツチ回路に関するものである。
時分割通信方式やSCPC（Single Channel par
Carrier）方式においては、IF（中間周波）帯また
はRF（無線周波）帯において搬送波または変調波
を中、低速度でスイツチングして、バースト化さ
れた出力信号を発生する。しかして従来、このよ
うなスイツチングは通常、PINダイオードを用い
そのオン、オフによる抵抗変化を利用してスイツ
チングを行う、スイツチ回路によつて行われてい
る。
Carrier）方式においては、IF（中間周波）帯また
はRF（無線周波）帯において搬送波または変調波
を中、低速度でスイツチングして、バースト化さ
れた出力信号を発生する。しかして従来、このよ
うなスイツチングは通常、PINダイオードを用い
そのオン、オフによる抵抗変化を利用してスイツ
チングを行う、スイツチ回路によつて行われてい
る。
第１図は従来の代表的なスイツチ回路の構成を
示している。同図において、１はゲート、２は抵
抗、３はコンデンサ、４はチヨークコイル、５は
PINダイオード、６，７はコンデンサ、８はスイ
ツチ部（回路）である。
示している。同図において、１はゲート、２は抵
抗、３はコンデンサ、４はチヨークコイル、５は
PINダイオード、６，７はコンデンサ、８はスイ
ツチ部（回路）である。
第１図において、入力IFまたはRF信号をバー
スト化するためのオン／オフ信号は、ゲート１を
経て抵抗２、コンデンサ３からなる時定数回路に
加えられる。時定数回路の出力はチヨークコイル
４を経てPINダイオード５に加えられ、これによ
つてダイオード電流が流れる。PINダイオードの
抵抗はオフの状態では無限大に近く非常に大きい
が、オンの状態では極めて小さく殆どゼロに近く
なる。従つて、PINダイオード５がオフの状態で
は入力信号はコンデンサ６，７を経て出力される
が、PINダイオード５がオンの状態では出力信号
を生じない。このようにして第１図の回路によつ
てバースト信号出力を得ることができる。第１図
においてチヨークコイル４、PINダイオード５、
コンデンサ６，７はスイツチ部を構成している。
また第１図においては、PINダイオードは信号に
対して並列に接続されているが、信号に対して直
列に挿入するようにしても同様な効果が得られ
る。
スト化するためのオン／オフ信号は、ゲート１を
経て抵抗２、コンデンサ３からなる時定数回路に
加えられる。時定数回路の出力はチヨークコイル
４を経てPINダイオード５に加えられ、これによ
つてダイオード電流が流れる。PINダイオードの
抵抗はオフの状態では無限大に近く非常に大きい
が、オンの状態では極めて小さく殆どゼロに近く
なる。従つて、PINダイオード５がオフの状態で
は入力信号はコンデンサ６，７を経て出力される
が、PINダイオード５がオンの状態では出力信号
を生じない。このようにして第１図の回路によつ
てバースト信号出力を得ることができる。第１図
においてチヨークコイル４、PINダイオード５、
コンデンサ６，７はスイツチ部を構成している。
また第１図においては、PINダイオードは信号に
対して並列に接続されているが、信号に対して直
列に挿入するようにしても同様な効果が得られ
る。
第１図の回路において、抵抗２、コンデンサ３
からなる時定数回路がない場合は、入力信号のス
イツチングは、矩形波からなるオン／オフ信号波
形に従つて行われる。このような状態ではバース
ト信号出力の前縁及び後縁で瞬時応答に基づくパ
ルスが生じ、これによつて不要波が発生する。こ
のため第１図の回路では抵抗２、コンデンサ３か
らなる時定数回路を用いることによつて、PINダ
イオード５を流れる電流の立上り及び立下りにお
ける変化を緩やかにして不要波の発生を防止して
いる。
からなる時定数回路がない場合は、入力信号のス
イツチングは、矩形波からなるオン／オフ信号波
形に従つて行われる。このような状態ではバース
ト信号出力の前縁及び後縁で瞬時応答に基づくパ
ルスが生じ、これによつて不要波が発生する。こ
のため第１図の回路では抵抗２、コンデンサ３か
らなる時定数回路を用いることによつて、PINダ
イオード５を流れる電流の立上り及び立下りにお
ける変化を緩やかにして不要波の発生を防止して
いる。
しかしながら、PINダイオード５がオンになる
ときはその正特性によつて高速度に応答するので
抵抗２、コンデンサ３からなる時定数回路の時定
数τとほぼ等しい時定数の電流応答波形が得られ
るが、オフになるときはPINダイオード５の容量
に蓄積されていた電荷が放電するため、応答波形
は一般に時定数τによつて定まる応答より長くな
る。
ときはその正特性によつて高速度に応答するので
抵抗２、コンデンサ３からなる時定数回路の時定
数τとほぼ等しい時定数の電流応答波形が得られ
るが、オフになるときはPINダイオード５の容量
に蓄積されていた電荷が放電するため、応答波形
は一般に時定数τによつて定まる応答より長くな
る。
第２図は第１図のスイツチ回路における各部信
号の波形を示している。同図において、ａはスイ
ツチングのために加えられるオン／オフ信号の波
形を示している。ｂは抵抗２、コンデンサ３か
らなる時定数回路の出力波形を示し、立上り及
び立下りにおいて時定数τの過渡応答を生じてい
る。ｃはPINダイオード５の電流応答波形を示
し、オンになるときの時定数τAは時定数回路の時
定数τにほぼ等しいが、オフになるときの時定数
τBは時定数τより長い。ｄはバースト信号出力
の波形を示し、その立上りは立下りに比べておそ
い。
号の波形を示している。同図において、ａはスイ
ツチングのために加えられるオン／オフ信号の波
形を示している。ｂは抵抗２、コンデンサ３か
らなる時定数回路の出力波形を示し、立上り及
び立下りにおいて時定数τの過渡応答を生じてい
る。ｃはPINダイオード５の電流応答波形を示
し、オンになるときの時定数τAは時定数回路の時
定数τにほぼ等しいが、オフになるときの時定数
τBは時定数τより長い。ｄはバースト信号出力
の波形を示し、その立上りは立下りに比べておそ
い。
このようにスイツチング用PINダイオード５の
応答に基づいて、バースト信号の振幅変化特性に
影響をうけることは、信号品質保持の上から好ま
しくない。そのため従来はPINダイオード５がオ
フになるときこれに逆電圧を加えることによつ
て、放電時間を短くする方法が用いられていた。
応答に基づいて、バースト信号の振幅変化特性に
影響をうけることは、信号品質保持の上から好ま
しくない。そのため従来はPINダイオード５がオ
フになるときこれに逆電圧を加えることによつ
て、放電時間を短くする方法が用いられていた。
第３図はPINダイオード５の蓄積電荷の影響を
防止したドライバ回路の構成を示している。同図
において９はスイツチであつて、PINダイオード
５に電流を流すためのオン／オフ信号に応じて、
PINダイオード５をオンにするときは正電圧＋
Vaを出力し、オフにするときは負電圧−Vaを切
り替えて出力する。スイツチ９の出力は抵抗２、
コンデンサ３からなる時定数回路を経て、第１図
に示されたスイツチ部（回路）８へ供給される。
従つてPINダイオード５はオフになるとき、その
電荷によつて逆電流が流れて放電時間が短縮され
る。
防止したドライバ回路の構成を示している。同図
において９はスイツチであつて、PINダイオード
５に電流を流すためのオン／オフ信号に応じて、
PINダイオード５をオンにするときは正電圧＋
Vaを出力し、オフにするときは負電圧−Vaを切
り替えて出力する。スイツチ９の出力は抵抗２、
コンデンサ３からなる時定数回路を経て、第１図
に示されたスイツチ部（回路）８へ供給される。
従つてPINダイオード５はオフになるとき、その
電荷によつて逆電流が流れて放電時間が短縮され
る。
第４図は、第３図に示されたドライバ回路を用
いた場合の電流応答波形を示している。第３図の
ドライバ回路では、逆電圧を加えてPINダイオー
ド５の蓄積電荷の放電時間を短縮するようにした
ので、オフになるときの電流応答波形の時定数は
τCであつて、第２図の場合に比べて短縮されてい
る。
いた場合の電流応答波形を示している。第３図の
ドライバ回路では、逆電圧を加えてPINダイオー
ド５の蓄積電荷の放電時間を短縮するようにした
ので、オフになるときの電流応答波形の時定数は
τCであつて、第２図の場合に比べて短縮されてい
る。
しかしながら第３図に示されたドライバ回路
（スイツチ９）を用いる場合も、時定数回路２，
３の時定数が大きいときは、その効果が十分でな
い。すなわち、時定数回路２，３の抵抗２とPIN
ダイオード５の容量とで定まる時定数に従つて放
電が行われるため、抵抗値が大きいときは放電時
間が長くなる。
（スイツチ９）を用いる場合も、時定数回路２，
３の時定数が大きいときは、その効果が十分でな
い。すなわち、時定数回路２，３の抵抗２とPIN
ダイオード５の容量とで定まる時定数に従つて放
電が行われるため、抵抗値が大きいときは放電時
間が長くなる。
本発明はこのような従来技術の欠点を除去しよ
うとするものであつて、その目的は、スイツチン
グ用PINダイオードの蓄積電荷の影響を受けるこ
とがなく、波形整形のために付加した波回路の
時定数に従つたスイツチング波形を得ることがで
きるスイツチ回路を提供することにある。
うとするものであつて、その目的は、スイツチン
グ用PINダイオードの蓄積電荷の影響を受けるこ
とがなく、波形整形のために付加した波回路の
時定数に従つたスイツチング波形を得ることがで
きるスイツチ回路を提供することにある。
上記目的を達成するために、本発明は、PINダ
イオード５を用いて入力信号のスイツチングを行
うスイツチ回路（第５図、第６図、１３）におい
て、スイツチングのためのオン／オフ信号の立上
り及び立下りを緩やかなカーブとなるように波形
整形する波回路１１と、該波回路１１の出力
を供給電源の正電圧＋Ｖ及び負電圧−Ｖ間を線型
増幅し、その出力をPINダイオード５の制御電流
としてスイツチ回路１３に入力する、出力インピ
ーダンスの低い直流増幅器１２とを備え、該直流
増幅器１２の出力によつて前記PINダイオード５
の電流を制御してスイツチングを行うことを特徴
とするスイツチ回路（第５図、第６図、１３）と
しての構成を有するものである。
イオード５を用いて入力信号のスイツチングを行
うスイツチ回路（第５図、第６図、１３）におい
て、スイツチングのためのオン／オフ信号の立上
り及び立下りを緩やかなカーブとなるように波形
整形する波回路１１と、該波回路１１の出力
を供給電源の正電圧＋Ｖ及び負電圧−Ｖ間を線型
増幅し、その出力をPINダイオード５の制御電流
としてスイツチ回路１３に入力する、出力インピ
ーダンスの低い直流増幅器１２とを備え、該直流
増幅器１２の出力によつて前記PINダイオード５
の電流を制御してスイツチングを行うことを特徴
とするスイツチ回路（第５図、第６図、１３）と
しての構成を有するものである。
このような直流増幅器１２を時定数回路の次段
に設けたための作用・効果について説明する。従
来例において説明したように、オン／オフ信号の
入力側に設けられた時定数回路２，３によつて電
流のカーブを緩やかにしているが、スイツチング
素子としてPINダイオード５を使用する場合、オ
フになる時にPINダイオード５の容量に蓄積され
ていた電荷が放電されることになり、一般に応答
波形は前記時定数回路２，３で定まるものより長
くなる。そこで更なる従来例としてPINダイオー
ド５がオフになる時に逆電圧を加えることで対処
する技術がある。このために第３図の如くドライ
バ回路（スイツチ９）を設けている。しかし、こ
こでもドライバ回路の時定数が大きいと、この抵
抗とPINダイオード５の容量とで定まる時定数に
従つて放電されることになり、抵抗値が大きいと
きは放電時間が長くなる欠点があり、これを解決
するのが本願発明であり、出力インピーダンスの
小さな直流増幅器１２をドライバ回路として使用
し、かつその前段にて波回路１１を介するもの
である。これにより前記放電はPINダイオード５
の時定数のみによつて決まり、その長さは波回
路１１により緩やかにされて時間に比べ影響のな
いものとなる。
に設けたための作用・効果について説明する。従
来例において説明したように、オン／オフ信号の
入力側に設けられた時定数回路２，３によつて電
流のカーブを緩やかにしているが、スイツチング
素子としてPINダイオード５を使用する場合、オ
フになる時にPINダイオード５の容量に蓄積され
ていた電荷が放電されることになり、一般に応答
波形は前記時定数回路２，３で定まるものより長
くなる。そこで更なる従来例としてPINダイオー
ド５がオフになる時に逆電圧を加えることで対処
する技術がある。このために第３図の如くドライ
バ回路（スイツチ９）を設けている。しかし、こ
こでもドライバ回路の時定数が大きいと、この抵
抗とPINダイオード５の容量とで定まる時定数に
従つて放電されることになり、抵抗値が大きいと
きは放電時間が長くなる欠点があり、これを解決
するのが本願発明であり、出力インピーダンスの
小さな直流増幅器１２をドライバ回路として使用
し、かつその前段にて波回路１１を介するもの
である。これにより前記放電はPINダイオード５
の時定数のみによつて決まり、その長さは波回
路１１により緩やかにされて時間に比べ影響のな
いものとなる。
以下、実施例について本発明を詳細に説明す
る。
る。
第５図は本発明のスイツチ回路の基本的構成を
示している。同図において、１１は波器、１２
は直流増幅器、１３はスイツチ部（回路）であ
る。直流増幅器１２は一般に理想的には供給電源
の正電圧＋Ｖ、負電圧−Ｖの間を線型に増幅され
るものである。直流増幅器１２は出力インピーダ
ンスが非常に低く（数十Ωと）零に近いため、
PINダイオード５の容量の放電が早くなるもので
ある。
示している。同図において、１１は波器、１２
は直流増幅器、１３はスイツチ部（回路）であ
る。直流増幅器１２は一般に理想的には供給電源
の正電圧＋Ｖ、負電圧−Ｖの間を線型に増幅され
るものである。直流増幅器１２は出力インピーダ
ンスが非常に低く（数十Ωと）零に近いため、
PINダイオード５の容量の放電が早くなるもので
ある。
第５図において、PINダイオードによるバース
ト信号のスイツチングのためのオン／オフ信号は
波器（回路）１１によつて波形整形されたの
ち、直流増幅器１２によつて直流増幅されて、オ
ン／オフ信号におけるオンに対応して直流増幅器
１２への供給電源の正電圧＋Ｖを生じ、オフに対
応して供給電源の負電圧−Ｖを生じる。直流増幅
器１２の出力信号はスイツチ部（回路）１３に加
えられてスイツチ部（回路）１３に含まれるPIN
ダイオード５をオン、オフさせ、これによつて入
力信号をスイツチングしてバースト信号出力を得
る。
ト信号のスイツチングのためのオン／オフ信号は
波器（回路）１１によつて波形整形されたの
ち、直流増幅器１２によつて直流増幅されて、オ
ン／オフ信号におけるオンに対応して直流増幅器
１２への供給電源の正電圧＋Ｖを生じ、オフに対
応して供給電源の負電圧−Ｖを生じる。直流増幅
器１２の出力信号はスイツチ部（回路）１３に加
えられてスイツチ部（回路）１３に含まれるPIN
ダイオード５をオン、オフさせ、これによつて入
力信号をスイツチングしてバースト信号出力を得
る。
直流増幅器１２は出力インピーダンスが非常に
低いものを使用し、その出力側とスイツチ部（回
路）１３との間は直接接続し、この部分に従来の
スイツチ回路（第１図）のように抵抗２、コンデ
ンサ３からなる時定数回路２，３を設けない。従
つてPINダイオード５をオフにするとき、PINダ
イオード５の容量に蓄積した電荷はPINダイオー
ド５の容量とPINダイオード５の内部抵抗のみに
よつて定まる時定数に従つて放電し、応答時間は
著しく短縮される。一方、直流増幅器１２の出力
波形はオン／オフ信号とこれに対する波器（回
路）１１の過渡応答によつて定まるが、これによ
つて生じるPINダイオード５の電流応答波形は、
PINダイオード５の蓄積電荷の放電時間が短いた
めこれによる影響を殆ど受けることがなく、波
器（回路）１１の出力波形によつてほぼ定まる。
低いものを使用し、その出力側とスイツチ部（回
路）１３との間は直接接続し、この部分に従来の
スイツチ回路（第１図）のように抵抗２、コンデ
ンサ３からなる時定数回路２，３を設けない。従
つてPINダイオード５をオフにするとき、PINダ
イオード５の容量に蓄積した電荷はPINダイオー
ド５の容量とPINダイオード５の内部抵抗のみに
よつて定まる時定数に従つて放電し、応答時間は
著しく短縮される。一方、直流増幅器１２の出力
波形はオン／オフ信号とこれに対する波器（回
路）１１の過渡応答によつて定まるが、これによ
つて生じるPINダイオード５の電流応答波形は、
PINダイオード５の蓄積電荷の放電時間が短いた
めこれによる影響を殆ど受けることがなく、波
器（回路）１１の出力波形によつてほぼ定まる。
このように本発明のスイツチ回路（第５図、第
６図、１３）では、スイツチング用PINダイオー
ド５を制御する直流増幅器１２の低い出力インピ
ーダンスによつてダイオードの蓄積電荷の放電時
間を短縮してその影響を除去するとともに、バー
スト信号の立上り、立下りにおける波形整形を直
流増幅器１２の前に付加した波器（回路）１１
の特性によつて任意に行うことができるようにし
たものである。
６図、１３）では、スイツチング用PINダイオー
ド５を制御する直流増幅器１２の低い出力インピ
ーダンスによつてダイオードの蓄積電荷の放電時
間を短縮してその影響を除去するとともに、バー
スト信号の立上り、立下りにおける波形整形を直
流増幅器１２の前に付加した波器（回路）１１
の特性によつて任意に行うことができるようにし
たものである。
第６図は本発明のスイツチ回路（第５図、第６
図、１３）の一具体的実施例を示している。同図
において１はオン／オフ信号を供給するゲート、
１１は波器（回路）であつて例えば図示のコイ
ルＬ、コンデンサC1，C2からなる低域通過波
器が用いられる。ここでゲート１は単なるバツフ
アの役目をしているものであり、本願の発明に直
接係わるものではない。１２は直流増幅器であつ
て、例えば図示のように抵抗R1によつて直流帰
還を施こし、抵抗R1を経て一定の直流入力を与
えた演算増幅器Ａによつて構成され、極めて低い
出力インピーダンスを実現するとともに、波器
（回路）１１の出力の“１”、“０”に対応して、
それぞれ供給電源の正電圧＋Ｖ、負電圧−Ｖを出
力することができるものである。１３はスイツチ
部（回路）であつて、第１図におけるスイツチ部
（回路）８と同じ構成を有し、直流増幅器１２の
出力によつてチヨークコイル４を経てPINダイオ
ード５の電流を制御してオン、オフさせ、これに
よつてコンデンサ６，７を経て出力される入力
IFまたはRF信号をスイツチングして、バースト
信号出力を生じる。波形整形のための波器（回
路）１１は第６図に図示された形式のものに限ら
ず、一定の時定数を有し、第２図ｂに図示された
ような出力信号波形の前縁及び後縁における滑ら
かな立上り、立下りを得ることができるような過
渡応答を生じるものであれば、使用可能である。
図、１３）の一具体的実施例を示している。同図
において１はオン／オフ信号を供給するゲート、
１１は波器（回路）であつて例えば図示のコイ
ルＬ、コンデンサC1，C2からなる低域通過波
器が用いられる。ここでゲート１は単なるバツフ
アの役目をしているものであり、本願の発明に直
接係わるものではない。１２は直流増幅器であつ
て、例えば図示のように抵抗R1によつて直流帰
還を施こし、抵抗R1を経て一定の直流入力を与
えた演算増幅器Ａによつて構成され、極めて低い
出力インピーダンスを実現するとともに、波器
（回路）１１の出力の“１”、“０”に対応して、
それぞれ供給電源の正電圧＋Ｖ、負電圧−Ｖを出
力することができるものである。１３はスイツチ
部（回路）であつて、第１図におけるスイツチ部
（回路）８と同じ構成を有し、直流増幅器１２の
出力によつてチヨークコイル４を経てPINダイオ
ード５の電流を制御してオン、オフさせ、これに
よつてコンデンサ６，７を経て出力される入力
IFまたはRF信号をスイツチングして、バースト
信号出力を生じる。波形整形のための波器（回
路）１１は第６図に図示された形式のものに限ら
ず、一定の時定数を有し、第２図ｂに図示された
ような出力信号波形の前縁及び後縁における滑ら
かな立上り、立下りを得ることができるような過
渡応答を生じるものであれば、使用可能である。
以上説明したように本発明のスイツチ回路によ
れば、出力インピーダンスの小さな直流増幅器を
ドライバ回路として使用し、かつその前段にて
波回路を介する構成を有するため、放電時定数は
ダイオードの時定数のみによつて決まり、その長
さは波回路により緩やかにされて時間に比べ影
響のないものとなる。従つて、スイツチング用
PINダイオードの蓄積電荷の影響を受けることな
く、波形整形のために付加した波回路の時定数
に従つた波形のバースト信号出力を得ることがで
きる。従つて、バースト信号発生時における不要
波が減少するため極めて効果的である。
れば、出力インピーダンスの小さな直流増幅器を
ドライバ回路として使用し、かつその前段にて
波回路を介する構成を有するため、放電時定数は
ダイオードの時定数のみによつて決まり、その長
さは波回路により緩やかにされて時間に比べ影
響のないものとなる。従つて、スイツチング用
PINダイオードの蓄積電荷の影響を受けることな
く、波形整形のために付加した波回路の時定数
に従つた波形のバースト信号出力を得ることがで
きる。従つて、バースト信号発生時における不要
波が減少するため極めて効果的である。
第１図は従来のスイツチ回路の構成を示す回路
図、第２図は第１図のスイツチ回路における各部
信号の波形を示す図、第３図は更に別の従来例で
あつてPINダイオードの蓄積電荷の影響を防止し
たドライバ回路の構成を示す図、第４図は第３図
のドライバ回路を用いた場合の電流応答波形を示
す図である。第５図は本発明のスイツチ回路の基
本的構成を示すブロツク図、第６図は本発明のス
イツチ回路の一実施例を示す回路図である。 １……ゲート、４……チヨークコイル、５……
PINダイオード、６，７……コンデンサ、１１…
…波器（回路）、１２……直流増幅器、１３…
…スイツチ部（回路）、＋Ｖ……直流増幅器１２へ
の供給電源の正電圧、−Ｖ……直流増幅器１２へ
の供給電源の負電圧。
図、第２図は第１図のスイツチ回路における各部
信号の波形を示す図、第３図は更に別の従来例で
あつてPINダイオードの蓄積電荷の影響を防止し
たドライバ回路の構成を示す図、第４図は第３図
のドライバ回路を用いた場合の電流応答波形を示
す図である。第５図は本発明のスイツチ回路の基
本的構成を示すブロツク図、第６図は本発明のス
イツチ回路の一実施例を示す回路図である。 １……ゲート、４……チヨークコイル、５……
PINダイオード、６，７……コンデンサ、１１…
…波器（回路）、１２……直流増幅器、１３…
…スイツチ部（回路）、＋Ｖ……直流増幅器１２へ
の供給電源の正電圧、−Ｖ……直流増幅器１２へ
の供給電源の負電圧。
Claims (1)
- 【特許請求の範囲】 １ PINダイオードを用いて入力信号のスイツチ
ングを行うスイツチ回路において、スイツチング
のためのオン／オフ信号の立上り及び立下りを緩
やかなカーブとなるように波形整形する波回路
と、該波回路の出力を供給電源の正電圧＋Ｖ及
び負電圧−Ｖ間を線型増幅し、その出力をPINダ
イオードの制御電流としてスイツチ回路に入力す
る、出力インピーダンスの低い直流増幅器とを備
え、 該直流増幅器の出力によつて前記PINダイオー
ドの電流を制御してスイツチングを行うことを特
徴とするスイツチ回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20403081A JPS58104531A (ja) | 1981-12-17 | 1981-12-17 | スイツチ回路 |
| US06/448,906 US4644531A (en) | 1981-04-07 | 1982-04-01 | Time division communication system |
| PCT/JP1982/000094 WO1982003515A1 (fr) | 1981-04-07 | 1982-04-01 | Systeme de communication a temps partage |
| EP82901002A EP0075601B1 (en) | 1981-04-07 | 1982-04-01 | Time-sharing communicating system |
| DE8282901002T DE3278307D1 (en) | 1981-04-07 | 1982-04-01 | Time-sharing communicating system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20403081A JPS58104531A (ja) | 1981-12-17 | 1981-12-17 | スイツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58104531A JPS58104531A (ja) | 1983-06-22 |
| JPH0410766B2 true JPH0410766B2 (ja) | 1992-02-26 |
Family
ID=16483591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20403081A Granted JPS58104531A (ja) | 1981-04-07 | 1981-12-17 | スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58104531A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3362672B2 (ja) | 1998-07-30 | 2003-01-07 | 日本電気株式会社 | Ａｓｋ変調装置及びａｓｋ変調方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4328598Y1 (ja) * | 1964-09-03 | 1968-11-25 |
-
1981
- 1981-12-17 JP JP20403081A patent/JPS58104531A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58104531A (ja) | 1983-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100600507B1 (ko) | 펄스폭 변조 회로 | |
| EP0590903A1 (en) | Output limiter for class-D BICMOS hearing aid output amplifier | |
| US4016501A (en) | Switching amplifier system | |
| US20040232978A1 (en) | Filterless class D amplifiers using spread spectrum PWM modulation | |
| JPH10224159A (ja) | 時間遅延補償広帯域クラスｓ変調器およびその方法 | |
| JPH10163764A (ja) | 広帯域クラスｓ変調器およびその方法 | |
| JPS61212905A (ja) | 雑音を制御および防止する装置および方法 | |
| KR100704859B1 (ko) | 다중 레퍼런스, 고정밀 스위칭 증폭기 | |
| JPS5819026A (ja) | パルス幅変調回路 | |
| JP3875100B2 (ja) | 浮動電源を用いた出力段 | |
| US3959750A (en) | Microwave diode switch wherein first diode carries greater control signal current than second diode | |
| JPS62293817A (ja) | パルス幅変調器 | |
| JPH0410766B2 (ja) | ||
| US3212019A (en) | Bridge power amplifier with linearizing feedback means | |
| JP3413281B2 (ja) | 電力増幅回路 | |
| JPS6040728B2 (ja) | パルス幅変調スイツチング増幅トランジスタのベ−ス駆動回路 | |
| US4002932A (en) | Pulse modulator gating circuit with trailing edge control | |
| JP3413275B2 (ja) | 電力増幅回路 | |
| JPH0412050B2 (ja) | ||
| JP2944337B2 (ja) | レベル変換回路 | |
| JP3475602B2 (ja) | 波形整形回路 | |
| JPS587727Y2 (ja) | Ａｍ↓−ｓｓｂ送信出力回路 | |
| JPH03742Y2 (ja) | ||
| JPH0787302B2 (ja) | 増幅回路 | |
| KR0175045B1 (ko) | 평형 변조기의 주파수 리이크 제거 장치 |