JPH04223633A - Address setting system for 1:n serial communication system - Google Patents
Address setting system for 1:n serial communication systemInfo
- Publication number
- JPH04223633A JPH04223633A JP40600390A JP40600390A JPH04223633A JP H04223633 A JPH04223633 A JP H04223633A JP 40600390 A JP40600390 A JP 40600390A JP 40600390 A JP40600390 A JP 40600390A JP H04223633 A JPH04223633 A JP H04223633A
- Authority
- JP
- Japan
- Prior art keywords
- address setting
- address
- slave
- switch circuit
- slave unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、1対N直列通信システ
ムに於けるアドレス設定システムに関し、特に一つの親
機と該親機に対し複数個の子機が通信線により互いに直
列に接続された1対N直列通信システムに於けるアドレ
ス設定システムに関するものである。[Field of Industrial Application] The present invention relates to an address setting system in a one-to-N serial communication system, and more particularly, the present invention relates to an address setting system in a one-to-N serial communication system, and in particular, in which one base unit and a plurality of slave units are connected in series to the base unit through communication lines. The present invention relates to an address setting system in a 1-to-N serial communication system.
【0002】0002
【従来の技術】一つの親機と複数個の子機が通信線によ
り互いに直列に接続され、前記親機と前記各子機との間
で通信が行われる1対N直列通信システムは既に知られ
ており、この通信システムを、各種商品の自動販売機、
駅務機器としての自動券売機等に於て、利用者により操
作される商品選択用、乗車券購入金額設定用等の複数個
の押しボタンスイッチ部を子機とし、一つの演算制御部
を親機とし、複数個の押しボタンスイッチ部と一つの演
算制御部との間の通信に用いることが考えられている。2. Description of the Related Art A 1-to-N serial communication system is already known in which a base unit and a plurality of slave units are connected in series to each other via communication lines, and communication is performed between the base unit and each slave unit. This communication system is used in vending machines for various products,
In automatic ticket vending machines and other station equipment, multiple push-button switch units operated by users for selecting products, setting ticket purchase prices, etc. are used as child units, and one calculation control unit is used as a parent unit. It is being considered that this method can be used for communication between a plurality of push button switch sections and one arithmetic control section.
【0003】1対N直列通信システムによる自動販売機
、自動券売機等に於ては、複数個の押しボタンスイッチ
部の各々を個別の信号線により一つの演算制御部に接続
する必要がなくなり、配線本数の削減が行われ、また押
しボタンスイッチ部の個数の増加に容易に対応すること
が可能である。In automatic vending machines, automatic ticket vending machines, etc. using a 1-to-N serial communication system, it is no longer necessary to connect each of the plurality of push button switch sections to one arithmetic control section through individual signal lines. The number of wires can be reduced, and it is also possible to easily accommodate an increase in the number of push button switch sections.
【0004】0004
【発明が解決しようとする課題】しかし、1対N直列通
信システムに於いては、押しボタンスイッチ部の如き複
数個の子機に、親機との通信のために、使用に先だって
各々個別のアドレスを設定する必要がある。[Problems to be Solved by the Invention] However, in a 1-to-N serial communication system, each slave unit, such as a push button switch unit, is required to have an individual Address needs to be set.
【0005】このアドレス設定は、各子機毎に設けられ
たディップスイッチ等によるハードウェア構成により行
うことが一般的であるが、しかし、この場合は、各子機
毎にディップスイッチ等を設ける必要があり、これは、
装置価額を高くし、また同一アドレスの重複設定、設定
忘れ等の設定ミスを生じる虞れがある。[0005] This address setting is generally performed by a hardware configuration using a dip switch, etc. provided for each slave device, but in this case, it is necessary to provide a dip switch, etc. for each slave device. There is, which is
This may increase the cost of the device and may cause setting errors such as duplicate settings of the same address or forgetting settings.
【0006】本発明は、上述の如き問題点に着目してな
されたものであり、各子機毎にアドレス設定用のディッ
プスイッチ等を設ける必要がなく、アドレス設定ミスを
生じることがなく、しかもフェールセーフを図られ、シ
ステムダウンを生じ難く、動作の信頼性に優れた1対N
直列通信システムに於けるアドレス設定システムを提供
することを目的としている。The present invention has been made in view of the above-mentioned problems, and there is no need to provide a dip switch for setting an address for each handset, and there is no need to make an address setting error. A 1:N system that is fail-safe, less likely to cause system downtime, and has excellent operational reliability.
The purpose is to provide an address setting system in a serial communication system.
【0007】[0007]
【課題を解決するための手段】上述の如き目的は、本発
明によれば、一つの親機と複数個の子機が通信線により
互いに直列に接続され、前記親機と前記各子機との間で
通信が行われる1対N直列通信システムに於けるアドレ
ス設定システムに於て、各子機間に各子機間の通信線を
開閉するスイッチ回路が設けられ、親機は電源投入時等
に前記通信線により各子機に対し各子機固有のアドレス
設定信号を送信し、各子機は親機よりのアドレス設定信
号を受信してアドレス設定を完了することより直列接続
の次の子機との間の前記スイッチ回路を閉じ、該スイッ
チ回路が閉じることにより親機より次のアドレス設定信
号が次の子機にまで到達するように構成され、前記スイ
ッチ回路は、互いに並列、及び或は、互いに直列に接続
された複数個のスイッチ素子により構成されていること
を特徴とする1対N直列通信システムに於けるアドレス
設定システムによって達成される。[Means for Solving the Problems] According to the present invention, one base unit and a plurality of slave units are connected in series to each other by a communication line, and the base unit and each slave unit are connected in series to each other by a communication line. In the address setting system in a 1-to-N serial communication system where communication is performed between etc., an address setting signal unique to each slave unit is sent to each slave unit via the communication line, and each slave unit receives the address setting signal from the base unit and completes the address setting. The switch circuit between the slave unit is closed, and when the switch circuit is closed, the next address setting signal from the base unit reaches the next slave unit, and the switch circuits are arranged in parallel with each other, and Alternatively, this can be accomplished by an address setting system in a 1-to-N serial communication system, which is characterized by comprising a plurality of switch elements connected in series.
【0008】[0008]
【作用】上述の如き構成によれば、電源投入時等に、各
子機が親機よりのアドレス設定信号を受信してアドレス
設定を完了することより、直列接続の次の子機との間の
スイッチ回路が閉じられ、これにより親機よりの次のア
ドレス設定信号が次の子機にまで到達するようになり、
親機に近い子機より順次にアドレス設定が自動的に行わ
れる。[Operation] According to the above-described configuration, when the power is turned on, each slave unit receives an address setting signal from the base unit and completes the address setting, so that the connection between the slave unit and the next slave unit connected in series is The switch circuit is closed, allowing the next address setting signal from the master unit to reach the next slave unit.
Address settings are automatically performed sequentially starting with the child device closest to the parent device.
【0009】スイッチ回路は、互いに並列、及び或は、
互いに直列に接続された複数個のスイッチ素子により構
成されているから、断線等によりスイッチ素子の一つが
開状態にて動作不能になっても、これと並列に接続され
ている他の少なくとも一つのスイッチ素子が動作可能で
あれば、これの閉成動作によりスイッチ回路の有効な動
作状態が確保され、またコントロールゲートの故障等に
よりスイッチ素子の一つが閉状態にて動作不能になって
も、これと直列に接続されている他の少なくとも一つの
スイッチ素子が動作可能であれば、これの開成動作によ
りスイッチ回路の有効な動作状態が確保される。[0009] The switch circuits are arranged in parallel with each other and/or
Since it is composed of multiple switch elements connected in series with each other, even if one of the switch elements becomes inoperable due to a disconnection, at least one other switch element connected in parallel will be disabled. If the switch element is operable, its closing operation will ensure a valid operating state of the switch circuit, and even if one of the switch elements becomes inoperable in the closed state due to a failure of the control gate, etc. If at least one other switch element connected in series with the switch element is operable, its opening operation ensures an effective operating state of the switch circuit.
【0010】0010
【実施例】以下に添付の図を参照して本発明を実施例に
ついて詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the accompanying drawings.
【0011】図1は本発明によるアドレス設定システム
を実施する1対N直列通信システムの一実施例を示して
いる。1対N直列通信システムは、一つの親機10と、
複数個の互いに等価の子機20とを有し、親機10と複
数個の子機20とは通信線30により互いに直列に接続
され、通信線30により親機10と各子機20との間で
通信が行われるようになっている。FIG. 1 shows one embodiment of a 1-to-N serial communication system implementing an address setting system according to the present invention. The 1-to-N serial communication system includes one base unit 10,
The base unit 10 and the multiple slave units 20 are connected in series with each other by a communication line 30, and the communication line 30 connects the base unit 10 and each slave unit 20. Communication is now taking place between them.
【0012】親機10は、図2に示されている如く、C
PU11と、システムプログラムメモリ12と、子機受
信レジスタ13と、子機送信レジスタ14と、受信用の
直並変換器15と、送信用の並直変換器16と、入力端
子CINと、出力端子COUT とを有し、入力端子C
INと出力端子COUT は共に通信線30と接続され
ている。As shown in FIG. 2, the base unit 10 has a C
PU 11, system program memory 12, handset reception register 13, handset transmission register 14, serial-parallel converter 15 for reception, parallel-to-serial converter 16 for transmission, input terminal CIN, output terminal COUT and an input terminal C
Both IN and output terminal COUT are connected to a communication line 30.
【0013】システムプログラムメモリ12は、全体制
御のためのシステムプログラムとアドレス設定用プログ
ラムとを格納しており、アドレス設定用プログラムは、
電源投入時、リセット時等にCPU11より呼び出され
てCPU11により実行され、通信線30により各子機
20に対し各子機固有のアドレス設定信号を送信するよ
うになっている。尚、この実施例に於いては、CPU1
1にパワーオン信号が与えられることによりアドレス設
定用プログラムが実行されるようになっている。The system program memory 12 stores a system program for overall control and an address setting program.
It is called by the CPU 11 and executed by the CPU 11 when the power is turned on, reset, etc., and an address setting signal unique to each slave unit is transmitted to each slave unit 20 via the communication line 30. In addition, in this embodiment, CPU1
When a power-on signal is applied to 1, an address setting program is executed.
【0014】子機20は各々、図3に示されている如く
、受信用の直並変換器21と、自身のアドレスを設定す
るアドレス設定レジスタ22と、アドレス設定レジスタ
22に設定されたアドレスと通信データのアドレスとの
比較を行うアドレス比較器23と、受信データのラッチ
エリアと送信データのラッチエリアとを有するラッチ回
路24と、送信用の並直変換器25と、ラッチ回路24
より並直変換器25を介して送信データを与えられ、ア
ドレス比較器23よりコントロール信号を与えられて出
力状態を変化するスリーステート出力回路26と、押し
ボタンスイッチ等による複数個のマニュアルスイッチ2
7と、「発売中」の如き表示を行う発光素子28と、「
売り切れ」、「発売中止」等の表示を行う発光素子29
と、入力端子INと、出力端子OUTとを有し、入力端
子INと出力端子OUTは共に通信線30と接続されて
いる。アドレス設定レジスタ22は、揮発性アドレスメ
モリであり、パワーオン信号を与えられたのち、親機2
0よりのアドレス設定信号を一度のみ取り込んで、これ
を保持するようになっている。As shown in FIG. 3, each slave unit 20 has a receiving serial-to-parallel converter 21, an address setting register 22 for setting its own address, and an address set in the address setting register 22. An address comparator 23 that compares communication data with an address, a latch circuit 24 having a latch area for received data and a latch area for transmitted data, a parallel-to-serial converter 25 for transmission, and a latch circuit 24
A three-state output circuit 26 receives transmission data via a parallel-to-serial converter 25 and changes its output state in response to a control signal from an address comparator 23, and a plurality of manual switches 2 such as push button switches.
7, a light emitting element 28 that displays a message such as "on sale", and "
Light-emitting element 29 that displays messages such as “Sold out” and “Sold out”
, an input terminal IN, and an output terminal OUT, and both the input terminal IN and the output terminal OUT are connected to the communication line 30 . The address setting register 22 is a volatile address memory, and after being given a power-on signal, the address setting register 22 is a volatile address memory.
The address setting signal from 0 is taken in only once and held.
【0015】互いに隣接する子機20間にはその両子機
20間の通信線30を開閉するスイッチ回路40が設け
られている。各子機20間のスイッチ回路40は各々、
図4に示されている如く、接続端子aと端子bとの間に
て、互いに並列に、且つ互いに直列に接続された複数個
(n×n)のアナログスイッチ素子4211〜42nn
により構成され、アナログスイッチ素子4211〜42
nnの各コントロールゲートGa、Gbは共通のコント
ロール信号端子cに接続され、これよりコントロール信
号を一斉に与えられるようになっている。A switch circuit 40 is provided between adjacent slave units 20 to open and close the communication line 30 between the two slave units 20. The switch circuits 40 between each handset 20 are each
As shown in FIG. 4, a plurality of (n×n) analog switch elements 4211 to 42nn are connected in parallel and in series between the connection terminal a and the terminal b.
Analog switch elements 4211 to 42
Each control gate Ga, Gb of nn is connected to a common control signal terminal c, from which a control signal can be applied all at once.
【0016】コントロール信号端子cには対応する子機
20のアドレス設定レジスタ22にアドレスが設定され
ることに起因してオン信号が与えられるようになってお
り、コントロール信号端子cにオン信号が与えられれば
、各のコントロールゲートGa、Gbにオン信号、或は
それの反転信号が一斉に与えられことにより、アナログ
スイッチ素子4211〜42nnが一つのスイッチ回路
単位に一斉に閉成するようになっている。An on signal is given to the control signal terminal c due to an address being set in the address setting register 22 of the corresponding slave device 20, and an on signal is given to the control signal terminal c. If so, the analog switch elements 4211 to 42nn will be closed all at once in one switch circuit unit by applying an ON signal or an inverted signal thereof to each control gate Ga and Gb at the same time. There is.
【0017】各子機20の入力端子INは直列接続の次
の子機20との間のスイッチ回路40より親機10側に
て通信線30と接続され、各子機20の出力端子OUT
は直列接続の次の子機20との間のスイッチ回路40よ
り次の子機20側にて通信線30と接続されている。The input terminal IN of each slave unit 20 is connected to the communication line 30 on the side of the base unit 10 from the switch circuit 40 between the next slave unit 20 in the series connection, and the output terminal OUT of each slave unit 20
is connected to the communication line 30 on the side of the next slave unit 20 from the switch circuit 40 between it and the next slave unit 20 connected in series.
【0018】尚、最終の、即ちN個目の子機20に付随
するスイッチ回路40は必ずしも必要ではなく、これは
構成部品としての各子機ユニットの画一性のために設け
られている。It should be noted that the switch circuit 40 attached to the final, ie, Nth, slave unit 20 is not necessarily required, and is provided for uniformity of each slave unit as a component.
【0019】次に図5を用いて子機20のアドレス設定
動作について説明する。Next, the address setting operation of the handset 20 will be explained using FIG.
【0020】子機20のアドレス設定は、この実施例に
於いては、CPU11にパワーオン信号が与えられるこ
とにより、即ち電源投入時に実行され、このアドレス設
定に於いては、先ず初期化が行われ(ステップ10)、
これにより各スイッチ回路40のコントロール信号端子
cにオフ信号が出力されて各スイッチ回路40のアナロ
グスイッチ素子4211〜42nnの全てがオフ状態に
され、また各子機20のスリーステート出力回路26に
より出力端子OUTがハイインピーダンスによる非論理
状態に設定される。またこの初期化に於いては、カウン
トnが「0」にリセットされる。In this embodiment, the address setting of the slave device 20 is executed when a power-on signal is given to the CPU 11, that is, when the power is turned on, and in this address setting, initialization is first performed. I (Step 10)
As a result, an off signal is output to the control signal terminal c of each switch circuit 40, all of the analog switch elements 4211 to 42nn of each switch circuit 40 are turned off, and the three-state output circuit 26 of each slave unit 20 outputs an off signal. The terminal OUT is set to a non-logic state due to high impedance. Also, in this initialization, the count n is reset to "0".
【0021】スイッチ回路40のアナログスイッチ素子
4211〜42nnの全てがオフ状態にされる時、コン
トロールゲートGa、Gbの故障等によりアナログスイ
ッチ素子4211〜42nnの一つが閉状態にて動作不
能になっても、これと直列に接続されている他の少なく
とも一つのアナログスイッチ素子が動作可能であれば、
これの開成動作によりスイッチ回路40の有効な動作状
態が確保される。即ち、直列接続された一列のアナログ
スイッチ素子、例えばアナログスイッチ素子4211〜
421nの全てが一斉に閉状態にて動作不能に陥らない
限り、スイッチ回路40の有効な動作状態が確保される
。When all of the analog switch elements 4211 to 42nn of the switch circuit 40 are turned off, one of the analog switch elements 4211 to 42nn becomes closed and inoperable due to a failure of the control gates Ga, Gb, etc. also, if at least one other analog switch element connected in series with this is operable,
This opening operation ensures an effective operating state of the switch circuit 40. That is, a row of analog switch elements connected in series, for example, analog switch elements 4211 to
As long as all of the switch circuits 421n are not closed and become inoperable at the same time, the effective operating state of the switch circuit 40 is ensured.
【0022】次に親機10のCPU11は、アドレス設
定信号ADDを「アドレス0」に設定し(ステップ20
)、このアドレス設定信号ADDを子機送信レジスタ1
4、並直変換器16を介して出力端子COUT よりを
通信線30へ送出することを行う(ステップ30)。Next, the CPU 11 of the base unit 10 sets the address setting signal ADD to "address 0" (step 20).
), this address setting signal ADD is sent to the handset transmission register 1.
4. Send the output terminal COUT to the communication line 30 via the parallel-to-serial converter 16 (step 30).
【0023】この時には、まだスイッチ回路40の全て
がオフ状態であるから、アドレス0のアドレス設定信号
ADDは一つ目の子機(子機0 )20の入力端子IN
に入力され、一つ目の子機20のみが「アドレス0」の
アドレス設定信号ADDを受信することになり、これが
一つ目の子機20のアドレス設定レジスタ22に取り込
まれ、アドレス設定レジスタ22がこれを保持するよう
になる。これにより一つ目の子機20のアドレスが「0
」に設定される。At this time, all of the switch circuits 40 are still in the off state, so the address setting signal ADD of address 0 is applied to the input terminal IN of the first slave unit (slave unit 0) 20.
, only the first handset 20 receives the address setting signal ADD of "address 0", this is taken into the address setting register 22 of the first handset 20, and the address setting register 22 holds it. I come to do it. As a result, the address of the first handset 20 is “0”.
” is set.
【0024】一つ目の子機20のアドレス設定が完了す
ると、一つ目の子機20は、自身の出力端子OUTを出
力状態とすると共に、次の二つ目の子機(子機1 )2
0との間のスイッチ回路(SW0 )40のコントロー
ル信号端子cにオン信号を出力し、このスイッチ回路4
0のアナログスイッチ素子4211〜42nnの全てを
オン状態にすることを行う。これにより一つスイッチ回
路40のアナログスイッチ素子4211〜42nnの全
てがオン状態になる。When the address setting of the first handset 20 is completed, the first handset 20 sets its own output terminal OUT to the output state, and the next second handset (handset 1) 2
0, an on signal is output to the control signal terminal c of the switch circuit (SW0) 40, and this switch circuit 4
0 analog switch elements 4211 to 42nn are all turned on. As a result, all of the analog switch elements 4211 to 42nn of one switch circuit 40 are turned on.
【0025】一つのスイッチ回路40のアナログスイッ
チ素子4211〜42nnの全てがオン状態にされる時
、断線等によりアナログスイッチ素子4211〜42n
nの一つが開状態にて動作不能になっても、これと並列
に接続されている他の少なくとも一つのスイッチ素子が
動作可能であれば、これの閉成動作によりスイッチ回路
40の有効な動作状態が確保され、即ち、並列接続され
た各列のアナログスイッチ素子、例えばアナログスイッ
チ素子4211〜42n1の全てが一斉に開状態にて動
作不能に陥らない限り、スイッチ回路40の有効な動作
状態が確保される。When all of the analog switch elements 4211 to 42nn of one switch circuit 40 are turned on, the analog switch elements 4211 to 42n are turned on due to disconnection or the like.
Even if one of n is in an open state and becomes inoperable, if at least one other switch element connected in parallel with it is operable, the switching circuit 40 can be operated effectively by its closing operation. The effective operating state of the switch circuit 40 is ensured, that is, unless all of the analog switch elements in each column connected in parallel, for example, the analog switch elements 4211 to 42n1, become inoperable due to the open state at the same time. Secured.
【0026】CPU11は、アドレス設定信号ADDを
通信線30へ送出時点よりタイマTによるタイムカウン
トを開始しており(ステップ40)、アドレス設定信号
ADDを通信線30へ送出時点より所定時間TSET
が経過すると(ステップ50)、タイマTをリセットし
、カウントnを一つインクリメントする(ステップ60
)。The CPU 11 starts time counting by the timer T from the time when the address setting signal ADD is sent to the communication line 30 (step 40), and from the time when the address setting signal ADD is sent to the communication line 30, a predetermined time TSET is started.
elapses (step 50), the timer T is reset and the count n is incremented by one (step 60).
).
【0027】この時は、丁度、一つ目の子機20と次の
二つ目の子機20との間のスイッチ回路40がオン状態
に切り替わった時である。[0027] At this time, the switch circuit 40 between the first handset 20 and the next second handset 20 is turned on.
【0028】次にカウントnが子機20の個数より一つ
小さいNに達したか、否かの判別が行われ(ステップ7
0)、n=Nであれば、全ての子機20のアドレス設定
が完了したとしてアドレス設定動作が終了し、これに対
しn=Nでなければ、まだ全ての子機20のアドレス設
定が完了していないとして、次の子機20のアドレス設
定のためにアドレス設定信号ADDのアドレス番号を一
つ大きくすることが行われ(ステップ80)、ステップ
30に戻ってこの新しいアドレス設定信号ADD、この
時には「アドレス1」のアドレス設定信号ADDを親機
10の出力端子COUT より通信線30へ送出するこ
とが行われる。Next, it is determined whether the count n has reached N, which is one smaller than the number of slave units 20 (step 7).
0), if n=N, the address setting operation ends as the address setting of all the handsets 20 is completed, whereas if n=N, the address setting of all the handsets 20 is still completed. If not, the address number of the address setting signal ADD is incremented by one in order to set the address of the next handset 20 (step 80), and the process returns to step 30 and this new address setting signal ADD, this Sometimes, the address setting signal ADD of "address 1" is sent to the communication line 30 from the output terminal COUT of the base unit 10.
【0029】この時には一つ目の子機20(子機0 )
と次の二つ目の子機(子機1 )20との間のスイッチ
(SW0 )40はオン状態になっているから、親機1
0の出力端子COUT より通信線30へ送出された「
アドレス1」のアドレス設定信号ADDはスイッチ(S
W0 )40を通過して二つ目の子機20の入力端子I
Nに入力され、二つ目の子機20が「アドレス1」のア
ドレス設定信号ADDを受信することになり、これが二
つ目の子機20のアドレス設定レジスタ22に取り込ま
れ、アドレス設定レジスタ22がこれを保持するように
なる。これにより二つ目の子機20のアドレスが「1」
に設定される。[0029] At this time, the first slave unit 20 (slave unit 0)
Since the switch (SW0) 40 between this and the next second handset (slave unit 1) 20 is in the on state, the main unit 1
0's output terminal COUT to the communication line 30.
The address setting signal ADD for “Address 1” is set by the switch (S
W0 ) 40 and the input terminal I of the second slave unit 20
N, the second handset 20 receives the address setting signal ADD of "address 1", this is taken into the address setting register 22 of the second handset 20, and the address setting register 22 holds it. I come to do it. As a result, the address of the second handset 20 is "1"
is set to
【0030】二つ目の子機20のアドレス設定が完了す
ると、二つ目の子機20は、自身の出力端子OUTを出
力状態とすると共に次の三つ目の子機(子機2)20と
の間のスイッチ回路(SW1 )40のアナログスイッ
チ素子4211〜42n1を全てオン状態にすることを
行う。
これにより、このスイッチ回路40がオン状態になる。When the address setting of the second handset 20 is completed, the second handset 20 sets its own output terminal OUT to the output state, and also switches between the second handset 20 and the third handset (handset 2) 20. All analog switch elements 4211 to 42n1 of the circuit (SW1) 40 are turned on. As a result, this switch circuit 40 is turned on.
【0031】以降、親機10のCPU11が上述の如き
アドレス設定を繰り返すことより、子機20のアドレス
が親機10に近いものより順に自動設定される。Thereafter, the CPU 11 of the base unit 10 repeats the address setting as described above, so that the addresses of the slave units 20 are automatically set in the order of those closest to the base unit 10.
【0032】全ての子機20のアドレス設定が完了する
と、アドレス設定動作が終了し、以降は設定されたアド
レスに従って親局10と各子機20との間で通信が行わ
れるようになり、マニュアルスイッチ26の開閉に関す
る信号が各子機20より親機10に送信され、親機10
は各子機20の発光素子27、28の発光制御信号を各
子機20に対し送信するようになる(ステップ90)。[0032] When the address setting of all slave units 20 is completed, the address setting operation is completed, and from then on, communication is performed between the master station 10 and each slave unit 20 according to the set address, and the manual Signals related to the opening and closing of the switch 26 are transmitted from each slave unit 20 to the base unit 10, and the base unit 10
starts transmitting light emission control signals for the light emitting elements 27 and 28 of each slave unit 20 to each slave unit 20 (step 90).
【0033】[0033]
【発明の効果】以上の説明から理解される如く、本発明
による1対N直列通信システムに於けるアドレス設定シ
ステムによれば、電源投入時等に、各子機が親機よりの
アドレス設定信号を受信してアドレス設定を完了するこ
とより直列接続の次の子機との間のスイッチ回路が閉じ
られ、これにより親機よりの次のアドレス設定信号が次
の子機にまで到達するようになり、親機に近い子機より
順次にアドレス設定が自動的に行われるから、各子機毎
にアドレス設定用のディップスイッチ等を設ける必要が
なく、しかも設定ミスが生じることがなく、コスト低下
と共にメンテナンス性が格段に向上する。As can be understood from the above explanation, according to the address setting system in a 1-to-N serial communication system according to the present invention, each slave unit receives an address setting signal from the base unit when the power is turned on, etc. By receiving this and completing the address setting, the switch circuit between the next slave unit in the series connection is closed, so that the next address setting signal from the base unit can reach the next slave unit. Since address settings are automatically performed sequentially starting from the child device closest to the parent device, there is no need to provide a dip switch for address setting on each child device, and there is no possibility of setting errors, reducing costs. At the same time, maintainability is greatly improved.
【0034】スイッチ回路は、互いに並列、及び或は、
互いに直列に接続された複数個のスイッチ素子により構
成されているから、断線等によりスイッチ素子の一つが
開状態にて動作不能になっても、これと並列に接続され
ている他の少なくとも一つのスイッチ素子が動作可能で
あれば、これの閉成動作によりスイッチ回路の有効な動
作状態が確保され、またコントロールゲートの故障等に
よりスイッチ素子の一つが閉状態にて動作不能になって
も、これと直列に接続されている他の少なくとも一つの
スイッチ素子が動作可能であれば、これの開成動作によ
りスイッチ回路の有効な動作状態が確保され、これによ
りフェールセーが図られ、スイッチ回路の障害によるシ
ステムダウンが生じ難くなり、動作信頼性が向上する。[0034] The switch circuits are arranged in parallel with each other, and/or
Since it is composed of multiple switch elements connected in series with each other, even if one of the switch elements becomes inoperable due to a disconnection, at least one other switch element connected in parallel will be disabled. If the switch element is operable, its closing operation will ensure a valid operating state of the switch circuit, and even if one of the switch elements becomes inoperable in the closed state due to a failure of the control gate, etc. If at least one other switch element connected in series with the switch element is operable, its opening operation ensures a valid operating state of the switch circuit, thereby providing fail-safe protection and preventing system failure due to a fault in the switch circuit. Failures are less likely to occur and operational reliability is improved.
【図1】本発明によるアドレス設定システムを実施する
1対N直列通信システムの一実施例を示すブロック線図
。FIG. 1 is a block diagram showing one embodiment of a 1-to-N serial communication system implementing an address setting system according to the present invention.
【図2】本発明によるアドレス設定システムを実施する
1対N直列通信システムに用いられる親機の構成例を示
すブロツク線図。FIG. 2 is a block diagram showing an example of the configuration of a base unit used in a 1-to-N serial communication system that implements the address setting system according to the present invention.
【図3】本発明によるアドレス設定システムを実施する
1対N直列通信システムに用いられる子機の構成例を示
すブロツク線図。FIG. 3 is a block diagram showing a configuration example of a slave device used in a 1-to-N serial communication system implementing the address setting system according to the present invention.
【図4】本発明によるアドレス設定システムを実施する
1対N直列通信システムに用いられるスイッチ回路の構
成例を示す回路図。FIG. 4 is a circuit diagram showing a configuration example of a switch circuit used in a 1-to-N serial communication system implementing the address setting system according to the present invention.
【図5】本発明によるアドレス設定システムに於けるア
ドレス設定動作を示すフローチャート。FIG. 5 is a flowchart showing the address setting operation in the address setting system according to the present invention.
10 親機 20 子機 30 通信線 40 スイッチ回路 10 Base unit 20 Child machine 30 Communication line 40 Switch circuit
Claims (2)
より互いに直列に接続され、前記親機と前記各子機との
間で通信が行われる1対N直列通信システムに於けるア
ドレス設定システムに於て、各子機間に各子機間の通信
線を開閉するスイッチ回路が設けられ、親機は電源投入
時等に前記通信線により各子機に対し各子機固有のアド
レス設定信号を送信し、各子機は親機よりのアドレス設
定信号を受信してアドレス設定を完了することより直列
接続の次の子機との間の前記スイッチ回路を閉じ、該ス
イッチ回路が閉じることにより親機より次のアドレス設
定信号が次の子機にまで到達するように構成され、前記
スイッチ回路は互いに並列に接続された複数個のスイッ
チ素子により構成されていることを特徴とする1対N直
列通信システムに於けるアドレス設定システム。Claim 1: In a 1-to-N serial communication system, in which one base unit and a plurality of slave units are connected in series to each other via a communication line, and communication is performed between the base unit and each of the slave units. In the address setting system, a switch circuit is provided between each slave unit to open and close the communication line between each slave unit, and when the power is turned on, the base unit uses the communication line to send a unique message to each slave unit. The address setting signal is transmitted, and each slave unit receives the address setting signal from the base unit and completes the address setting, thereby closing the switch circuit between the next slave unit in the series connection, and the switch circuit is closed. When closed, the next address setting signal from the master device reaches the next slave device, and the switch circuit is composed of a plurality of switch elements connected in parallel to each other. An address setting system in a 1-to-N serial communication system.
より互いに直列に接続され、前記親機と前記各子機との
間で通信が行われる1対N直列通信システムに於けるア
ドレス設定システムに於て、各子機間に各子機間の通信
線を開閉するスイッチ回路が設けられ、親機は電源投入
時等に前記通信線により各子機に対し各子機固有のアド
レス設定信号を送信し、各子機は親機よりのアドレス設
定信号を受信してアドレス設定を完了することより直列
接続の次の子機との間の前記スイッチ回路を閉じ、該ス
イッチ回路が閉じることにより親機より次のアドレス設
定信号が次の子機にまで到達するように構成され、前記
スイッチ回路は互いに直列に接続された複数個のスイッ
チ素子により構成されていることを特徴とする1対N直
列通信システムに於けるアドレス設定システム。2. In a 1-to-N serial communication system in which one base unit and a plurality of slave units are connected in series to each other via a communication line, and communication is performed between the base unit and each of the slave units. In the address setting system, a switch circuit is provided between each slave unit to open and close the communication line between each slave unit, and when the power is turned on, the base unit uses the communication line to send a unique message to each slave unit. The address setting signal is transmitted, and each slave unit receives the address setting signal from the base unit and completes the address setting, thereby closing the switch circuit between the next slave unit in the series connection, and the switch circuit is closed. When closed, the next address setting signal from the master device reaches the next slave device, and the switch circuit is composed of a plurality of switch elements connected in series with each other. An address setting system in a 1-to-N serial communication system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40600390A JPH04223633A (en) | 1990-12-25 | 1990-12-25 | Address setting system for 1:n serial communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40600390A JPH04223633A (en) | 1990-12-25 | 1990-12-25 | Address setting system for 1:n serial communication system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04223633A true JPH04223633A (en) | 1992-08-13 |
Family
ID=18515629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40600390A Withdrawn JPH04223633A (en) | 1990-12-25 | 1990-12-25 | Address setting system for 1:n serial communication system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04223633A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0854609A3 (en) * | 1997-01-21 | 1999-12-22 | Nittan Company, Limited | Transmitting system |
| JP2003032255A (en) * | 2001-07-16 | 2003-01-31 | Japan Tobacco Inc | Terminal control system |
| US7856514B2 (en) | 2007-01-26 | 2010-12-21 | Hitachi, Ltd. | Storage system and method for connecting additional storage apparatus |
| JP2012175413A (en) * | 2011-02-22 | 2012-09-10 | Hitachi Industrial Equipment Systems Co Ltd | Supervision system |
| JP2016046545A (en) * | 2014-08-19 | 2016-04-04 | ラピスセミコンダクタ株式会社 | Semiconductor device, battery monitoring system, and method for setting address to semiconductor device |
| JP2016181795A (en) * | 2015-03-24 | 2016-10-13 | Necディスプレイソリューションズ株式会社 | Network system and network setting method |
-
1990
- 1990-12-25 JP JP40600390A patent/JPH04223633A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0854609A3 (en) * | 1997-01-21 | 1999-12-22 | Nittan Company, Limited | Transmitting system |
| JP2003032255A (en) * | 2001-07-16 | 2003-01-31 | Japan Tobacco Inc | Terminal control system |
| US7856514B2 (en) | 2007-01-26 | 2010-12-21 | Hitachi, Ltd. | Storage system and method for connecting additional storage apparatus |
| JP2012175413A (en) * | 2011-02-22 | 2012-09-10 | Hitachi Industrial Equipment Systems Co Ltd | Supervision system |
| JP2016046545A (en) * | 2014-08-19 | 2016-04-04 | ラピスセミコンダクタ株式会社 | Semiconductor device, battery monitoring system, and method for setting address to semiconductor device |
| JP2016181795A (en) * | 2015-03-24 | 2016-10-13 | Necディスプレイソリューションズ株式会社 | Network system and network setting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090222606A1 (en) | Communication system and method for operation thereof | |
| JP4263339B2 (en) | Safety switch device | |
| JPS61264835A (en) | Optical fiber data link system | |
| EP0194673B1 (en) | Multiplex transmission system | |
| JPH04223633A (en) | Address setting system for 1:n serial communication system | |
| JPS5946022B2 (en) | data processing equipment | |
| US3509532A (en) | Inequality test circuit for duplicated control units | |
| JPH0818597A (en) | Address setting method and device | |
| JPH04286239A (en) | Communication equipment | |
| KR20000040686A (en) | Dual system of lan line | |
| JPH04242397A (en) | 1:n serial communication system | |
| JPH04219037A (en) | Address setting system in 1:n serial communication system | |
| RU2177674C2 (en) | Data transmission system | |
| JPH04242339A (en) | Slave set unit for 1:n serial communication system | |
| JPH04242340A (en) | 1:n serial communication system | |
| JP3472891B2 (en) | Control communication system | |
| EP1298861B1 (en) | System for providing fabric activity switch control in a communications system | |
| KR100316515B1 (en) | Dual-board change-control device | |
| JPS5818838B2 (en) | Nijiyusentakudosakenshiyutsuhoshiki | |
| KR970056379A (en) | Redundancy System and Redundancy Method of Parallel Common Bus High-speed Packet Switching System | |
| JPS62104300A (en) | Malfunction preventing circuit | |
| JPH07281705A (en) | Monitor controller | |
| SU1509911A1 (en) | Device for disconnecting modules from trunk line | |
| JPH05122232A (en) | Device for coupling remote supervisory control terminal stations | |
| JPH01243822A (en) | Controller for power source |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |