Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0426219B2 - - Google Patents
[go: Go Back, main page]

JPH0426219B2 - - Google Patents

Info

Publication number
JPH0426219B2
JPH0426219B2 JP58116160A JP11616083A JPH0426219B2 JP H0426219 B2 JPH0426219 B2 JP H0426219B2 JP 58116160 A JP58116160 A JP 58116160A JP 11616083 A JP11616083 A JP 11616083A JP H0426219 B2 JPH0426219 B2 JP H0426219B2
Authority
JP
Japan
Prior art keywords
resistor
resistance value
impurity
film
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58116160A
Other languages
Japanese (ja)
Other versions
JPS609153A (en
Inventor
Katsuro Mizukoshi
Mikio Ppongo
Takeoki Myauchi
Takao Kawanabe
Morio Inoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58116160A priority Critical patent/JPS609153A/en
Publication of JPS609153A publication Critical patent/JPS609153A/en
Publication of JPH0426219B2 publication Critical patent/JPH0426219B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/40Resistors
    • H10D1/47Resistors having no potential barriers

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、レーザを使用する、半導体集積回路
内に形成された抵抗体の抵抗値調整方法に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a method of adjusting the resistance value of a resistor formed in a semiconductor integrated circuit using a laser.

〔発明の背景〕[Background of the invention]

近年、半導体集積回路は高集積化・高性能化が
要求されて来ている。そのため、半導体集積回路
内に形成されている抵抗体の抵抗値を、半導体集
積回路完成後に、全体の特性を測定しながら調整
する手法が行なわれるようになつた。この抵抗値
の調整にはレーザが用いられている。この方法
は、セラミツク基板上に形成された厚膜あるいは
薄膜抵抗体の調整に一般的に用いられている方法
に類似している。すなわち、第1図に示すよう
に、Si基板1上にSiO2膜2等によつて絶縁され
て窒化タンタル、クロムシリコン、多結晶シリコ
ン等で形成された抵抗体3の一部をレーザ・ビー
ム4を用いて除去し、電極5Aと5Bの間の抵抗
値を調整するか、第2図に示すように抵抗体3に
スポツト加工(加工跡6)を施し、抵抗値を調整
するか、または第3図に示すように梯子段状の抵
抗体7を切断することにより、電極5Aと5Bの
間の抵抗値を調整する方法が用いられていた。
In recent years, there has been a demand for higher integration and higher performance for semiconductor integrated circuits. For this reason, a method has come to be used in which the resistance value of a resistor formed in a semiconductor integrated circuit is adjusted while measuring the overall characteristics after the semiconductor integrated circuit is completed. A laser is used to adjust this resistance value. This method is similar to methods commonly used to tune thick film or thin film resistors formed on ceramic substrates. That is, as shown in FIG. 1, a part of a resistor 3 formed of tantalum nitride, chromium silicon, polycrystalline silicon, etc. on a Si substrate 1 and insulated by a SiO 2 film 2 is exposed to a laser beam. 4 and adjust the resistance value between the electrodes 5A and 5B, or perform spot processing (machining marks 6) on the resistor 3 as shown in FIG. 2 and adjust the resistance value, or As shown in FIG. 3, a method has been used in which the resistance value between electrodes 5A and 5B is adjusted by cutting the ladder-like resistor 7.

しかし、これらの方法は、いずれも形成された
抵抗体の一部を除去するものであり、本来の抵抗
値より増大させることにより調整を行なうため、
抵抗値が必要とする値より高い場合には、調整不
可能であつた。また、抵抗値の調整は半導体集積
回路完成後に行なうために、回路全体がパツシベ
ーシヨン膜でコートされており、レーザ除去部で
はパツシベーシヨン膜も除去されてしまい、信頼
性の観点から、その部分を再度パツシベーシヨン
膜でコートする必要があつた。
However, these methods all involve removing a part of the formed resistor, and adjustment is made by increasing the resistance value from the original value.
If the resistance value was higher than the required value, adjustment was not possible. In addition, since the resistance value is adjusted after the semiconductor integrated circuit is completed, the entire circuit is coated with a passivation film, and the passivation film is also removed in the laser removal section, so from the standpoint of reliability, that part must be repassivated. It was necessary to coat it with a film.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、以上述べた従来技術の欠点を
除去し、予め作成された抵抗値を増大させるだけ
ではなく、低下させることも可能で、かつパツシ
ベーシヨン膜に損傷を与えない半導体集積回路内
抵抗体の抵抗値調整方法を提供することである。
An object of the present invention is to eliminate the above-mentioned drawbacks of the prior art, to make it possible not only to increase but also to decrease the resistance value created in advance, and to provide a resistor in a semiconductor integrated circuit that does not damage the passivation film. It is an object of the present invention to provide a method for adjusting the resistance value of the body.

〔発明の概要〕[Summary of the invention]

上記目的を達成するために、本発明による半導
体集積回路内抵抗体の抵抗値調整方法は、半導体
集積回路内に形成され、第1導電型の不純物が所
定の価に近い濃度にドープされ、パツシベーシヨ
ン膜で被覆されている多結晶シリコン抵抗体の近
傍に第1導電型の不純物を含む膜および上記第1
導電型とは反対の第2導電型の不純物を含む膜を
設けておき、上記パツシベーシヨン膜を通して、
上記抵抗体の抵抗値を低下させたいときは上記第
1導電型の不純物を含む膜の所定の領域を、上記
抵抗値を増大させたいときは上記第2導電型の不
純物を含む膜の所定の領域をレーザ・ビームで照
射し、加熱することによつて上記不純物を含む膜
から上記抵抗体に向つて上記不純物を拡散させ、
上記抵抗値を低下または増大させることを要旨と
する。すなわち、本発明は、不純物をドープした
多結晶シリコンを抵抗体として用い、この多結晶
シリコン抵抗体にドープされている不純物と同じ
導電型の不純物をさらにレーザ加熱により拡散さ
せて抵抗値を低減させるか、または反対導電型の
不純物を拡散させて抵抗値を増加させることによ
り、抵抗値の低減または増大を図り、必要な抵抗
値に調整するものである。
In order to achieve the above object, the present invention provides a method for adjusting the resistance value of a resistor in a semiconductor integrated circuit, which is formed in a semiconductor integrated circuit, doped with a first conductivity type impurity to a concentration close to a predetermined value, and a film containing impurities of a first conductivity type in the vicinity of the polycrystalline silicon resistor covered with the film;
A film containing impurities of a second conductivity type opposite to the conductivity type is provided, and through the passivation film,
When it is desired to lower the resistance value of the resistor, a predetermined region of the film containing the impurity of the first conductivity type is used, and when it is desired to increase the resistance value, a predetermined region of the film containing the impurity of the second conductivity type is diffusing the impurity from the impurity-containing film toward the resistor by irradiating the region with a laser beam and heating it;
The gist is to reduce or increase the above resistance value. That is, the present invention uses polycrystalline silicon doped with impurities as a resistor, and further diffuses impurities of the same conductivity type as the impurities doped into the polycrystalline silicon resistor by laser heating to reduce the resistance value. Alternatively, by diffusing impurities of opposite conductivity type to increase the resistance value, the resistance value is reduced or increased, and the resistance value is adjusted to the required value.

上記抵抗体の抵抗値は、照射を抵抗体上の一定
面積で行ない、照射量を変えることによつても、
単合面積当りの照射量を一定に保ち、照射面積を
変えることによつても行なうことができる。照射
量を変えるには、照射時間またはパルス数を変え
るのが便利である。
The resistance value of the resistor can be determined by irradiating a fixed area on the resistor and changing the amount of irradiation.
This can also be done by keeping the irradiation amount per unit area constant and changing the irradiation area. To change the irradiation amount, it is convenient to change the irradiation time or the number of pulses.

以下に、図面を参照しながら、実施例を用いて
本発明を一層詳細に説明するが、それらは例示に
過ぎず、本発明の枠を越えることなしにいろいろ
な変形や改良があり得ることは勿論である。
Hereinafter, the present invention will be explained in more detail using examples with reference to the drawings, but these are merely illustrative and it is understood that various modifications and improvements may be made without going beyond the scope of the present invention. Of course.

〔発明の実施例〕[Embodiments of the invention]

第4図は、本発明の抵抗値調整方法を適用する
ための、半導体集積回路上に形成された抵抗体を
示す。第4図aは平面図、第4図bはその断面図
である。Si基板1上に、SiO2膜2を介してn導
電型の不純物がドープされた多結晶シリコーン抵
抗体11が形成され、その両端はAl配線12A
および12Bを介して他の素子(例えばダイオー
ドやトランジスタ)に接続されている。多結晶シ
リコン抵抗体11上にはSiO2膜13を介してp
導電型の不純物が高濃度にドープされた多結晶シ
リコン層14が島状に形成され、その上にSiO2
層15、燐ガラス層16、SiO2層あるいはSi3N4
層、あるいはその両方からなる最終パツシベーシ
ヨン膜17が形成されている。
FIG. 4 shows a resistor formed on a semiconductor integrated circuit to which the resistance value adjustment method of the present invention is applied. FIG. 4a is a plan view, and FIG. 4b is a sectional view thereof. A polycrystalline silicone resistor 11 doped with an n-conductivity type impurity is formed on a Si substrate 1 via a SiO 2 film 2, and both ends thereof are connected to Al wiring 12A.
and 12B to other elements (for example, diodes and transistors). On the polycrystalline silicon resistor 11, there is a p
A polycrystalline silicon layer 14 doped with a conductive type impurity at a high concentration is formed in the form of an island, and SiO 2
Layer 15, phosphor glass layer 16, SiO 2 layer or Si 3 N 4
A final passivation film 17 consisting of one or both layers is formed.

一般に、多結晶シリコン抵抗体11はn導電型
の不純物として燐がドープされた50〜500nmの
厚さで、シート抵抗値は数10Ω/□〜椎100k
Ω/□に形成される。また、SiO2層13および
15はそれぞれ膜厚が50〜300nm、p導電型不
純物がドープされた多結晶シリコン層14は厚さ
50〜500nmで抵抗体11と同程度の不純物濃度
を持つており、燐ガラス膜16は燐濃度が1〜10
モル%で厚さが100〜1000nm、最終パツシベー
シヨン膜17は100〜4000nmの厚さである。
Generally, the polycrystalline silicon resistor 11 is doped with phosphorus as an n-conductivity type impurity, has a thickness of 50 to 500 nm, and has a sheet resistance value of several tens of Ω/□ to 100 Ω.
Formed as Ω/□. Furthermore, the SiO2 layers 13 and 15 each have a thickness of 50 to 300 nm, and the polycrystalline silicon layer 14 doped with p conductivity type impurities has a thickness of 50 to 300 nm.
The phosphorus glass film 16 has an impurity concentration of 50 to 500 nm, which is about the same as that of the resistor 11, and the phosphorus concentration of the phosphorus glass film 16 is 1 to 10 nm.
The final passivation film 17 has a thickness of 100 to 4000 nm in terms of mole %.

ここで、試料として、多結晶シリコン抵抗体1
1は燐がドープされた多結晶シリコンで、膜厚
300nm、シート抵抗値10kΩ/□、幅5μm、長さ
30μmに形成され、SiO2膜13,15にはそれぞ
れ膜厚70nmのもの、燐ガラス膜16には4モル
%、膜厚400nmのもの、パツシベーシヨン膜1
7にはSi3N4の単層膜で膜厚1000nmのものが使
用された。
Here, as a sample, polycrystalline silicon resistor 1
1 is polycrystalline silicon doped with phosphorus, and the film thickness is
300nm, sheet resistance 10kΩ/□, width 5μm, length
The SiO 2 films 13 and 15 each have a film thickness of 70 nm, the phosphorous glass film 16 has a film thickness of 4 mol % and a film thickness of 400 nm, and the passivation film 1 has a film thickness of 400 nm.
For No. 7, a single layer film of Si 3 N 4 with a thickness of 1000 nm was used.

第4図に示す多結晶シリコン抵抗体の所定の領
域を第5図に示す光学系を用いてレーザ・ビーム
で照射する。すなわち、第5図に示す光学系は、
レーザ発振器(図示せず)より発振されたレーザ
光21を任意の寸法に成形できる可変スリツト2
2により、抵抗体11への照射形状に合致した矩
形に成形し、対物レンズ23が可変スリツト22
の実像を結ぶ位置に置かれた抵抗体11に、絶縁
膜17,16,15,13を透過して、対物レン
ズ23の倍率の逆数の大きさで集光し、投射する
構成になつている。なお、第5図において、抵抗
体11の上に形成されている層は省略して示して
ある。またレーザ発振器はN2レーザ励起ダイ・
レーザで、レーザ光の波長は510nm、パルス幅
は半値幅で6nsである。
A predetermined region of the polycrystalline silicon resistor shown in FIG. 4 is irradiated with a laser beam using the optical system shown in FIG. That is, the optical system shown in FIG.
A variable slit 2 that can shape a laser beam 21 emitted from a laser oscillator (not shown) into any size.
2, the objective lens 23 is formed into a rectangular shape that matches the shape of the irradiation onto the resistor 11, and the objective lens 23 is formed through the variable slit 22.
The light is transmitted through insulating films 17, 16, 15, and 13, and is focused at a magnitude that is the reciprocal of the magnification of the objective lens 23, and is projected onto a resistor 11 placed at a position where a real image is formed. . Note that in FIG. 5, the layer formed on the resistor 11 is omitted. The laser oscillator is also an N2 laser pumped die.
The wavelength of the laser light is 510 nm, and the pulse width is 6 ns at half maximum.

ここで、第4図に示した多結晶シリコン抵抗体
11に対して、その上にp導電型不純物がドープ
された島状の多結晶シリコン層14のない部分、
すなわちSiO2膜13,15を介して燐ガラス膜
16が存在する部分の長さ10μmにレーザを投射
した。この時の照射レーザ・パルス数と抵抗値の
関係を第6図に示す。レーザ照射前に約60kΩで
あつた抵抗値が照射パルス数とともに低下し、10
〜30パルスで比較的急激な変化を示し、50パルス
以後は41kΩの一定の値を有し、殆んど変化しな
かつた。このことから、抵抗値を測定しながらレ
ーザ・ビームで照射し、所定の抵抗値が得られた
時点で照射を停止することにより、60kΩと41k
Ωの間の任意の抵抗値に(パルス照射によるた
め、連続的ではなく段階的に変化するが)調整す
ることができる。
Here, with respect to the polycrystalline silicon resistor 11 shown in FIG.
That is, a laser beam was projected through the SiO 2 films 13 and 15 to a length of 10 μm in the portion where the phosphor glass film 16 was present. The relationship between the number of irradiated laser pulses and the resistance value at this time is shown in FIG. The resistance value, which was approximately 60kΩ before laser irradiation, decreased with the number of irradiation pulses and reached 10kΩ.
It showed a relatively rapid change at ~30 pulses, and had a constant value of 41 kΩ after 50 pulses, with almost no change. Therefore, by irradiating with a laser beam while measuring the resistance value, and stopping the irradiation when the predetermined resistance value is obtained, it is possible to
It can be adjusted to any resistance value between Ω (although it changes stepwise rather than continuously due to pulse irradiation).

つぎに、第4図に示した多結晶シリコン抵抗体
11をその上に形成されているp導電型不純物が
ドープされた島状の多結晶シリコン層14上の
SiO2膜15、燐ガラス膜16、パツシベーシヨ
ン膜17を通して長さ5μmの領域内でレーザ・
ビームで照射した。この時の照射レーザ・パルス
数と抵抗値の関係を第7図に示す。レーザ照射前
に約60kΩであつた抵抗値が30〜60パルスで比較
的急激な変化を示し、70パルス以後は84kΩの一
定の値を持ち、殆んど変化しなかつた。このこと
から、所定の抵抗値が得られた時点でレーザ照射
を停止することにより60kΩと84kΩの間の任意
の抵抗値に(パルス照射のため、連続的ではなく
段階的に変化するが)調整することができる。す
なわち、第4図に示す多結晶シリコン抵抗体に対
してレーザ照射位置を選ぶことにより、初期値
60kΩから出発して41〜84kΩの間の任意の抵抗
値に調整できることになる。この時の照射レー
ザ・パワー密度を1〜2パルスで多結晶シリコン
抵抗体11に除去加工を施すことができるパワー
密度の1/3に設定したが、100パルス照射後でも、
パツシベーシヨン膜17に何らの損傷または痕跡
も見い出せなかつた。
Next, the polycrystalline silicon resistor 11 shown in FIG.
Laser radiation is applied within a 5 μm length area through the SiO 2 film 15, phosphorous glass film 16, and passivation film 17.
Irradiated with a beam. The relationship between the number of irradiated laser pulses and the resistance value at this time is shown in FIG. The resistance value, which was about 60 kΩ before laser irradiation, showed a relatively rapid change between 30 and 60 pulses, and after 70 pulses, it had a constant value of 84 kΩ and hardly changed. From this, by stopping laser irradiation when a predetermined resistance value is obtained, the resistance value can be adjusted to any value between 60kΩ and 84kΩ (although it changes stepwise rather than continuously due to pulsed irradiation). can do. That is, by selecting the laser irradiation position for the polycrystalline silicon resistor shown in Fig. 4, the initial value can be determined.
Starting from 60kΩ, the resistance value can be adjusted to any value between 41 and 84kΩ. The irradiation laser power density at this time was set to 1/3 of the power density that can perform removal processing on the polycrystalline silicon resistor 11 with 1 to 2 pulses, but even after 100 pulses irradiation,
No damage or traces were found on the passivation film 17.

以上に述べた実施例では、抵抗値の調整範囲は
初期値に対して、±30%程度であるが、この調整
範囲は、多結晶シリコン抵抗体11とその周辺の
構成により可変であることは明らかである。すな
わち、多結晶シリコン抵抗体11の上に形成され
るp導電型不純物がドープされた島状の多結晶シ
リコン層14の、多結晶シリコン抵抗体11を覆
う長さ(電極5Aと5Bを結ぶ方向)を大きくし、
かつレーザ照射する長さを大きくするか、あるい
は、p導電型不純物がドープされた島状の多結晶
シリコン層14の不純物濃度を上げることによ
り、抵抗値はより高くまで調整可能となり、ま
た、p導電型の不純物がドープされた島状の多結
晶シリコン層14に覆われない部分(長さ)を大
きくとり、かつレーザを投射する長さを大きくす
ることにより、抵抗値はより低くまで調整可能と
なる。
In the embodiment described above, the adjustment range of the resistance value is about ±30% of the initial value, but this adjustment range is variable depending on the configuration of the polycrystalline silicon resistor 11 and its surroundings. it is obvious. That is, the length of the island-shaped polycrystalline silicon layer 14 doped with p-conductivity type impurities formed on the polycrystalline silicon resistor 11 to cover the polycrystalline silicon resistor 11 (in the direction connecting electrodes 5A and 5B) ),
In addition, by increasing the length of laser irradiation or by increasing the impurity concentration of the island-shaped polycrystalline silicon layer 14 doped with p conductivity type impurities, the resistance value can be adjusted to a higher value. The resistance value can be adjusted to a lower value by increasing the portion (length) that is not covered by the island-shaped polycrystalline silicon layer 14 doped with conductive type impurities and by increasing the length over which the laser is projected. becomes.

さらに、本実施例では、多結晶シリコン抵抗体
11としてn導電型不純物がドープされた多結晶
シリコンを使用したが、p導電型の不純物がドー
プされた多結晶シリコンを抵抗体として用い、そ
の上に形成される島状の多結晶シリコン層として
n導電型の不純物でドープされたものを用い、か
つ燐ガラスの代りにボロンガラスを形成すること
により、全く同様に抵抗値の増大または低減を任
意に行なうことができることは明らかである。
Furthermore, in this embodiment, polycrystalline silicon doped with n-conductivity type impurities was used as the polycrystalline silicon resistor 11, but polycrystalline silicon doped with p-conductivity type impurities was used as the resistor. By using an island-shaped polycrystalline silicon layer doped with an n-conductivity type impurity and forming boron glass instead of phosphorous glass, the resistance value can be increased or decreased in the same way. It is clear that this can be done.

以上の実施例においては、多結晶シリコン抵抗
体14と同一導電型の不純物を含む膜(第4図b
では燐ガラス層16)も反対導電型の不純物を含
む膜(第4図bでは多結晶シリコン膜14)も多
結晶シリコン抵抗体14の上に設けられている
が、それらの膜は必ずしも抵抗体14の上にある
必要はなく、レーザ・ビームで加熱されたとき、
そこに含まれている不純物が抵抗体14を囲んで
いる絶縁膜(第4図bにおいては、SiO2膜13、
またはSiO2膜13と15を通して多結晶シリコ
ン抵抗体まで拡散できるような近傍であれば、横
にあつても下にあつてもよいことは勿論である。
In the above embodiment, a film containing an impurity of the same conductivity type as the polycrystalline silicon resistor 14 (FIG. 4b)
Although the phosphorous glass layer 16) and the film containing impurities of the opposite conductivity type (the polycrystalline silicon film 14 in FIG. 4b) are provided on the polycrystalline silicon resistor 14, these films are not necessarily used as resistors 14 and when heated by the laser beam,
The impurities contained in the insulating film surrounding the resistor 14 (in FIG. 4b, the SiO 2 film 13,
Alternatively, as long as it is close enough to diffuse through the SiO 2 films 13 and 15 to the polycrystalline silicon resistor, it is of course possible to place it on the side or below.

また、本実施例ではレーザ光21として、N2
レーザ励起ダイ・レーザを使用しているが、これ
に限定されるものでななく、パツシベーシヨン膜
17、燐ガラス膜16、SiO2膜15,13を透
過する波長で、多結晶シリコンを加熱できるもの
であれば、連続発振、パルス発振にかかわらず、
適用可能であることは明らかである。パツシベー
シヨン膜17がSiO2のとき、膜15,16,1
7はすべてSiO2であり、300nm〜2μmの波長に
対して透明である。パツシベーシヨン膜17が
Si3N4のときは、膜15,16,17は400nm〜
2μmの波長に対して透明である。レーザ光が膜
15,16,17に対して透明でなければ、レー
ザ光はそれらの膜によつて吸収されるから、それ
らの膜の温度が上昇し、損傷が発生するだけでは
なく、多結晶シリコン層に加熱に必要なエネルギ
を供給できないことになる。波長が1.1μm以上に
なると、レーザ光はSiを透過し、多結晶シリコン
層を加熱しないから、使用されるレーザ光の波長
は400nmと1.1μmの間になければならない。
In addition, in this embodiment, as the laser beam 21, N 2
A laser-excited dye laser is used, but is not limited to this, and can heat polycrystalline silicon with a wavelength that passes through the passivation film 17, phosphor glass film 16, and SiO 2 films 15 and 13. If so, regardless of continuous oscillation or pulse oscillation,
The applicability is clear. When the passivation film 17 is SiO 2 , the films 15, 16, 1
7 is all SiO 2 and is transparent to wavelengths from 300 nm to 2 μm. Passivation film 17
When using Si 3 N 4 , the thickness of films 15, 16, and 17 is 400 nm ~
Transparent to a wavelength of 2 μm. If the laser light is not transparent to the films 15, 16, and 17, the laser light will be absorbed by those films, which will not only increase the temperature of those films and cause damage, but also cause polycrystalline damage. The energy necessary for heating the silicon layer cannot be supplied. When the wavelength is 1.1 μm or more, the laser light passes through Si and does not heat the polycrystalline silicon layer, so the wavelength of the laser light used must be between 400 nm and 1.1 μm.

中間透過層であるSiO2膜13および15はフ
オスフオシリケート化またはボロシリケート化し
たり、それらの膜にピンオールが生じたりする
が、最終パツシベーシヨン膜17にピンホールが
生じたり、それが除去されたりすることがない限
り集積回路全体としては問題にならない。
The SiO 2 films 13 and 15, which are intermediate permeable layers, are turned into phosphorus silicates or borosilicate, and pinholes are formed in these films, but pinholes are formed in the final passivation film 17, and the pinholes are removed. As long as this is not the case, it will not be a problem for the integrated circuit as a whole.

第8図は本発明の第2の実施の態様による半導
体集積回路内抵抗の抵抗値調整方法を説明するた
めの平面図である。第8図に示すように、第4図
に示した多結晶シリコン抵抗体11上のレーザ照
射領域24Aの長さを2μmとし、前に述べたレ
ーザ照射条件で50パルス照射し、つぎにレーザ照
射領域を2μm移動させて、レーザ照射領域24
Bに50パルス照射する。これを順次繰返すことに
より、抵抗値は段階的に低下した。すなわち、第
9図に示すように、照射回数(各レーザ照射領域
で50パルス照射することを1回として)ととも
に、初期値約60kΩであつたものが約3.8kΩずつ
低下し、照射回数7回で33kΩまで低下した。こ
の時の照射領域の延長さは14μmである。
FIG. 8 is a plan view for explaining a method for adjusting the resistance value of a resistor in a semiconductor integrated circuit according to a second embodiment of the present invention. As shown in FIG. 8, the length of the laser irradiation area 24A on the polycrystalline silicon resistor 11 shown in FIG. Move the area by 2 μm to create the laser irradiation area 24.
Irradiate B with 50 pulses. By repeating this step by step, the resistance value decreased step by step. In other words, as shown in Figure 9, the initial value of approximately 60 kΩ decreases by approximately 3.8 kΩ as the number of irradiations increases (50 pulses of irradiation in each laser irradiation area is considered to be one time), and the number of irradiations decreases to 7. It decreased to 33kΩ. The length of the irradiation area at this time was 14 μm.

また、多結晶シリコン抵抗体11上に設けられ
た、その多結晶シリコン抵抗体にドープされた不
純物とは異なる不純物がドープされた島状の多結
晶シリコン層14上で、第8図で説明した手順で
各レーザ照射領域を70パルスずつ照射することに
より、抵抗値は段階的に増大した。すなわち第4
図(あるいは第8図)に示した多結晶シリコン抵
抗体に対して照射位置を選択することにより、初
期抵抗値を増大させることも低減させることを任
意に行なうことができる。
Moreover, on the island-shaped polycrystalline silicon layer 14 provided on the polycrystalline silicon resistor 11 and doped with an impurity different from the impurity doped into the polycrystalline silicon resistor, the By irradiating each laser irradiation area with 70 pulses, the resistance value increased stepwise. That is, the fourth
By selecting the irradiation position for the polycrystalline silicon resistor shown in the figure (or FIG. 8), the initial resistance value can be increased or decreased as desired.

さらに、本実施例では、第5図に示した光学系
によりレーザ照射する場合について説明して来た
が、通常のレーザ加工と同様に円形スポツトに集
光して、同一箇所に50パルス、あるいは70パルス
照射した後、照射位置を移動させ、さらにレーザ
照射する手順を繰り返えすことにより、全く同じ
効果が得られることは明らかである。
Furthermore, in this example, we have explained the case of laser irradiation using the optical system shown in FIG. It is clear that exactly the same effect can be obtained by repeating the procedure of irradiating 70 pulses, moving the irradiation position, and irradiating the laser further.

〔発明の効果〕〔Effect of the invention〕

以上説明した通り、本発明によれば、半導体集
積回路内の抵抗体の抵抗値をパツシベーシヨン膜
に損傷を与えることなしに任意に増大あるいは低
下させることができ、高性能、高信頼性の半導体
集積回路を高歩留りに製造できるという効果が得
られる。
As explained above, according to the present invention, it is possible to arbitrarily increase or decrease the resistance value of a resistor in a semiconductor integrated circuit without damaging the passivation film, thereby achieving high performance and highly reliable semiconductor integrated circuits. The effect is that circuits can be manufactured with high yield.

【図面の簡単な説明】[Brief explanation of drawings]

第1図から第3図までは従来の三つの異つた半
導体集積回路内抵抗体の抵抗値調整方法を説明す
るための斜視図、第4図aおよびbは本発明の抵
抗値調整方法を適用するための、半導体集積回路
上に形成された抵抗体のそれぞれ平面図および断
面図、第5図は本発明による抵抗値調整方法を実
施するためのレーザ光学系の斜視図、第6図およ
び第7図はそれぞれ抵抗体とは反対導電型の領域
および同一導電型の領域をレーザ・ビームで照射
したときの照射パルス数と抵抗体の抵抗値の関係
を示すダイヤグラム、第8図は本発明の他の一つ
の実施の態様による抵抗値調整方法を説明するた
めの平面図、第9図は第8図に示す実施の態様に
おける照射回数と抵抗体の抵抗値の関係を示すダ
イヤグラムである。 1……Si基板、2……SiO2膜、11……n型
多結晶シリコン抵抗体、12A,12B……電
極、13,15……SiO2膜、14……p型多結
晶シリコン層、16……燐ガラス膜、17……最
終パツシベーシヨン膜、21……レーザ光、22
……可変スリツト、23……対物レンズ、24
A,24B……レーザ照射領域。
FIGS. 1 to 3 are perspective views for explaining three different conventional methods for adjusting the resistance value of a resistor in a semiconductor integrated circuit, and FIGS. 4a and 4b are perspective views to which the resistance value adjustment method of the present invention is applied. 5 is a plan view and a sectional view of a resistor formed on a semiconductor integrated circuit, respectively. FIG. 5 is a perspective view of a laser optical system for carrying out the resistance value adjustment method according to the present invention. FIGS. Figure 7 is a diagram showing the relationship between the number of irradiation pulses and the resistance value of the resistor when a region of the opposite conductivity type and a region of the same conductivity type as the resistor are irradiated with a laser beam, respectively, and Figure 8 is a diagram showing the relationship between the number of irradiation pulses and the resistance value of the resistor. FIG. 9, which is a plan view for explaining the resistance value adjustment method according to another embodiment, is a diagram showing the relationship between the number of irradiations and the resistance value of the resistor in the embodiment shown in FIG. DESCRIPTION OF SYMBOLS 1...Si substrate, 2... SiO2 film, 11...n-type polycrystalline silicon resistor, 12A, 12B...electrode, 13, 15... SiO2 film, 14...p-type polycrystalline silicon layer, 16... Phosphorous glass film, 17... Final passivation film, 21... Laser light, 22
...Variable slit, 23...Objective lens, 24
A, 24B...Laser irradiation area.

Claims (1)

【特許請求の範囲】 1 半導体集積回路内に形成され、第1導電型の
不純物が所定の価に近い濃度にドープされ、パツ
シベーシヨン膜で被覆されている多結晶シリコン
抵抗体の近傍に第1導電型の不純物を含む膜およ
び上記第1導電型とは反対の第2導電型の不純物
を含む膜を設けておき、上記パツシベーシヨン膜
を通して、上記抵抗体の抵抗値を低下させたいと
きは上記第1導電型の不純物を含む膜の所定の領
域を、上記抵抗値を増大させたいときは上記第2
導電型の不純物を含む膜の所定の領域をレーザ・
ビームで照射し、加熱することによつて上記不純
物を含む膜から上記抵抗体に向つて上記不純物を
拡散させ、上記抵抗値を低下または増大させるこ
とを特徴とする半導体集積回路内抵抗体の抵抗値
調整方法。 2 上記照射が上記抵抗体の一定面積で行なわ
れ、上記抵抗体の抵抗値の制御が上記拡散の程度
を制御することによつて行なわれることを特徴と
する、特許請求の範囲第1項記載の半導体集積回
路内抵抗の抵抗値調整方法。 3 上記不純物の拡散の程度の制御が上記レーザ
の照射時間またはパルス数を制御することによつ
て行なわれることを特徴とする、特許請求の範囲
第2項記載の半導体集積回路内抵抗の抵抗値調整
方法。 4 上記抵抗体の抵抗値の制御がレーザ・ビーム
で照射する面積を制御することによつて行なわれ
ることを特徴とする、特許請求の範囲第1項記載
の半導体集積回路内抵抗の抵抗値調整方法。
[Scope of Claims] 1. A first conductive layer formed in a semiconductor integrated circuit, doped with a first conductive type impurity to a concentration close to a predetermined value, and provided in the vicinity of a polycrystalline silicon resistor covered with a passivation film. When it is desired to lower the resistance value of the resistor through the passivation film by providing a film containing an impurity of a type impurity and a film containing an impurity of a second conductivity type opposite to the first conductivity type, the first When it is desired to increase the resistance value of a predetermined region of the film containing conductive type impurities, the second
A predetermined area of the film containing conductive impurities is irradiated with a laser beam.
A resistor of a resistor in a semiconductor integrated circuit, characterized in that the impurity is diffused from the impurity-containing film toward the resistor by irradiation with a beam and heating, thereby reducing or increasing the resistance value. Value adjustment method. 2. Claim 1, characterized in that the irradiation is performed over a constant area of the resistor, and the resistance value of the resistor is controlled by controlling the degree of diffusion. A method for adjusting the resistance value of a resistor in a semiconductor integrated circuit. 3. The resistance value of the resistor in the semiconductor integrated circuit according to claim 2, wherein the degree of diffusion of the impurity is controlled by controlling the irradiation time or the number of pulses of the laser. Adjustment method. 4. Resistance value adjustment of a resistor in a semiconductor integrated circuit according to claim 1, wherein the resistance value of the resistor is controlled by controlling the area irradiated with a laser beam. Method.
JP58116160A 1983-06-29 1983-06-29 Adjustment of resistance value of resistor inside semiconductor integrated circuit Granted JPS609153A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58116160A JPS609153A (en) 1983-06-29 1983-06-29 Adjustment of resistance value of resistor inside semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58116160A JPS609153A (en) 1983-06-29 1983-06-29 Adjustment of resistance value of resistor inside semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JPS609153A JPS609153A (en) 1985-01-18
JPH0426219B2 true JPH0426219B2 (en) 1992-05-06

Family

ID=14680258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58116160A Granted JPS609153A (en) 1983-06-29 1983-06-29 Adjustment of resistance value of resistor inside semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPS609153A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6085550A (en) * 1983-10-17 1985-05-15 Hitachi Ltd Semiconductor integrated circuit and manufacture thereof
JP2685498B2 (en) * 1988-05-25 1997-12-03 株式会社日立製作所 Semiconductor device
JP2008159608A (en) 2006-12-20 2008-07-10 Fujitsu Ltd Semiconductor device, semiconductor device manufacturing method, and semiconductor device design apparatus
JP7244180B2 (en) * 2019-03-26 2023-03-22 ラピスセミコンダクタ株式会社 Voltage clamp circuits and integrated circuits.

Also Published As

Publication number Publication date
JPS609153A (en) 1985-01-18

Similar Documents

Publication Publication Date Title
KR900000561B1 (en) Manufacturing method of semiconductor integrated circuit and apparatus manufactured using the same
JP2973492B2 (en) Crystallization method of semiconductor thin film
US4381201A (en) Method for production of semiconductor devices
US4309224A (en) Method for manufacturing a semiconductor device
US4399345A (en) Laser trimming of circuit elements on semiconductive substrates
JPS6281709A (en) Manufacture of semiconductor device
US7145104B2 (en) Silicon layer for uniformizing temperature during photo-annealing
US4351674A (en) Method of producing a semiconductor device
JPH0426219B2 (en)
JPS5891621A (en) Manufacture of semiconductor device
US4719183A (en) Forming single crystal silicon on insulator by irradiating a laser beam having dual peak energy distribution onto polysilicon on a dielectric substrate having steps
US3427516A (en) Light emitting junction device using silicon as a dopant
JP2870933B2 (en) Method for manufacturing semiconductor device
JP2524049B2 (en) Semiconductor integrated circuit and manufacturing method thereof
US9958709B2 (en) Dynamic optical valve for mitigating non-uniform heating in laser processing
JP7025817B2 (en) Bipolar transistor manufacturing method
JPH0512862B2 (en)
JPS5833822A (en) Preparation of semiconductor substrate
JPS5928328A (en) Preparation of semiconductor device
JPH0318335B2 (en)
JP2631121B2 (en) Laser melting recrystallization method of semiconductor thin film
JPS61226916A (en) Inversion of polycrystal semiconductor material to monocrystal semiconductor material
JPH03166757A (en) Semiconductor device
JPH0851211A (en) Method for manufacturing thin film transistor
JPS6119102B2 (en)