JPH0430179B2 - - Google Patents
Info
- Publication number
- JPH0430179B2 JPH0430179B2 JP58066204A JP6620483A JPH0430179B2 JP H0430179 B2 JPH0430179 B2 JP H0430179B2 JP 58066204 A JP58066204 A JP 58066204A JP 6620483 A JP6620483 A JP 6620483A JP H0430179 B2 JPH0430179 B2 JP H0430179B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon substrate
- silicon
- substrate
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製法、特にシリコン基体
に対する選択的熱酸化工程を伴う例えば共通の半
導体基体に形成された複数の回路素子間を電気的
に分離する酸化物絶縁層を選択的に形成する工程
を伴う半導体集積回路装置等を得る場合に適用す
る半導体装置の製法に係わる。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a method for manufacturing a semiconductor device, and in particular to a method for electrically isolating a plurality of circuit elements formed on a common semiconductor substrate, for example, involving a selective thermal oxidation process for a silicon substrate. The present invention relates to a method for manufacturing a semiconductor device, which is applied when obtaining a semiconductor integrated circuit device, etc., which involves a step of selectively forming an oxide insulating layer.
背景技術とその問題点
例えば半導体集積回路において、共通のシリコ
ン基体に形成した複数の回路素子間を電気的に分
離するに、この素子間において選択的にシリコン
基体を熱酸化して厚い酸化物絶縁層を形成してそ
の電気的分離を行う方法がある。BACKGROUND TECHNOLOGY AND PROBLEMS For example, in semiconductor integrated circuits, in order to electrically isolate multiple circuit elements formed on a common silicon substrate, the silicon substrate is selectively thermally oxidized between these elements to provide thick oxide insulation. There is a method of forming layers and performing electrical isolation.
このようにシリコン基体に対して選択的熱酸化
を行つて酸化物絶縁層を形成する場合、半導体基
体表面に酸化のマスクとなるシリコン窒化物
Si3N4膜を形成し、これに穿設した開口を通じて
半導体基体に対する選択的熱酸化を行うことが一
般的になされる。この場合、シリコン半導体基体
上に直接的にSi3N4酸化マスク層を形成すると、
このSi3N4膜中の真性応力によつてSi−Si3N4界
面に歪が生じ、これが爾後の熱処理において結晶
欠陥の発生原因となるなどの不安定性を招来す
る。 When performing selective thermal oxidation on a silicon substrate to form an oxide insulating layer in this way, silicon nitride is deposited on the surface of the semiconductor substrate as a mask for oxidation.
Generally, a Si 3 N 4 film is formed and selective thermal oxidation of the semiconductor substrate is performed through an opening formed in the Si 3 N 4 film. In this case, if a Si 3 N 4 oxide mask layer is formed directly on the silicon semiconductor substrate,
This intrinsic stress in the Si 3 N 4 film causes strain at the Si-Si 3 N 4 interface, which causes instability such as generation of crystal defects during subsequent heat treatment.
そこで通常このようなSi3N4膜による酸化マス
クを用いる場合、第1図に示すようにシリコン基
体1の表面に数百Å程度の薄いSiO2膜によるパ
ツド層2を形成し、これの上に酸化マスクとして
の窒化物Si3N4層3を被着し、この層3にフオト
エツチング等によつて熱酸化を施こさんとする部
分に開口4を形成する。その後、この開口4を通
じてシリコン基体1の表面を熱酸化して第2図に
示すようにシリコン基体1に選択的に酸化物層5
を形成するようにしている。ところが、このよう
に酸化のマスク効果がないSiO2パツド層2が酸
化マスクSi3N4層3下の基体1との間に介存され
るようにする場合、このSiO2層2による実質的
間隙によつて、得られた酸化物層5の周辺にはマ
スク層3の開口4の縁部下に入り込んで延在する
嘴状部いわゆるバーズビーク部6が形成され、こ
れがため酸化物層5を充分幅狭に形成し得ず、例
えば集積回路における回路素子の集積度の向上が
図り難い。 Therefore, when using such an oxidation mask made of a Si 3 N 4 film, a pad layer 2 made of a thin SiO 2 film of several hundred angstroms is formed on the surface of a silicon substrate 1, as shown in FIG. A nitride Si 3 N 4 layer 3 is deposited as an oxidation mask on the substrate, and openings 4 are formed in this layer 3 by photo-etching or the like at the portions where thermal oxidation is to be performed. Thereafter, the surface of the silicon substrate 1 is thermally oxidized through the opening 4 to selectively form an oxide layer 5 on the silicon substrate 1 as shown in FIG.
We are trying to form a However, when the SiO 2 pad layer 2, which has no oxidation masking effect, is interposed between the substrate 1 under the oxidation mask Si 3 N 4 layer 3, this SiO 2 layer 2 substantially Due to the gap, a so-called bird's beak 6 is formed around the obtained oxide layer 5 and extends below the edge of the opening 4 of the mask layer 3, thereby preventing the oxide layer 5 from being sufficiently covered. Since the width cannot be formed narrowly, it is difficult to improve the degree of integration of circuit elements in an integrated circuit, for example.
発明の目的
本発明は上述した選択的酸化を伴う半導体装置
の製法においてその選択的酸化による酸化物層の
周縁のバーズビークの発生を効果的に回避して例
えば半導体集積回路においてその集積度の向上を
図る。OBJECTS OF THE INVENTION The present invention is directed to improving the degree of integration in, for example, semiconductor integrated circuits by effectively avoiding the occurrence of bird's beaks at the periphery of an oxide layer due to the selective oxidation in the method of manufacturing a semiconductor device that involves selective oxidation. Plan.
また、本発明においては、シリコン基体表面に
形成する回路素子、例えば絶縁ゲート型電界効果
トランジスタ(MOSトランジスタ)の特性の向
上と安定化を図るものである。 Further, the present invention aims to improve and stabilize the characteristics of circuit elements formed on the surface of a silicon substrate, such as insulated gate field effect transistors (MOS transistors).
発明の概要
本発明においてはシリコン基体に対する選択的
熱酸化を行うマスクとしてシリコンの窒化物例え
ばSi3N4層を形成するものであるが、特にこの窒
化物層の形成を、シリコン基体上に形成したシリ
コンを含む非晶質層を通してシリコン基体表面に
窒素原子をイオン注入することによつて形成す
る。そしてこのようにして得た窒化物層を酸化の
マスクとして熱酸化して後このマスク層の排除を
行うが、更にシリコン基体表面に残存する窒素原
子を、シリコン基体上にシリコン酸化物層SiO2
層を形成することによつてこれに吸着させてその
排除を行う。Summary of the Invention In the present invention, a silicon nitride layer such as Si 3 N 4 is formed as a mask for selective thermal oxidation on a silicon substrate. It is formed by ion-implanting nitrogen atoms into the surface of a silicon substrate through an amorphous layer containing silicon. The nitride layer obtained in this way is then thermally oxidized as an oxidation mask, and this mask layer is then removed. Furthermore, the nitrogen atoms remaining on the silicon substrate surface are removed by forming a silicon oxide layer SiO 2 on the silicon substrate.
By forming a layer, it is adsorbed onto this layer and eliminated.
すなわち本発明においては、まずシリコン基体
の一主面にシリコンを含有する非晶質層を被着形
成し、この非晶質層を通じて選択的に所定のパタ
ーンにシリコン基体に対して窒素をイオン注入し
てシリコンの窒化物層を形成する。そしてこの窒
化物層をマスクとしてシリコン基体に対して熱酸
化処理を施こして所定のパターンのシリコン酸化
物層を形成し、その後この熱酸化によつて同様に
酸化された非晶質層と窒化物層を除去し、更にこ
の窒化物層を除去した基体表面に再び例えば熱酸
化によつて酸化物層を形成し、この酸化物層中に
上述したシリコン基体表面に残存する窒素原子す
なわちドナー不純物としての作用を有する窒素原
子を吸着させる。その後、この酸化物層を除去す
ることによつて窒素、すなわちドナー不純物をシ
リコン基体より排除し、爾後このシリコン基体表
面に形成する例えばMOSトランジスタにおいて
このドナー不純物の残存によるシリコン表面の電
気伝導度の制御の困難性を排除するものである。 That is, in the present invention, first, an amorphous layer containing silicon is deposited on one main surface of a silicon substrate, and nitrogen ions are selectively implanted into the silicon substrate in a predetermined pattern through this amorphous layer. to form a silicon nitride layer. Then, using this nitride layer as a mask, a thermal oxidation treatment is performed on the silicon substrate to form a silicon oxide layer in a predetermined pattern, and then an amorphous layer that has been similarly oxidized by this thermal oxidation and a nitride layer are formed. After removing the nitride layer, an oxide layer is again formed on the surface of the substrate from which the nitride layer has been removed, for example, by thermal oxidation, and in this oxide layer, the nitrogen atoms remaining on the silicon substrate surface, that is, donor impurities, are removed. Adsorbs nitrogen atoms, which act as Thereafter, by removing this oxide layer, nitrogen, that is, a donor impurity, is removed from the silicon substrate, and the electrical conductivity of the silicon surface is reduced due to the remaining donor impurity in, for example, a MOS transistor that is subsequently formed on the surface of the silicon substrate. This eliminates the difficulty of control.
実施例
第3図以下を参照して本発明による半導体装置
の製法の一例を詳細に説明する。まず、第3図に
示すようにシリコン基体11、例えば100結晶面
方向に沿つて切り出された比抵抗8〜12ΩcmのP
型のシリコン基板11の一主面11aにシリコン
を含有する非晶質層12例えばSiO2熱酸化膜を
100Å程度の厚さに被着形成する。そしてこの非
晶質層12上に選択的酸化を行わんとする部分例
えば半導体集積回路における回路素子間の絶縁分
離を行うべき部分にイオン注入のマスク層13例
えばフオトレジスト層を選択的に形成する。この
選択的形成は周知の写真技術によつて形成し得
る。Embodiment An example of a method for manufacturing a semiconductor device according to the present invention will be described in detail with reference to FIG. 3 and subsequent figures. First, as shown in FIG.
A silicon-containing amorphous layer 12, for example, a SiO 2 thermal oxide film, is formed on one main surface 11a of the silicon substrate 11 of the mold.
The film is deposited to a thickness of about 100 Å. Then, on this amorphous layer 12, an ion implantation mask layer 13 such as a photoresist layer is selectively formed in a portion where selective oxidation is to be performed, such as a portion where insulation separation between circuit elements in a semiconductor integrated circuit is to be performed. . This selective formation can be achieved by well-known photographic techniques.
次に第4図に示すように、基体11の面11a
側よりフオオトレジストマスク層13をイオン注
入のマスクとしてN2イオンを例えば20keVの打
ち込みエネルギーで1.5×1017cm-2のドース量で例
えば100軸から任意の方向に約7゜傾けた方向から
注入して基体11の主面11aに窒化物層14を
所定のパターンすなわちマスク層13が被着され
ていない部分に形成する。この場合、非晶質層1
2中にも窒素原子がドーピングされてこれがシリ
コンオキシナイトライドとされると共に、これの
下に約400Åの厚さの窒化物層14すなわち例え
ばSi3N4のシリコンナイトライド層が形成され
る。 Next, as shown in FIG. 4, the surface 11a of the base 11 is
From the side, using the photoresist mask layer 13 as a mask for ion implantation, N 2 ions are implanted at a dose of 1.5×10 17 cm -2 at an implantation energy of 20 keV, for example, from a direction tilted approximately 7° in any direction from the 100 axis. A nitride layer 14 is formed on the main surface 11a of the substrate 11 in a predetermined pattern, that is, on the portions where the mask layer 13 is not deposited. In this case, amorphous layer 1
2 is also doped with nitrogen atoms to form silicon oxynitride, and a nitride layer 14 of approximately 400 Å thick, ie, a silicon nitride layer of, for example, Si 3 N 4 , is formed below this.
そしてこのイオン注入後、窒素雰囲気中で例え
ば900℃30分間のアニール処理を施こした後、約
5Kg/cm2の高圧で900℃約60分の高圧酸化を行つ
て、第5図に示すように6000Å程度の酸化物
SiO2層15を形成する。この場合のアニール処
理及び酸化物層15の形成のための選択的酸化処
理は、両者を含めて800℃〜1100℃において少く
とも60分以上行うことによつて、シリコン基体1
1中に導入された窒素原子の多くが窒化物層14
の形成のために、この層14中へと、すなわち基
体表面へと移動させて、シリコン基体11中に残
留する窒素原子の数の減少化を図る。この酸化物
層15を形成する酸化処理によつて、非晶質層1
2及び窒化物層14の一部は酸化されてシリコン
オキサイド膜に変化しており、結局約200Åのシ
リコンオキサイド膜と約300Åのシリコンナイト
ライド膜からの2層構造となる。 After this ion implantation, annealing is performed at 900°C for 30 minutes in a nitrogen atmosphere, followed by high-pressure oxidation at 900°C for about 60 minutes at a high pressure of about 5 kg/ cm2 , as shown in Figure 5. oxide of about 6000Å
A SiO 2 layer 15 is formed. In this case, the annealing treatment and the selective oxidation treatment for forming the oxide layer 15 are performed at 800°C to 1100°C for at least 60 minutes, including both, to form the silicon substrate 1.
Many of the nitrogen atoms introduced into the nitride layer 14
For the formation of , the number of nitrogen atoms remaining in the silicon substrate 11 is reduced by migrating into this layer 14, ie to the substrate surface. By the oxidation treatment to form this oxide layer 15, the amorphous layer 1
2 and a part of the nitride layer 14 are oxidized and changed into a silicon oxide film, resulting in a two-layer structure consisting of a silicon oxide film of about 200 Å and a silicon nitride film of about 300 Å.
これらを第6図に示すように適当なエツチング
液或いはエツチングガスを用いてエツチング除去
する。 These are removed by etching using a suitable etching solution or etching gas as shown in FIG.
そしてその後第7図に示すように、850℃以下
の例えば800℃程度、約5Kg/cm2の高圧下で少な
くとも50Å以上望ましくは200Å以上、例えば500
Åの熱酸化を行つて酸化物層16を形成する。 Thereafter, as shown in FIG .
An oxide layer 16 is formed by thermal oxidation of .ANG.
その後、第8図に示すようにこの酸化物層16
をエツチング除去する。このようにして熱酸化物
層16が除去された半導体シリコン基体11の表
面には窒素原子がドナー化して生ずるN型キヤリ
アは全く残つていないことが確められた。この確
認は、このシリコン基体表面にMOSキヤパシタ
を形成し、そのしきい値電圧Vthが窒素イオンの
注入を行わなかつたものと同等であることから確
認した。この窒素原子の排除は、酸化物層16中
に、窒素原子が採り入れられ、その後の酸化物層
16の除去によつてこれが排除されることによ
る。 Thereafter, as shown in FIG.
Remove by etching. It was confirmed that no N-type carriers, which are generated when nitrogen atoms become donors, remain on the surface of the semiconductor silicon substrate 11 from which the thermal oxide layer 16 has been removed in this way. This was confirmed by forming a MOS capacitor on the surface of this silicon substrate and finding that its threshold voltage V th was the same as that without implanting nitrogen ions. This removal of nitrogen atoms is due to nitrogen atoms being introduced into the oxide layer 16 and removed by subsequent removal of the oxide layer 16.
窒素原子のイオン注入に当つて熱酸化膜による
非晶質層を通さないでイオン注入し、アニール処
理を900℃〜1200℃で約30分間行つて窒化物層1
4を形成する場合には約5×1017cm-3の濃度のN
型キヤリアが0.2μmの深さまで存在する。 When ion-implanting nitrogen atoms, the ions are implanted without passing through the amorphous layer formed by the thermal oxide film, and annealing treatment is performed at 900°C to 1200°C for about 30 minutes to form the nitride layer 1.
4, a concentration of about 5×10 17 cm -3 of N
Mold carriers exist to a depth of 0.2 μm.
また窒素イオンの注入前すなわち窒化物層14
の形成前に形成する非晶質層12としての熱酸化
膜は、基体11が単結晶であることから生じるイ
オン注入初期のチヤンネリング効果を防ぐ目的を
もつて被着されるものであり、この層12は、上
述した20keVのN2イオン注入を行う場合は、30
〜200Åの範囲の厚さに選ぶことができる。また、
この非晶質層12としては、熱酸化SiO2膜に限
らず例えば多結晶シリコン層或いはシリコンナイ
トライド膜等によつて形成することもできる。こ
の非晶質層12の厚さはN2イオンの射影飛程距
離より小さく選ばれるものであり、N2イオンが
シリコン基体11中に充分深く注入されてシリコ
ンナイトライドすなわち窒化物層14を形成する
ことができるようにその材料及び厚さが選定され
る。 Also, before the nitrogen ion implantation, that is, the nitride layer 14
The thermal oxide film as the amorphous layer 12 formed before the formation of the substrate 11 is deposited for the purpose of preventing the channeling effect at the initial stage of ion implantation caused by the fact that the substrate 11 is a single crystal. 12 is 30 when performing the 20keV N 2 ion implantation described above.
Thicknesses in the range ~200 Å can be chosen. Also,
This amorphous layer 12 is not limited to a thermally oxidized SiO 2 film, but may also be formed of, for example, a polycrystalline silicon layer or a silicon nitride film. The thickness of this amorphous layer 12 is selected to be smaller than the projected range of the N 2 ions, so that the N 2 ions are implanted sufficiently deeply into the silicon substrate 11 to form a silicon nitride or nitride layer 14. The material and thickness are selected so that it can be used.
発明の効果
上述した本発明製法によれば、選択的酸化を行
うための耐酸化マスク層としての窒化物層14の
形成を、特にシリコン基体への窒素原子のイオン
注入によつて行うようにしたので窒化物層14と
窒素を全く含まない基本領域との間は窒素濃度が
所要の分布をもつて減少する態様をとるためにパ
ツド層の介在をとらずとも歪の発生は小さい。ま
たこのように注入法をとるが故に、例えば化学的
気相成長法、或いは熱窒化法等によつて窒化物層
を形成する場合のように、この窒化物層とシリコ
ン基体表面との間にシリコンの酸化物層が形成さ
れるを回避できる。そして、このようなSiO2膜
の介存が回避されたことによつて本発明製法にお
いては冒頭に述べたバーズビークの発生が回避さ
れる。Effects of the Invention According to the manufacturing method of the present invention described above, the formation of the nitride layer 14 as an oxidation-resistant mask layer for performing selective oxidation is performed by ion implantation of nitrogen atoms into the silicon substrate. Therefore, since the nitrogen concentration decreases with a desired distribution between the nitride layer 14 and the basic region containing no nitrogen, the occurrence of strain is small even without the interposition of a pad layer. Furthermore, since this implantation method is used, for example, when a nitride layer is formed by chemical vapor deposition or thermal nitriding, there is The formation of a silicon oxide layer can be avoided. By avoiding the presence of such a SiO 2 film, the production method of the present invention avoids the occurrence of the bird's beak mentioned at the beginning.
また、このイオン注入法によつて窒化物層を形
成したためにこの窒化物層14中には全く酸素が
含まれることがなく、これが耐酸化性に優れ、選
択的酸化のマスクとしての優れたマスク層を形成
することができる。また、フオトレジスト層等の
マスク層13を用いることによつて窒化物層14
は任意のパターンに、従つて酸化物層15を任意
のパターンに形成することができるなどの利点を
有する。一方このように窒化物層をシリコン基体
中に形成するにも拘わらず、この基体中に拡散す
る窒素原子は、酸化物層16中に吸着させること
によつてこれを排除したので、最終的に基体11
の表面より窒素原子によるドナーを確実に排除す
ることができ、これによつてシリコン基体表面の
電気的特性を安定化させることができ、これに形
成するMOSトランジスタ等の回路素子の特性の
安定化がはかられる。 Furthermore, since the nitride layer is formed by this ion implantation method, no oxygen is contained in the nitride layer 14, which has excellent oxidation resistance and is an excellent mask for selective oxidation. layers can be formed. Furthermore, by using a mask layer 13 such as a photoresist layer, the nitride layer 14 can be
This has the advantage that the oxide layer 15 can be formed in any desired pattern. On the other hand, even though the nitride layer is formed in the silicon substrate in this way, the nitrogen atoms that diffuse into the substrate are eliminated by being adsorbed into the oxide layer 16. Base body 11
Donors caused by nitrogen atoms can be reliably removed from the surface of the silicon substrate, thereby stabilizing the electrical characteristics of the silicon substrate surface and stabilizing the characteristics of circuit elements such as MOS transistors formed thereon. can be measured.
第1図及び第2図は従来の半導体装置の製法の
説明に供する各工程の略線的断面図、第3図ない
し第8図は本発明による半導体装置の製法の一例
の各工程における略線的拡大断面図である。
11はシリコン基体、12は非晶質層、14は
窒化物層、15は酸化物層、16は酸化物層であ
る。
1 and 2 are schematic cross-sectional views of each process for explaining the conventional method for manufacturing a semiconductor device, and FIGS. 3 to 8 are schematic cross-sectional views of each process of an example of the method for manufacturing a semiconductor device according to the present invention. FIG. 11 is a silicon substrate, 12 is an amorphous layer, 14 is a nitride layer, 15 is an oxide layer, and 16 is an oxide layer.
Claims (1)
非晶質層を形成する工程と、上記シリコン基体に
窒素をイオン注入し上記非晶質層下に所定パター
ンの窒化物層を形成する工程と、上記シリコン基
体の主面を熱酸化する工程と、これにより酸化さ
れた上記非晶質層及び窒化物層を除去する工程
と、上記窒化物層を除去した基体表面に酸化物層
を形成する工程と、該酸化物層を除去する工程と
を有する半導体装置の製法。1 a step of forming an amorphous layer containing silicon on one main surface of a silicon substrate; a step of ion-implanting nitrogen into the silicon substrate to form a nitride layer in a predetermined pattern under the amorphous layer; A step of thermally oxidizing the main surface of the silicon substrate, a step of removing the oxidized amorphous layer and a nitride layer, and a step of forming an oxide layer on the surface of the substrate from which the nitride layer has been removed. and a step of removing the oxide layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58066204A JPS59191350A (en) | 1983-04-14 | 1983-04-14 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58066204A JPS59191350A (en) | 1983-04-14 | 1983-04-14 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59191350A JPS59191350A (en) | 1984-10-30 |
| JPH0430179B2 true JPH0430179B2 (en) | 1992-05-21 |
Family
ID=13309071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58066204A Granted JPS59191350A (en) | 1983-04-14 | 1983-04-14 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59191350A (en) |
-
1983
- 1983-04-14 JP JP58066204A patent/JPS59191350A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59191350A (en) | 1984-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2558931B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2682529B2 (en) | Method for forming element isolation insulating film of semiconductor element | |
| KR20010050077A (en) | A silicon-germanium transistor and associated methods | |
| JPS63244776A (en) | Manufacture of insulated-gate field-effect transistor | |
| JPS61145868A (en) | Manufacture of semiconductor device | |
| JPH0794503A (en) | Method of oxidizing silicon substrate | |
| JP3628362B2 (en) | Method for manufacturing isolation structure of semiconductor device | |
| JPH0291973A (en) | Manufacture of semiconductor device | |
| JP3061025B2 (en) | Method for manufacturing semiconductor device | |
| JPH0430179B2 (en) | ||
| JPH01295438A (en) | Manufacture of semiconductor device | |
| JP2707901B2 (en) | Method for manufacturing semiconductor device | |
| KR100312656B1 (en) | Method for fabricating bc-soi device | |
| JPH097967A (en) | Method for manufacturing semiconductor device | |
| JPH0590254A (en) | Method for manufacturing semiconductor device | |
| KR960006434B1 (en) | Trench isolation method | |
| JPH11354650A (en) | Semiconductor device and its manufacture | |
| JP3446378B2 (en) | Method for manufacturing insulated gate field effect transistor | |
| JP2926817B2 (en) | Method for manufacturing semiconductor device | |
| JPH0628281B2 (en) | Method for manufacturing semiconductor device | |
| JP2720592B2 (en) | Method for manufacturing semiconductor device | |
| JP2722829B2 (en) | Method for manufacturing semiconductor device | |
| JPS62248236A (en) | Manufacture of semiconductor device | |
| JPS60127741A (en) | Manufacture of semiconductor device | |
| JPH036844A (en) | Manufacture of semiconductor integrated circuit |