Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH04330489A - Liquid crystal display device - Google Patents
[go: Go Back, main page]

JPH04330489A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH04330489A
JPH04330489A JP2484291A JP2484291A JPH04330489A JP H04330489 A JPH04330489 A JP H04330489A JP 2484291 A JP2484291 A JP 2484291A JP 2484291 A JP2484291 A JP 2484291A JP H04330489 A JPH04330489 A JP H04330489A
Authority
JP
Japan
Prior art keywords
display data
data
serial
circuit
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2484291A
Other languages
Japanese (ja)
Inventor
Yukinori Kumakiri
熊切 幸典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2484291A priority Critical patent/JPH04330489A/en
Publication of JPH04330489A publication Critical patent/JPH04330489A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE:To reduce the total power consumption and heat generation regarding the transmission of display data when there are the same data present in one picture of display data. CONSTITUTION:For a liquid crystal display based upon data obtained by converting serial data from a display data generation part 10 into parallel data by a serial/parallel converter and passing the data through a frame memory, a display data compressing circuit 11 which compresses the display data from a display data generating circuit is provided between a display data generating circuit 1a and the parallel/serial converter 13 and a display data expanding circuit 22 which expands the compressed display data is provided between a serial/parallel converter 21 and frame memory 2b; and power strobe circuits 12 and 23 are used to supply electric power to the parallel serial converter and serial/parallel converter with the power strobe control signal from the display data compressing circuit in the absence of the display data generated by the display data compression.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、各種ディスプレイとし
て利用される液晶表示装置に係るものであり、詳しくは
ディジタル・ビデオデ―タをシリアル伝送できるように
したバワ―ストロ―ブ回路を具備する液晶表示装置に関
するものである。
[Industrial Application Field] The present invention relates to a liquid crystal display device used as a variety of displays, and more particularly to a liquid crystal display device equipped with a power strobe circuit that enables serial transmission of digital video data. This invention relates to display devices.

【0002】0002

【従来の技術】従来の技術としては、図3(液晶表示装
置の構成を示すブロック線図)のように、表示デ―タ発
生部1 から表示に必要なデ―タを液晶表示部2 に送
り、LCD(液晶パネル)2f上に所定の液晶表示を行
なっている。このときに、表示デ―タ発生部1 は、例
えばグラフィックプロセッサ等から成る表示デ―タ発生
回路1aから発生する表示デ―タ(パラレルデ―タ)を
P/S(パラレル/シリアル変換器)1bでシリアルデ
―タに変換して出力するように構成される。液晶表示部
2 は、表示デ―タ発生部1 からのシリアルデ―タを
高速シリアル伝送線を介してS/P(シリアル/パラレ
ル変換器)2aで受けてパラレル変換した後に、この変
換したパラレルデ―タをFM(フレ―ムメモリ)2b→
LT(ルックアップテ―ブル)2c→D/A(ディジタ
ルアナログ変換器)2dと介してドライバ回路2eを駆
動し、このドライバ回路2eによりLCD2fが駆動さ
れるように構成される。
[Prior Art] As shown in FIG. 3 (block diagram showing the configuration of a liquid crystal display device), the conventional technology is to transfer data necessary for display from a display data generating section 1 to a liquid crystal display section 2. A predetermined liquid crystal display is performed on the LCD (liquid crystal panel) 2f. At this time, the display data generation section 1 converts display data (parallel data) generated from a display data generation circuit 1a comprising, for example, a graphic processor into a P/S (parallel/serial converter) 1b. It is configured to convert to serial data and output it. The liquid crystal display section 2 receives serial data from the display data generating section 1 via a high-speed serial transmission line with an S/P (serial/parallel converter) 2a, converts it into parallel data, and then converts the serial data into parallel data. FM (frame memory) 2b→
A driver circuit 2e is driven via an LT (look-up table) 2c and a D/A (digital-to-analog converter) 2d, and the LCD 2f is driven by the driver circuit 2e.

【0003】0003

【発明が解決しようとする課題】このような従来の技術
にあっては、1画面分の大量な表示デ―タを60msと
いう短い時間にシリアル伝送ラインを通して伝送する必
要があるために、非常に高速なシリアル伝送が必要とな
り、発熱や消費電力の点で問題があった。
[Problem to be Solved by the Invention] In such conventional technology, since it is necessary to transmit a large amount of display data for one screen through a serial transmission line in a short time of 60 ms, it is extremely difficult to use. This required high-speed serial transmission, which caused problems in terms of heat generation and power consumption.

【0004】本発明は、従来の技術の有するこのような
問題点に鑑みてなされたものであり、その目的とすると
ころは、表示デ―タの1画面分に連続して同じデ―タが
ある場合に、その表示デ―タの伝送に係わるト―タルの
消費電力,発熱を低減することができる液晶表示装置を
提供するものである。本発明の他の目的は、例えば航空
機器等のように、高い気密性や密封性を要求される表示
装置として用いられる場合のように発熱の低減化が重要
な要素となっている場合に用いられて充分な効果を上げ
ることができる液晶表示装置を提供するものである。
The present invention has been made in view of the above-mentioned problems of the conventional technology, and its purpose is to prevent the same data from appearing continuously on one screen of display data. The present invention provides a liquid crystal display device that can reduce the total power consumption and heat generation associated with the transmission of display data in some cases. Another object of the present invention is to use the present invention in cases where reduction of heat generation is an important factor, such as when used as a display device that requires high airtightness and sealing performance, such as in aircraft equipment. The object of the present invention is to provide a liquid crystal display device that can achieve sufficient effects by using the same technology.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、表示デ―タ発生回路から発生する表示デ
―タをパラレル/シリアル変換器でシリアルデ―タに変
換して出力する表示デ―タ発生部と、該表示デ―タ発生
部からのシリアルデ―タをシリアル/パラレル変換器で
パラレル変換しフレ―ムメモリを介した後のデ―タに基
づき液晶表示を行なう液晶表示装置において、前記表示
デ―タ発生部の前記表示デ―タ発生回路と前記パラレル
/シリアル変換器との間に前記表示デ―タ発生回路から
の表示デ―タを圧縮する表示デ―タ圧縮回路を設け、前
記液晶表示部の前記シリアル/パラレル変換器と前記フ
レ―ムメモリの間に圧縮された表示デ―タを伸長する表
示デ―タ伸長回路を設け、前記表示デ―タ圧縮回路を設
けたことによる表示デ―タ圧縮により発生する表示デ―
タの無い期間について前記表示デ―タ圧縮回路から入力
するパワ―ストロ―ブ制御信号で前記パラレル/シリア
ル変換器及び前記シリアル/パラレル変換器に供給され
る電源をパワ―ストロ―ブするパワ―ストロ―ブ回路を
設けたことを特徴とするものである。
[Means for Solving the Problems] In order to achieve the above object, the present invention converts display data generated from a display data generation circuit into serial data using a parallel/serial converter and outputs the serial data. A liquid crystal display device that performs liquid crystal display based on a display data generation section and the data after converting the serial data from the display data generation section into parallel data using a serial/parallel converter and passing through a frame memory. A display data compression circuit for compressing display data from the display data generation circuit between the display data generation circuit and the parallel/serial converter of the display data generation section. A display data decompression circuit for decompressing compressed display data is provided between the serial/parallel converter of the liquid crystal display section and the frame memory, and the display data compression circuit is provided. Display data generated due to display data compression due to
During the data-free period, the power strobe control signal input from the display data compression circuit is used to power strobe the power supplied to the parallel/serial converter and the serial/parallel converter. It is characterized by the provision of a strobe circuit.

【0006】[0006]

【作用】表示デ―タとして伝送する1画面分のデ―タの
内に連続して同じデ―タが伝送される場合に、表示デ―
タとその繰返し数デ―タに圧縮することにより全デ―タ
数を減らして、シリアル伝送時に伝送すべきデ―タが無
くなった時にシリアル・ドライバ/レシ―バをパワ―ス
トロ―ブして供給電力を落す(停止する)ことでト―タ
ルの消費電力(発熱)を低減する。このために、表示デ
―タ発生部においては、表示デ―タ発生回路とP/Sと
の間に直列に表示デ―タ圧縮回路を設ける。一方、これ
に対する液晶表示部においては、S/PとFMの間に直
列に表示デ―タ伸長回路を設ける。更に、表示デ―タ圧
縮回路による表示デ―タ圧縮によるデ―タ数“減”に基
づくシリアル伝送デ―タの無い時間が発生する。そして
この期間について表示デ―タ発生部と液晶表示部に更に
パワ―ストロ―ブ回路を設けてP/S、S/Pのパワ―
ダウン行う。これによりト―タルの消費電力を下げる。 このとき、シリアル伝送レ―トは全画面デ―タを伝送で
きるレ―トで固定とする。
[Operation] When the same data is transmitted continuously within one screen worth of data transmitted as display data, the display data
The total number of data can be reduced by compressing data into data and its repetition rate, and the serial driver/receiver can be power-strobed when there is no more data to be transmitted during serial transmission. By reducing (stopping) the power supply, total power consumption (heat generation) is reduced. For this purpose, in the display data generation section, a display data compression circuit is provided in series between the display data generation circuit and the P/S. On the other hand, in a liquid crystal display section corresponding to this, a display data expansion circuit is provided in series between the S/P and FM. Furthermore, there is a time when no serially transmitted data is available due to the "reduction" in the number of data due to display data compression by the display data compression circuit. During this period, a power strobe circuit is further installed in the display data generator and the liquid crystal display to control the P/S and S/P power.
Do down. This reduces total power consumption. At this time, the serial transmission rate is fixed at a rate at which full screen data can be transmitted.

【0007】[0007]

【実施例】実施例について図面を参照して説明する。 尚、以下の図面において、図3と重複する部分は同一番
号を付してその説明は省略する。図1は本発明の液晶表
示装置の具体的な実施例を示すブロック系統図である。 図2は図1の説明に供するパワ―ストロ―ブ回路に関す
る概略タイムチャ―トである。
[Example] An example will be described with reference to the drawings. In the following drawings, parts that overlap with those in FIG. 3 are given the same numbers and their explanations will be omitted. FIG. 1 is a block system diagram showing a specific embodiment of the liquid crystal display device of the present invention. FIG. 2 is a schematic time chart regarding the power strobe circuit for explaining FIG.

【0008】図1において、符号10は表示デ―タ発生
部である。この表示デ―タ発生部10においては、符号
11は表示デ―タ発生回路1aとP/S13との間に直
列に設けられた表示デ―タを圧縮する表示デ―タ圧縮回
路であり、符号12は表示デ―タ圧縮回路11を設けた
ことによって表示デ―タが圧縮されることによりデ―タ
数が減りシリアル伝送デ―タの無い時間が生じることと
なるその期間を活用するために設けられる、表示デ―タ
圧縮回路11からパワ―ストロ―ブ制御信号を入力して
BF(バッファ)12a→トランジスタ回路12bを介
してP/S13のシリアル・ドライバに供給する電源を
パワ―ストロ―ブするパワ―ストロ―ブ回路である。符
号20は液晶表示部である。この液晶表示部20におい
て、符号22はS/P21とFM2bの間に直列に設け
られた表示デ―タ伸長回路であり、符号23はパワ―ス
トロ―ブ回路12と同様の構成から成り表示デ―タ圧縮
回路11からパワ―ストロ―ブ制御信号を入力してBF
23a→トランジスタ回路23bを介してS/P21の
シリアル・ドライバに供給する電源をパワ―ストロ―ブ
するパワ―ストロ―ブ回路である。
In FIG. 1, reference numeral 10 is a display data generating section. In this display data generation section 10, reference numeral 11 is a display data compression circuit for compressing display data, which is provided in series between the display data generation circuit 1a and the P/S 13. Reference numeral 12 is used to utilize the period in which the display data is compressed by providing the display data compression circuit 11, resulting in a reduction in the number of data and a period in which there is no serially transmitted data. The power strobe control signal is input from the display data compression circuit 11 provided in This is a power strobe circuit. Reference numeral 20 is a liquid crystal display section. In this liquid crystal display section 20, the reference numeral 22 is a display data expansion circuit provided in series between the S/P 21 and the FM 2b, and the reference numeral 23 is a display data expansion circuit having the same configuration as the power strobe circuit 12. BF by inputting the power strobe control signal from the data compression circuit 11
23a→This is a power strobe circuit that power strobes the power supplied to the serial driver of the S/P 21 via the transistor circuit 23b.

【0009】以下このような構成を図2を用いながら説
明する。表示デ―タ発生回路1aから図2(a)に示す
ような表示デ―タ(全デ―タが隙間なく送出。又フレ―
ムデ―タの間隔は常一定)が表示デ―タ圧縮回路11に
導かれる。表示デ―タ発生回路11においては、表示デ
―タとして伝送する1画面分のデ―タの内、連続して同
じデ―タ(フレ―ム1デ―タについていえば“C”)が
連続して伝送される場合に、その表示デ―タと繰返し数
のデ―タの2ワ―ドに圧縮することにより全デ―タ数を
減らした圧縮デ―タの生成が為される(図2(b)参照
。尚、同図においてフレ―ムの圧縮デ―タ中n,mは同
じデタの繰返し数を表わす)。
[0009] Such a configuration will be explained below using FIG. 2. Display data as shown in FIG. 2(a) is sent from the display data generation circuit 1a (all data is sent out without any gaps.
(the interval between the frame data is always constant) is led to the display data compression circuit 11. In the display data generation circuit 11, among the data for one screen transmitted as display data, the same data (“C” for frame 1 data) is continuously transmitted. When transmitted continuously, compressed data is generated by reducing the total number of data by compressing the display data and repetition number data into two words ( See FIG. 2(b). In the figure, n and m in the compressed data of the frame represent the number of repetitions of the same data).

【0010】従って、表示デ―タ発生回路11を通過し
た圧縮デ―タおいては、次の1フレ―ムのデ―タとの間
にデ―タの無い時間が生じる。言替えれば、シリアルデ
―タの伝送レ―トが全表示デ―タ伝送可能なレ―トに設
定されていれば、当然圧縮されてデ―タの減った分の時
間は伝送デ―タが無いこととなる。そして、このシリア
ル伝送時に伝送すべきデ―タの無い時間の間について、
表示デ―タ圧縮回路11からパワ―ストロ―ブ制御信号
がパワ―ストロ―ブ回路12及び23に印加される。従
って、パワ―ストロ―ブ回路12及び23において、パ
ワ―ストロ―ブ制御信号を受けたときにその信号をBF
を通して電源ライン上のトランジスタ回路をオフとする
ことより、P/S13,S/P21への電源供給をパワ
―ストロ―ブする。これにより当該P/S13,S/P
21の消費電力を低減して発熱を押える、言替えれば、
デ―タが無くなった時にシリアル・ドライバ/レシ―バ
をパワ―ストロ―ブして供給電力を落すこと(図2(C
)パワ―ストロ―ブ制御信号のシリアル伝送ドライバ,
レシ―バ・パワ―ダウン期間D参照)でト―タルの消費
電力(発熱)を低減することが可能となる。但し、この
ような構成にあっては、全画面に渡ってほとんど圧縮効
果のないデ―タの場合は、消費電力や発熱の低減は期待
できない。
Therefore, in the compressed data that has passed through the display data generation circuit 11, there is a time period in which no data is present between the compressed data and the next frame of data. In other words, if the serial data transmission rate is set to a rate that allows all display data to be transmitted, the transmission data will naturally be compressed and the time will be reduced by the time the data is reduced. There will be no such thing. And during this time when there is no data to be transmitted during serial transmission,
A power strobe control signal is applied from display data compression circuit 11 to power strobe circuits 12 and 23. Therefore, in the power strobe circuits 12 and 23, when receiving the power strobe control signal, the signal is transferred to the BF.
By turning off the transistor circuits on the power supply line through the power supply, the power supply to the P/S 13 and S/P 21 is power-strobed. As a result, the relevant P/S13, S/P
In other words, reduce power consumption of 21 and suppress heat generation.
Power strobe the serial driver/receiver to reduce the power supply when no data is available (Figure 2 (C)
) Power strobe control signal serial transmission driver,
The total power consumption (heat generation) can be reduced during the receiver power-down period (see D). However, with such a configuration, if data is compressed over the entire screen with little compression effect, no reduction in power consumption or heat generation can be expected.

【0011】尚、本発明は上述の構成に限定されるもの
ではなく、例えば、パワ―ストロ―ブ回路は表示デ―タ
発生部と液晶表示部に個々に設けているが、これを独立
に設けるようにしてもよいし、いずれか一方(例えば表
示デ―タ発生部内)に設けるようにしてもよいことはい
うまでもない。要は、表示デ―タ圧縮回路を設けたこと
による表示デ―タ圧縮により発生する表示デ―タの無い
期間について有効に活用するために、パワ―ストロ―ブ
制御信号でP/S及びS/Pに供給される電源をパワ―
ストロ―ブする構成となっていればよい。
Note that the present invention is not limited to the above-described configuration; for example, the power strobe circuit is provided separately in the display data generation section and the liquid crystal display section; It goes without saying that it may be provided, or it may be provided in either one (for example, within the display data generation section). In short, in order to make effective use of the period in which no display data occurs due to display data compression caused by providing a display data compression circuit, P/S and S Power the power supplied to /P.
It suffices if the configuration is such that it strobes.

【0012】0012

【発明の効果】本発明は、以上説明したように構成され
ているので、次に記載するような効果を奏する。 (イ)シリアル伝送デ―タの無い期間は、P/S,S/
Pへの電力供給を止めるので、ト―タルの消費電力や発
熱を低減できる。このことは、特に高い気密性や密封性
を要求される表示装置で発熱の低減化が重要な要素とな
っている航空機器等に用いられる場合にあっては実用上
充分な効果を得ることができる。 (ロ)表示内容が黒又は白の背景色上に表示内容を表示
する場合には相当のデ―タ圧縮効果が期待でき、それに
伴って消費電力,発熱は大幅な低減が期待できる。
[Effects of the Invention] Since the present invention is constructed as described above, it produces the following effects. (b) During the period when there is no serial transmission data, P/S, S/
Since power supply to P is stopped, total power consumption and heat generation can be reduced. This means that sufficient practical effects cannot be obtained especially when used in display devices that require high airtightness and sealing properties, and where reduction of heat generation is an important element. can. (b) When the display contents are displayed on a black or white background, a considerable data compression effect can be expected, and accordingly, a significant reduction in power consumption and heat generation can be expected.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の液晶表示装置の具体的な実施例を示す
ブロック系統図である。
FIG. 1 is a block system diagram showing a specific embodiment of a liquid crystal display device of the present invention.

【図2】図1の説明に供するパワ―ストロ―ブ回路に関
する概略タイムチャ―トである。
FIG. 2 is a schematic time chart regarding a power strobe circuit for explaining FIG. 1;

【図3】液晶表示装置の構成を示すブロック線図である
FIG. 3 is a block diagram showing the configuration of a liquid crystal display device.

【符号の説明】[Explanation of symbols]

1 ,10  表示デ―タ発生部 11  表示デ―タ圧縮回路 1a  表示デ―タ発生回路 12,23  パワ―ストロ―ブ回路 2 ,20  液晶表示部 1, 10 Display data generation section 11 Display data compression circuit 1a Display data generation circuit 12, 23 Power strobe circuit 2, 20 Liquid crystal display section

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  表示デ―タ発生回路から発生する表示
デ―タをパラレル/シリアル変換器でシリアルデ―タに
変換して出力する表示デ―タ発生部と、該表示デ―タ発
生部からのシリアルデ―タをシリアル/パラレル変換器
でパラレル変換しフレ―ムメモリを介した後のデ―タに
基づき液晶表示を行なう液晶表示装置において、前記表
示デ―タ発生部の前記表示デ―タ発生回路と前記パラレ
ル/シリアル変換器との間に前記表示デ―タ発生回路か
らの表示デ―タを圧縮する表示デ―タ圧縮回路を設け、
前記液晶表示部の前記シリアル/パラレル変換器と前記
フレ―ムメモリの間に圧縮された表示デ―タを伸長する
表示デ―タ伸長回路を設け、前記表示デ―タ圧縮回路を
設けたことによる表示デ―タ圧縮により発生する表示デ
―タの無い期間について前記表示デ―タ圧縮回路から入
力するパワ―ストロ―ブ制御信号で前記パラレル/シリ
アル変換器及び前記シリアル/パラレル変換器に供給さ
れる電源をパワ―ストロ―ブするパワ―ストロ―ブ回路
を設けたことを特徴とする液晶表示装置。
[Claim 1] A display data generation section that converts display data generated from a display data generation circuit into serial data using a parallel/serial converter and outputs the serial data; In a liquid crystal display device that performs liquid crystal display based on the data after serial data is converted into parallel data by a serial/parallel converter and passed through a frame memory, the display data generation section of the display data generation section A display data compression circuit for compressing display data from the display data generation circuit is provided between the circuit and the parallel/serial converter,
A display data decompression circuit for decompressing compressed display data is provided between the serial/parallel converter of the liquid crystal display section and the frame memory, and the display data compression circuit is provided. A power strobe control signal inputted from the display data compression circuit is supplied to the parallel/serial converter and the serial/parallel converter during a period in which there is no display data caused by display data compression. A liquid crystal display device characterized by being equipped with a power strobe circuit that strobes a power source.
JP2484291A 1991-02-19 1991-02-19 Liquid crystal display device Pending JPH04330489A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2484291A JPH04330489A (en) 1991-02-19 1991-02-19 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2484291A JPH04330489A (en) 1991-02-19 1991-02-19 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH04330489A true JPH04330489A (en) 1992-11-18

Family

ID=12149471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2484291A Pending JPH04330489A (en) 1991-02-19 1991-02-19 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH04330489A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145542B2 (en) 2002-03-18 2006-12-05 Seiko Epson Corporation Signal transmission device, signal transmission method, electronic device, and electronic equipment
WO2008035543A1 (en) * 2006-09-21 2008-03-27 Panasonic Corporation Display data transmission device
JP2020034912A (en) * 2018-08-28 2020-03-05 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display, method for reducing power of display, and program for executing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145542B2 (en) 2002-03-18 2006-12-05 Seiko Epson Corporation Signal transmission device, signal transmission method, electronic device, and electronic equipment
WO2008035543A1 (en) * 2006-09-21 2008-03-27 Panasonic Corporation Display data transmission device
JP2020034912A (en) * 2018-08-28 2020-03-05 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display, method for reducing power of display, and program for executing the same

Similar Documents

Publication Publication Date Title
CA1212453A (en) Display unit
KR20020013009A (en) Method and apparatus for controlling screen of monitor
JPH04330489A (en) Liquid crystal display device
US6489964B1 (en) Memory arrangement
JPS647881A (en) Composition picture terminal equipment
TW351907B (en) Signal hybrid device
US6760018B1 (en) Circuit and method for driving liquid crystal display device
KR930001709A (en) Multi image message output circuit
KR940001842Y1 (en) External display selection circuit
KR100405275B1 (en) Character display device
KR100484129B1 (en) Apparatus for transmitting wirelessly video signal between computer and displayer in computer system
KR100521262B1 (en) Driving Method of Liquid Crystal Display Using Graphic Card
JPH03163980A (en) Picture signal encoding control system
JPH01123562A (en) Control channel replacing control system
CN117834795A (en) Display screen supporting simultaneous display of multiple HDMI2.0 signal pictures
KR950007662Y1 (en) Flat display devices
KR0139339B1 (en) The alternating current control circuit of liquid crystal driving output
KR100194924B1 (en) CDDi's video clock conversion circuit
SU926648A1 (en) Device for displaying data on the crt screen
Farrell et al. A multi-mode video driver for a high resolution LCoS display
ES2118861T3 (en) ARRANGEMENT FOR THE GENERATION OF DISPLAY CONTROL SIGNALS FOR REPRESENTABLE CHARACTERS ON THE DISPLAY.
JPS60248078A (en) Television picture monitor
KR940010681A (en) Image display multiple overlapping implementation circuit
KR970009288A (en) Sub-screen shape inverter
KR20030023973A (en) Apparatus for interfacing with a control function of a refresh ratio