JPH0433064B2 - - Google Patents
Info
- Publication number
- JPH0433064B2 JPH0433064B2 JP60025622A JP2562285A JPH0433064B2 JP H0433064 B2 JPH0433064 B2 JP H0433064B2 JP 60025622 A JP60025622 A JP 60025622A JP 2562285 A JP2562285 A JP 2562285A JP H0433064 B2 JPH0433064 B2 JP H0433064B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transferred
- monitoring device
- data reception
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はDMA転送に於けるデータ受信監視装
置に係り、特に二つのフラグ間に転送データが挟
まれたフレームフオーマツトの信号に対するデー
タ受信監視装置に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a data reception monitoring device in DMA transfer, and in particular, data reception monitoring for a frame format signal in which transfer data is sandwiched between two flags. It is related to the device.
従来のデータ受信監視装置は或る一定のフレー
ムフオーマツトを有する信号に対してのみ有効で
あり、二つのフラグ間に転送データが挟まれたフ
レームフオーマツトの信号に対しては正確に機能
しないので此の改善が強く要望されていた。 Conventional data reception monitoring devices are only effective for signals with a certain frame format, and do not function accurately for signals with a frame format in which transfer data is sandwiched between two flags. This improvement was strongly requested.
従来データ通信制御装置の手順制御を行うため
のデータフレームは所定の伝送制御手順に基づい
たフレームフオーマツトで構成されることが多
く、此の場合にはデータフレームの受信監視は容
易に行える。
Conventionally, data frames for performing procedural control of a data communication control device are often configured in a frame format based on a predetermined transmission control procedure, and in this case, reception of data frames can be easily monitored.
然しながら此の伝送制御手順に準拠しないフレ
ームフオーマツトを有する通信制御装置と対向し
て通信する場合には、所定の伝送制御手順に基づ
いたデータフオーマツトの受信監視方式を其の侭
適用することは出来ない。 However, when communicating with a communication control device that has a frame format that does not comply with this transmission control procedure, it is not possible to apply a data format reception monitoring method that is based on a predetermined transmission control procedure. Can not.
第3図は基本形データ伝送のフレームフオーマ
ツトを示す図である。 FIG. 3 is a diagram showing a frame format for basic data transmission.
第4図はHDLCフオーマツトに基づくフレーム
フオーマツトを示す図である。 FIG. 4 is a diagram showing a frame format based on the HDLC format.
第5図は転送データの前後にフラグFを配置し
たフオーマツトである。 FIG. 5 shows a format in which flags F are placed before and after the transferred data.
図中、STXはフレーム開始コード、ETXはフ
レーム終結コード、F1は開始フラグ、F2は終
結フラグ、Aはアドレスフイールド、Cはコント
ロールフイールド、FCSはフレームチエツクシー
ケンス、Fはフラグ、DATAはデータである。 In the figure, STX is a frame start code, ETX is a frame end code, F1 is a start flag, F2 is an end flag, A is an address field, C is a control field, FCS is a frame check sequence, F is a flag, and DATA is data. .
データ通信制御装置間の手順制御を行う為のデ
ータフレームは所定の標準的な伝送フレームフオ
ーマツト、例えば第3図に示す様な基本形データ
伝送のフレームフオーマツト、第4図に示す様な
HDLCフオーマツトが良く使用されている。 Data frames for controlling procedures between data communication control devices are in a predetermined standard transmission frame format, such as the frame format for basic data transmission as shown in Figure 3, or the frame format as shown in Figure 4.
HDLC format is often used.
此れ等のフオーマツトでは第3図に示す如くフ
レームの開始コードSTXと終結コードETXの間
にデータを挿入し、又第4図に示す如く開始フラ
グF1、アドレスフイールドA、及びコントロー
ルフイールドCの次にデータを挿入し、其の後に
フレームチエツクシーケンスFCS及び終結フラグ
F2を配置して容易にデータの受信検出を行うこ
とが出来る様にしている。 In these formats, data is inserted between the start code STX and end code ETX of the frame as shown in Figure 3, and data is inserted between the start flag F1, address field A, and control field C as shown in Figure 4. After that, a frame check sequence FCS and a termination flag F2 are placed so that data reception can be easily detected.
然し此の様な伝送制御手順に準拠しない特殊な
フレームフオーマツトを有する通信制御装置と対
向させる為には、所定の伝送制御手順に基づいた
データフレームの受信監視方式を其の侭適用する
ことは出来ない。 However, in order to deal with a communication control device that has a special frame format that does not comply with such a transmission control procedure, it is not possible to apply a data frame reception monitoring method based on a predetermined transmission control procedure. Can not.
例えば第5図に示す様な単に二つのフラグFの
間にデータDATAが挟まれているフオーマツト
を有する通信制御装置と対向させることは不可能
であつた。 For example, it has been impossible to oppose a communication control device having a format in which data DATA is simply sandwiched between two flags F as shown in FIG.
本発明の目的は特殊なフレームフオーマツト、
特に二つのフラグパターンに挟まれた同一フレー
ム構成を取るデータフレームの受信・解析を行う
ことが出来るデータ受信監視装置を提供すること
である。
The object of the present invention is to provide a special frame format,
In particular, it is an object of the present invention to provide a data reception monitoring device capable of receiving and analyzing a data frame having the same frame structure sandwiched between two flag patterns.
問題点を解決するための手段は、2つのフラグ
間に転送すべきデータが挿入された信号から、該
フラグを受信して起動したDMAコントローラの
データ受信状態を、所定時間間隔で監視するデー
タ受信監視装置において、DMAコントローラが
取り込んだ転送すべきデータ数に対応してカウン
ト値が歩進するバイトカウントレジスタと、該転
送すべきデータの転送時間に対応する時間だけ動
作するタイマとを設け、該データ受信監視装置
は、該バイトカウントレジスタのカウント値が歩
進していれば該転送すべきデータ受信中と判定
し、該バイトカウントレジスタのカウント値の歩
進が停止していれば該タイマを設定し、転送すべ
きデータの受信終了と判定するが、カウント値の
歩進停止状態が該タイマの動作終了時まで継続し
た時、次の処理に移行させる構成にしたことによ
り達成される。
The means to solve the problem is to monitor the data reception status of the DMA controller activated by receiving the flag from a signal in which data to be transferred is inserted between two flags at predetermined time intervals. The monitoring device is provided with a byte count register whose count value increments in accordance with the number of data to be transferred that has been taken in by the DMA controller, and a timer that operates for a time corresponding to the transfer time of the data to be transferred. The data reception monitoring device determines that the data to be transferred is being received if the count value of the byte count register is incrementing, and starts the timer if the count value of the byte count register has stopped incrementing. This is achieved by configuring the timer to proceed to the next process when the count value continues to stop advancing until the end of the operation of the timer.
本発明はDMA転送方式に依るデータの受信制
御に於いて、DMAコントローラのバイトカウン
トレジスタの値を監視することにより、データの
受信中の状態か、受信完了の状態かを判定出来る
様にし、此れに依つて標準的な伝送制御手順に依
るデータフレームだけでなく、特殊なフレーム構
成を有するデータフレームも受信・解析出来ると
云う効果が生まれる。
In the data reception control using the DMA transfer method, the present invention monitors the value of the byte count register of the DMA controller so that it can be determined whether the data is being received or the reception has been completed. This brings about the effect that not only data frames based on standard transmission control procedures but also data frames having a special frame structure can be received and analyzed.
第1図は本発明に依るデータ受信監視装置の動
作の一実施例を示す図である。
FIG. 1 is a diagram showing an embodiment of the operation of a data reception monitoring device according to the present invention.
図中、1は通信制御装置、2は主制御装置、3
はDMAコントローラ、4は外部インタフエイ
ス、5はデータ受信監視装置、6は外部装置、3
aはバイトカウントレジスタである。 In the figure, 1 is a communication control device, 2 is a main control device, and 3 is a communication control device.
is a DMA controller, 4 is an external interface, 5 is a data reception monitoring device, 6 is an external device, 3
a is a byte count register.
以下図に従つて本発明の詳細を説明する。 The details of the present invention will be explained below with reference to the drawings.
今第5図に示す様に転送データの前後にフラグ
Fを配置したデータフオーマツトの転送に就いて
説明する。 The transfer of the data format in which flags F are placed before and after the transfer data as shown in FIG. 5 will now be explained.
即ち、データは受信はDMA転送で行い、デー
タ受信開始状態から常時DMAコントローラ3内
のバイトカウントレジスタ3aの値を本発明に依
るデータ受信監視装置5がサンプリングする。 That is, data is received by DMA transfer, and the data reception monitoring device 5 according to the present invention samples the value of the byte count register 3a in the DMA controller 3 at all times from the data reception start state.
DMAコントローラ3はデータ受信開始と共に
フラグF以外のデータを取り込み、バイトカウン
トレジスタ3aはデータDをカウントして歩進す
る。バイトカウントレジスタ3aが歩進を開始し
た後、データの転送時間に見合うだけの一定時間
バイトカウントレジスタ3aのカウント値の変化
が観測されない時はデータ受信が終了したものと
データ受信監視装置5は判断し、次のデータ解析
処理に移行する。 The DMA controller 3 takes in data other than flag F at the start of data reception, and the byte count register 3a counts data D and advances. After the byte count register 3a starts incrementing, if no change in the count value of the byte count register 3a is observed for a certain period of time corresponding to the data transfer time, the data reception monitoring device 5 determines that data reception has ended. Then, move on to the next data analysis process.
此の様にして伝送制御手順の形式に関係なくフ
ラグパターンFに挟まれただけの如何なるデータ
フレームも受信して解析することが可能となる。 In this way, any data frame sandwiched between flag patterns F can be received and analyzed regardless of the format of the transmission control procedure.
第2図は本発明に依るデータ受信監視装置の動
作を説明する図である。 FIG. 2 is a diagram illustrating the operation of the data reception monitoring device according to the present invention.
尚『状態0』は受信前の状態、『状態1』は受
信準備完了の状態、『状態2』はデータ受信中の
状態、『状態3』はデータ受信終了の状態を夫々
示す。又BCRはバイトカウントレジスタ3aの
略号である。 Note that "state 0" indicates a state before reception, "state 1" indicates a state in which preparation for reception is completed, "state 2" indicates a state in which data is being received, and "state 3" indicates a state in which data reception is completed. Also, BCR is an abbreviation for byte count register 3a.
データ受信監視装置5は『状態0』であるか否
かをしらべ、『状態0』であればデータ受信準備
をして『状態1』となる。 The data reception monitoring device 5 checks whether it is in "state 0" or not, and if it is "state 0", it prepares to receive data and becomes "state 1".
『状態0』でなければ、データ受信監視装置5
は状態が1であるか否かをしらべ、『状態1』で
あればバイトカウントレジスタ3aが歩進してい
るか、否かを調べ、歩進している時は『状態2』
と判定し、再度バイトカウントレジスタ3aが歩
進しているか、否かを調べる。 If the status is not 0, the data reception monitoring device 5
Checks whether the state is 1 or not, and if it is "state 1", checks whether the byte count register 3a is incrementing or not, and if it is incrementing, it is "state 2".
Then, it is checked again whether the byte count register 3a is incrementing.
『状態1』でなければ、『状態2』であるか、
否かを調べ、『状態2』であれば次にバイトカウ
ントレジスタ3aが歩進を停止しているか、否か
を調べ、否であれば再びバイトカウントレジスタ
3aが歩進を停止しているか、否かを調べる。 If it is not “state 1”, is it “state 2”?
If it is "state 2", then it is checked whether the byte count register 3a has stopped incrementing or not, and if no, it is checked again whether the byte count register 3a has stopped incrementing. Find out whether or not.
若し停止している場合はタイマを設定し、『状
態3』即ちデータ受信終了の状態と判定する。 If it is stopped, a timer is set and the state is determined to be "state 3", that is, the state where data reception is completed.
『状態2』でなければ、タイマが0であるか、
否かを調べ、0であれば次のデータ解析処理に移
行する。0でなければ再びタイマが0であるか、
否かを調べる。 If it is not “state 2”, the timer is 0 or
If it is 0, the process moves to the next data analysis process. If it is not 0, then the timer is 0 again or
Find out whether or not.
以上詳細に説明した様に本発明によれば、標準
的な伝送制御手順に依るデータフレームだけでな
く、特殊なフレームフオーマツト、特に二つのフ
ラグパターンに挟まれた同一フレーム構成を取る
データフレームも受信・解析出来ると云う大きい
効果がある。
As explained in detail above, according to the present invention, not only data frames based on standard transmission control procedures, but also data frames with a special frame format, especially data frames with the same frame structure sandwiched between two flag patterns, can also be processed. It has the great effect of being able to receive and analyze information.
第1図は本発明に依るデータ受信監視装置の動
作の一実施例を示す図である。第2図は本発明に
依るデータ受信監視装置の動作を説明する図であ
る。第3図は基本形データ伝送のフレームフオー
マツトを示す図である。第4図はHDLCフオーマ
ツトに基づくフレームフオーマツトを示す図であ
る。第5図は転送データの前後にフラグFを配置
したフオーマツトである。
図中、STXはフレーム開始コード、ETXはフ
レーム終結コード、F1は開始フラグ、F2は終
結フラグ、Aはアドレスフイールド、Cはコント
ロールフイールド、FCSはフレームチエツクシー
ケンス、Fはフラグ、DATAはデータ、1は通
信制御装置、2は主制御装置、3はDMAコント
ローラ、4は外部インタフエイス、5はデータ受
信監視装置、6は外部装置、3aはバイトカウン
トレジスタである。
FIG. 1 is a diagram showing an embodiment of the operation of a data reception monitoring device according to the present invention. FIG. 2 is a diagram illustrating the operation of the data reception monitoring device according to the present invention. FIG. 3 is a diagram showing a frame format for basic data transmission. FIG. 4 is a diagram showing a frame format based on the HDLC format. FIG. 5 shows a format in which flags F are placed before and after the transferred data. In the figure, STX is a frame start code, ETX is a frame end code, F1 is a start flag, F2 is an end flag, A is an address field, C is a control field, FCS is a frame check sequence, F is a flag, DATA is data, 1 2 is a communication control device, 2 is a main control device, 3 is a DMA controller, 4 is an external interface, 5 is a data reception monitoring device, 6 is an external device, and 3a is a byte count register.
Claims (1)
れた信号から、該フラグを受信して起動した
DMAコントローラのデータ受信状態を、所定時
間間隔で監視するデータ受信監視装置において、 DMAコントローラが取り込んだ転送すべきデ
ータ数に対応してカウント値が歩進するバイトカ
ウントレジスタと、該転送すべきデータの転送時
間に対応する時間だけ動作するタイマとを設け、 該データ受信監視装置は、 該バイトカウントレジスタのカウント値が歩進
していれば該転送すべきデータ受信中と判定し、 該バイトカウントレジスタのカウント値の歩進
が停止していれば該タイマを設定し、転送すべき
データの受信終了と判定するが、 カウント値の歩進停止状態が該タイマの動作終
了時まで継続した時、次の処理に移行させる構成
にしたことを特徴とするデータ受信監視装置。[Scope of Claims] 1. Activated by receiving a flag from a signal in which data to be transferred is inserted between two flags.
A data reception monitoring device that monitors the data reception state of a DMA controller at predetermined time intervals includes a byte count register whose count value increments in accordance with the number of data to be transferred that has been taken in by the DMA controller, and a byte count register that increments a count value corresponding to the number of data to be transferred that has been taken in by the DMA controller; and a timer that operates for a time corresponding to the transfer time of the byte count register, and the data reception monitoring device determines that the data to be transferred is being received if the count value of the byte count register is incrementing, and the data reception monitoring device determines that the data to be transferred is being received. If the count value of the register has stopped advancing, the timer is set and it is determined that the reception of the data to be transferred has ended. However, if the count value continues to stop advancing until the timer ends, A data reception monitoring device characterized in that it is configured to move to the next process.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60025622A JPS61184654A (en) | 1985-02-13 | 1985-02-13 | Data-reception monitoring equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60025622A JPS61184654A (en) | 1985-02-13 | 1985-02-13 | Data-reception monitoring equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61184654A JPS61184654A (en) | 1986-08-18 |
| JPH0433064B2 true JPH0433064B2 (en) | 1992-06-02 |
Family
ID=12170974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60025622A Granted JPS61184654A (en) | 1985-02-13 | 1985-02-13 | Data-reception monitoring equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61184654A (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58155036U (en) * | 1982-04-07 | 1983-10-17 | オムロン株式会社 | Serial data transmission control device |
| JPS5923659A (en) * | 1982-07-29 | 1984-02-07 | Sharp Corp | Data transmission controller |
-
1985
- 1985-02-13 JP JP60025622A patent/JPS61184654A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61184654A (en) | 1986-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0433064B2 (en) | ||
| JPS6339069A (en) | Periodical interruption informing method for digital input/output controller | |
| JPS62232055A (en) | How to create event trace data | |
| JPH0358217B2 (en) | ||
| JPH0439940B2 (en) | ||
| JPH03260838A (en) | Limiting system for cpu using time | |
| JPH0373050A (en) | Serial write data transfer system | |
| JPS62107346A (en) | Control device | |
| JPS62235898A (en) | Remote supervisory and controlling slave station equipment | |
| JP2973665B2 (en) | How to display process volume | |
| JPH03148942A (en) | Fault information sampling system | |
| JPS63164741A (en) | Communication control processing device | |
| JPH04170242A (en) | Frame timer control system | |
| JPS63136157A (en) | Printer containing rs-232c interface | |
| JPS63201861A (en) | Interface switching device | |
| JPH04139556A (en) | Retry control system | |
| JPS63142440A (en) | Microcomputer incorporating device | |
| JPS6320556A (en) | Inter-processor communication system | |
| JPS61170853A (en) | Data transmission device | |
| JPS58127777U (en) | information transmission device | |
| JPS6238642A (en) | Line loopback cable identifying system | |
| JPH0120840B2 (en) | ||
| JPH0253158A (en) | Remote data sampling system | |
| JPH02271449A (en) | Bus fault detecting system | |
| JPH0258946A (en) | Folding test control system for transmission line |