JPH04340742A - 不具合な半導体装置の識別方法 - Google Patents
不具合な半導体装置の識別方法Info
- Publication number
- JPH04340742A JPH04340742A JP3112731A JP11273191A JPH04340742A JP H04340742 A JPH04340742 A JP H04340742A JP 3112731 A JP3112731 A JP 3112731A JP 11273191 A JP11273191 A JP 11273191A JP H04340742 A JPH04340742 A JP H04340742A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead frame
- defective
- magnetic
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明はワイヤボンディングを行
う組立工程の中で、ボンディング不具合品を識別できる
ようにして、この不具合品を組立工程の中で取り除くこ
とができる不具合な半導体装置の識別方法に関する。
う組立工程の中で、ボンディング不具合品を識別できる
ようにして、この不具合品を組立工程の中で取り除くこ
とができる不具合な半導体装置の識別方法に関する。
【0002】近年、半導体装置の高集積化は目ざましく
、1チップ内に集積される素子数も驚異的な数になって
いる。ところが、半導体装置などの電子デバイスは、設
計が適切で、製造工程の管理が行き届いても、若干の不
具合品が混入してしまうことがあり、特に集積度が大き
くなると避けられない。
、1チップ内に集積される素子数も驚異的な数になって
いる。ところが、半導体装置などの電子デバイスは、設
計が適切で、製造工程の管理が行き届いても、若干の不
具合品が混入してしまうことがあり、特に集積度が大き
くなると避けられない。
【0003】一方で、半導体装置が使われる分野は社会
の隅々まで広がっており、半導体装置の不具合品がもた
らす影響も計り知れないほど重大となっている。従って
、半導体装置の信頼性は益々重要性を増しており、半導
体装置の幾つかに分けられる一連の製造工程の中のFT
(Final Test) と呼ばれる最後の検査工程
は、生産性向上のためばかりでなく、不具合品が製品の
中に混入して障害が起ることを回避する製造者の義務と
しても非常に重要な工程となっている。そして、不具合
品を如何に効率よく完璧に識別し、製品の中に紛れ込ま
ないようにするかが重要な課題となっている。
の隅々まで広がっており、半導体装置の不具合品がもた
らす影響も計り知れないほど重大となっている。従って
、半導体装置の信頼性は益々重要性を増しており、半導
体装置の幾つかに分けられる一連の製造工程の中のFT
(Final Test) と呼ばれる最後の検査工程
は、生産性向上のためばかりでなく、不具合品が製品の
中に混入して障害が起ることを回避する製造者の義務と
しても非常に重要な工程となっている。そして、不具合
品を如何に効率よく完璧に識別し、製品の中に紛れ込ま
ないようにするかが重要な課題となっている。
【0004】
【従来の技術】半導体装置はいろいろな工程を経て製造
されるが、基本的な製造工程は、パターン形成済みのウ
ェーハをウェーハ検査するまでのいわゆるウェーハプロ
セスのあと、このウェーハをチップにスクライブし、マ
ウント、ボンディング、封止、マーキングなどの組立工
程を経て、検査工程で最終検査が行われて完成する。
されるが、基本的な製造工程は、パターン形成済みのウ
ェーハをウェーハ検査するまでのいわゆるウェーハプロ
セスのあと、このウェーハをチップにスクライブし、マ
ウント、ボンディング、封止、マーキングなどの組立工
程を経て、検査工程で最終検査が行われて完成する。
【0005】ところで、半導体装置は一般に、半導体素
子が形成されたチップをいろいろな形態に封止された構
成になっている。この封止の中で、リードフレームと呼
ばれる枠状の端子部材にチップをマウントし、チップと
リードフレームとの間をワイヤボンディングして樹脂封
止するいわゆるプラスチックパッケージが、安価で量産
性に長けたパッケージとして多用されている。
子が形成されたチップをいろいろな形態に封止された構
成になっている。この封止の中で、リードフレームと呼
ばれる枠状の端子部材にチップをマウントし、チップと
リードフレームとの間をワイヤボンディングして樹脂封
止するいわゆるプラスチックパッケージが、安価で量産
性に長けたパッケージとして多用されている。
【0006】ところで、最近のように1個のチップの中
に盛り込まれる半導体素子の数が増えるにつれて、チッ
プから導出されるリードの数が数百本にもなり、しかも
リード間の間隔も狭くなってくると、ワイヤボンディン
グ工程でボンディングの不具合が間々起こる。
に盛り込まれる半導体素子の数が増えるにつれて、チッ
プから導出されるリードの数が数百本にもなり、しかも
リード間の間隔も狭くなってくると、ワイヤボンディン
グ工程でボンディングの不具合が間々起こる。
【0007】このボンディング不良は、例えば、パッド
からワイヤが外れたり、ワイヤの短絡や断線が起こった
りといった障害で、こうした障害は外観的に目視によっ
て確認することができる。
からワイヤが外れたり、ワイヤの短絡や断線が起こった
りといった障害で、こうした障害は外観的に目視によっ
て確認することができる。
【0008】ところが、このような不具合品は、そのあ
との樹脂封止工程でパッケージされてしまうと外観的に
確認することができなくなる。そこで、封止工程の前に
適宜ワイヤを切断して除り除き、封止工程後の検査工程
で電気的に導通状態を調べて、ボンディング不具合品の
存否の識別を行っている。
との樹脂封止工程でパッケージされてしまうと外観的に
確認することができなくなる。そこで、封止工程の前に
適宜ワイヤを切断して除り除き、封止工程後の検査工程
で電気的に導通状態を調べて、ボンディング不具合品の
存否の識別を行っている。
【0009】図3は従来のボンディング不具合品の識別
方法の流れ図、図4は図3の要部の斜視図である。図に
おいて、1はチップ、1aはパッド、2はリードフレー
ム、2aはインナリード、3はワイヤ、4は不具合チッ
プである。
方法の流れ図、図4は図3の要部の斜視図である。図に
おいて、1はチップ、1aはパッド、2はリードフレー
ム、2aはインナリード、3はワイヤ、4は不具合チッ
プである。
【0010】図3〜図4において、マウント工程Aで、
リードフレーム2にダイボンディングされたチップ1は
、次のワイヤボンディング工程Bで、チップ1の上のパ
ッド1aとリードフレーム2のインナリード2aとの間
で、ワイヤ3を用いてワイヤボンディングされる。
リードフレーム2にダイボンディングされたチップ1は
、次のワイヤボンディング工程Bで、チップ1の上のパ
ッド1aとリードフレーム2のインナリード2aとの間
で、ワイヤ3を用いてワイヤボンディングされる。
【0011】ところで、このワイヤボンディング工程B
では、ワイヤ3の本数がますます増大する傾向にあり、
パッド1a同士やインナリード2a同士の間隔も狭くな
ってきている。そのため、ボンディングに間々不具合が
生じることが避けられない。
では、ワイヤ3の本数がますます増大する傾向にあり、
パッド1a同士やインナリード2a同士の間隔も狭くな
ってきている。そのため、ボンディングに間々不具合が
生じることが避けられない。
【0012】このボンディング不具合は目視検査Cによ
って判別することができるので、ボンディングに不具合
が見つかった際には、例えば、その不具合チップ4をリ
ードフレーム2のインナリード2aとともに抜き型で打
ち抜いて取り除いてしまう方法もある。しかし通常は、
不具合チップ4に対して、ワイヤ3の切断と除去工程J
を経て、図4に示したように所定の複数箇所のワイヤ3
を切って取り除き、素子の回路が機能しないようにする
方法がよく採られている。
って判別することができるので、ボンディングに不具合
が見つかった際には、例えば、その不具合チップ4をリ
ードフレーム2のインナリード2aとともに抜き型で打
ち抜いて取り除いてしまう方法もある。しかし通常は、
不具合チップ4に対して、ワイヤ3の切断と除去工程J
を経て、図4に示したように所定の複数箇所のワイヤ3
を切って取り除き、素子の回路が機能しないようにする
方法がよく採られている。
【0013】次いで、封止工程Eで樹脂封止が行われた
あと、リードフレーム2の切断と整形工程Fでリードフ
レーム2の外枠が切り落とされ、アウタリードが整形さ
れてパッケージが完成し、組立工程が終わる。
あと、リードフレーム2の切断と整形工程Fでリードフ
レーム2の外枠が切り落とされ、アウタリードが整形さ
れてパッケージが完成し、組立工程が終わる。
【0014】次いで、製品検査工程Hで電気的な試験が
行われる。こゝで、不具合チップ4は電気的に導通が断
たれて半導体装置として回路が機能しないので、不具合
品であることが識別できる。この不具合品は製品系列か
ら取り除かれる。
行われる。こゝで、不具合チップ4は電気的に導通が断
たれて半導体装置として回路が機能しないので、不具合
品であることが識別できる。この不具合品は製品系列か
ら取り除かれる。
【0015】こうして、従来、ボンディングの不具合品
は、品種別にそれぞれ所定の複数箇所のワイヤ3を切っ
て取り除いて素子の回路を機能しないようにしておき、
封止したあと最終の検査工程Dで電気的に識別する方法
が採られていた。
は、品種別にそれぞれ所定の複数箇所のワイヤ3を切っ
て取り除いて素子の回路を機能しないようにしておき、
封止したあと最終の検査工程Dで電気的に識別する方法
が採られていた。
【0016】
【発明が解決しようとする課題】ところが、半導体装置
の機能が高度になるとともに多機能化が図られているの
に伴い、リードの本数が増大する一方で、顧客の仕様に
基づく品種の多様化が進んでいる。そのため、品種ごと
にワイヤを切り取る箇所や本数を特定することが煩瑣に
なってきたばかりでなく、場合によっては回路が機能し
て不具合品であることが見過ごされてしまうと、製品の
中に紛れ込んでしまうという重大な障害を招く問題があ
った。
の機能が高度になるとともに多機能化が図られているの
に伴い、リードの本数が増大する一方で、顧客の仕様に
基づく品種の多様化が進んでいる。そのため、品種ごと
にワイヤを切り取る箇所や本数を特定することが煩瑣に
なってきたばかりでなく、場合によっては回路が機能し
て不具合品であることが見過ごされてしまうと、製品の
中に紛れ込んでしまうという重大な障害を招く問題があ
った。
【0017】そこで本発明は、ワイヤボンディングの不
具合品を取り除くことを最終の製品検査に頼らず、組立
工程の途中ないしは前後に、不具合品を完全に識別でき
るようにして、組立工程の中で取り除くことができる新
規な方法を提供することを目的としている。
具合品を取り除くことを最終の製品検査に頼らず、組立
工程の途中ないしは前後に、不具合品を完全に識別でき
るようにして、組立工程の中で取り除くことができる新
規な方法を提供することを目的としている。
【0018】
【課題を解決するための手段】上で述べた課題は、チッ
プをリードフレームにワイヤボンディングする際に生じ
た不具合な半導体装置の識別方法であって、チップをリ
ードフレームにマウントし、次いで、前記チップのパッ
ドと前記リードフレームのインナリードをワイヤで接続
し、次いで、ボンディングに不具合のあった不具合チッ
プの上面に磁性体からなる磁気マークを捺印し、次いで
、チップマウント済みの前記リードフレームを樹脂封止
し、次いで、前記リードフレームが切断・整形される途
中ないしは前後に、磁気センサによって磁気マークを検
知し、不具合チップを識別するように構成された不具合
な半導体装置の識別方法によって解決される。
プをリードフレームにワイヤボンディングする際に生じ
た不具合な半導体装置の識別方法であって、チップをリ
ードフレームにマウントし、次いで、前記チップのパッ
ドと前記リードフレームのインナリードをワイヤで接続
し、次いで、ボンディングに不具合のあった不具合チッ
プの上面に磁性体からなる磁気マークを捺印し、次いで
、チップマウント済みの前記リードフレームを樹脂封止
し、次いで、前記リードフレームが切断・整形される途
中ないしは前後に、磁気センサによって磁気マークを検
知し、不具合チップを識別するように構成された不具合
な半導体装置の識別方法によって解決される。
【0019】
【作用】ワイヤボンディング工程で生じた不具合チップ
は、従来、ワイヤを適宜切り取っておき、最終の検査工
程で電気的に識別し取り除いていたのに対して、本発明
においては、組立工程の中でマーキングして識別できる
ようにしている。
は、従来、ワイヤを適宜切り取っておき、最終の検査工
程で電気的に識別し取り除いていたのに対して、本発明
においては、組立工程の中でマーキングして識別できる
ようにしている。
【0020】すなわち、ワイヤボンディング工程の中で
不具合の生じたチップに磁性体からなる磁気マークを捺
印するようにしている。そして、樹脂封止が終わってリ
ードフレームを切断する際に、この磁気マークをセンサ
で検知して不具合チップを識別するようにしている。
不具合の生じたチップに磁性体からなる磁気マークを捺
印するようにしている。そして、樹脂封止が終わってリ
ードフレームを切断する際に、この磁気マークをセンサ
で検知して不具合チップを識別するようにしている。
【0021】こうすると、最終の検査工程で電気的に試
験して識別する必要がないので、検査工程の合理化がな
されるばかりでなく、磁気という全く異なる物理的手段
によるので、従来のような誤まった識別を行うことが皆
無にできる。
験して識別する必要がないので、検査工程の合理化がな
されるばかりでなく、磁気という全く異なる物理的手段
によるので、従来のような誤まった識別を行うことが皆
無にできる。
【0022】
【実施例】図1は本発明の実施例の工程の流れ図、図2
は図1の要部の斜視図である。図において、1はチップ
、1aはパッド、2はリードフレーム、2aはインナリ
ード、3はワイヤ、4は不具合チップ、5は磁気マーク
、6は磁気センサである。
は図1の要部の斜視図である。図において、1はチップ
、1aはパッド、2はリードフレーム、2aはインナリ
ード、3はワイヤ、4は不具合チップ、5は磁気マーク
、6は磁気センサである。
【0023】図1〜図2において、まず、マウント工程
Aでチップ1がリードフレーム2にマウント(ダイボン
ディング)される。次いで、ワイヤボンディング工程B
で、チップ1のパッド1aとリードフレーム2のインナ
リード2aとの間に、金細線などのワイヤ3によるワイ
ヤボンディングが行われる。
Aでチップ1がリードフレーム2にマウント(ダイボン
ディング)される。次いで、ワイヤボンディング工程B
で、チップ1のパッド1aとリードフレーム2のインナ
リード2aとの間に、金細線などのワイヤ3によるワイ
ヤボンディングが行われる。
【0024】そして、このボンディング工程Bのあと、
例えば、パッド1aやインナリード2aからワイヤ3が
外れたり、ワイヤ3が断線したり、隣接するワイヤ3同
士が短絡したりして、修復不能なボンディング不具合が
生じた不具合チップ4は、外観検査Cによって判別する
ことができる。
例えば、パッド1aやインナリード2aからワイヤ3が
外れたり、ワイヤ3が断線したり、隣接するワイヤ3同
士が短絡したりして、修復不能なボンディング不具合が
生じた不具合チップ4は、外観検査Cによって判別する
ことができる。
【0025】そこで、こういった不具合チップ4の上面
に、例えば磁性体の粉末が混練されたいわゆる磁性イン
クとか磁性塗料などによって磁気マーク5を捺印する。 これが磁気マーク5の捺印工程Dである。
に、例えば磁性体の粉末が混練されたいわゆる磁性イン
クとか磁性塗料などによって磁気マーク5を捺印する。 これが磁気マーク5の捺印工程Dである。
【0026】次いで、封止工程Eにおいて、良品のチッ
プ1と不具合チップ4が混在してマウントされているリ
ードフレーム2が樹脂封止され、良品のチップ1や不具
合チップ4がパッケージされる。
プ1と不具合チップ4が混在してマウントされているリ
ードフレーム2が樹脂封止され、良品のチップ1や不具
合チップ4がパッケージされる。
【0027】次いで、樹脂封止されたリードフレーム2
を切断しアウタリードを整形する切断/整形工程Fを行
いながら、識別工程Gにおいて、例えば磁気抵抗素子な
どからなる磁気センサ6によって不具合チップ4に捺印
した磁気マーク5を検知し、不具合品を取り除く。そし
て、図示してないが、良品に対しては型格とか製造番号
などのマーキングが行われて組立工程が終わる。
を切断しアウタリードを整形する切断/整形工程Fを行
いながら、識別工程Gにおいて、例えば磁気抵抗素子な
どからなる磁気センサ6によって不具合チップ4に捺印
した磁気マーク5を検知し、不具合品を取り除く。そし
て、図示してないが、良品に対しては型格とか製造番号
などのマーキングが行われて組立工程が終わる。
【0028】こうして、良品のパッケージのみが採り出
せるので、最後の検査工程における製品検査工程Hを効
率よく行うことができ、ボンディング不具合品が製品に
混在する危惧も皆無にできる。
せるので、最後の検査工程における製品検査工程Hを効
率よく行うことができ、ボンディング不具合品が製品に
混在する危惧も皆無にできる。
【0029】樹脂封止されたリードフレーム2は、複数
個のチップ1が不具合チップ4も含めて1シート単位に
連設されている。従って、磁気センサ6によって不具合
チップ4に捺印した磁気マーク5を検知し、不具合品を
取り除きながらリードフレーム2の切断/整形工程Fに
搬送すれば、自動化も可能である。
個のチップ1が不具合チップ4も含めて1シート単位に
連設されている。従って、磁気センサ6によって不具合
チップ4に捺印した磁気マーク5を検知し、不具合品を
取り除きながらリードフレーム2の切断/整形工程Fに
搬送すれば、自動化も可能である。
【0030】こゝでは、リードフレームの切断と整形を
行いながら同時に不具合品の識別を行う方法を例示した
が、不具合品を識別してからリードフレームの切断と整
形を行っても、リードフレームの切断と整形を行ってか
ら不具合品の識別を行ってもよく、種々の変形が可能で
ある。
行いながら同時に不具合品の識別を行う方法を例示した
が、不具合品を識別してからリードフレームの切断と整
形を行っても、リードフレームの切断と整形を行ってか
ら不具合品の識別を行ってもよく、種々の変形が可能で
ある。
【0031】
【発明の効果】ボンディング不具合品を識別する従来の
方法は、ワイヤを複数本切断して最終の検査工程で電気
的に導通試験を行って取り除いていたが、本発明になる
方法においては、ワイヤボンディング工程で不具合チッ
プに磁気マークを捺印して、検査工程に入る前に取り除
いてしまう。
方法は、ワイヤを複数本切断して最終の検査工程で電気
的に導通試験を行って取り除いていたが、本発明になる
方法においては、ワイヤボンディング工程で不具合チッ
プに磁気マークを捺印して、検査工程に入る前に取り除
いてしまう。
【0032】従って、検査工程の効率化が実現できると
ともに、ボンディング不具合品が混在することも皆無に
することができ、本発明は半導体装置の製造工程の生産
性向上と製品出荷の品質向上に寄与するところが大であ
る。
ともに、ボンディング不具合品が混在することも皆無に
することができ、本発明は半導体装置の製造工程の生産
性向上と製品出荷の品質向上に寄与するところが大であ
る。
【図1】 本発明の実施例の工程の流れ図である。
【図2】 図1の要部の斜視図である。
【図3】 従来のボンディング不具合品の識別方法の
流れ図である。
流れ図である。
【図4】 図3の要部の斜視図である。
1 チップ
1a パッド2 リードフレーム
2a インナリード3 ワイヤ 4 不具合チップ 5 磁気マーク 6 磁気センサ
1a パッド2 リードフレーム
2a インナリード3 ワイヤ 4 不具合チップ 5 磁気マーク 6 磁気センサ
Claims (1)
- 【請求項1】 チップ(1) をリードフレーム(2
) にワイヤボンディングする際に生じた不具合な半導
体装置の識別方法であって、チップ(1) をリードフ
レーム(2) にマウントし、次いで、前記チップ(1
) のパッド(1a)と前記リードフレーム(2) の
インナリード(2a)をワイヤ(3) で接続し、次い
で、ボンディングに不具合のあった不具合チップ(4)
の上面に磁性体からなる磁気マーク(5) を捺印し
、次いで、チップマウント済みの前記リードフレーム(
2) を樹脂封止し、次いで、前記リードフレーム(2
) が切断・整形される途中ないしは前後に、磁気セン
サ(6) によって前記磁気マーク(5) を検知し、
前記不具合チップ(4) を識別することを特徴とする
不具合な半導体装置の識別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3112731A JPH04340742A (ja) | 1991-05-17 | 1991-05-17 | 不具合な半導体装置の識別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3112731A JPH04340742A (ja) | 1991-05-17 | 1991-05-17 | 不具合な半導体装置の識別方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04340742A true JPH04340742A (ja) | 1992-11-27 |
Family
ID=14594136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3112731A Withdrawn JPH04340742A (ja) | 1991-05-17 | 1991-05-17 | 不具合な半導体装置の識別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04340742A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2363252A (en) * | 2000-06-09 | 2001-12-12 | Cs2 Custom Silicon Configurati | Method of extraction of known ball grid array substrate rejects by applying magnetic material to defective sites |
-
1991
- 1991-05-17 JP JP3112731A patent/JPH04340742A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2363252A (en) * | 2000-06-09 | 2001-12-12 | Cs2 Custom Silicon Configurati | Method of extraction of known ball grid array substrate rejects by applying magnetic material to defective sites |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8649896B2 (en) | Manufacturing method of semiconductor device | |
| US7127365B2 (en) | Method for identifying a defective die site | |
| US6555400B2 (en) | Method for substrate mapping | |
| US4214364A (en) | Hermetic and non-hermetic packaging of devices | |
| US6589801B1 (en) | Wafer-scale production of chip-scale semiconductor packages using wafer mapping techniques | |
| JP2995264B2 (ja) | 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法 | |
| CN109964277B (zh) | 用于检测及移除有缺陷集成电路封装的方法及设备 | |
| CN113594125A (zh) | 半导体装置及其制造方法 | |
| JPH04340742A (ja) | 不具合な半導体装置の識別方法 | |
| JP2013157626A (ja) | 半導体装置の製造方法 | |
| JP3854819B2 (ja) | 半導体装置の製造方法 | |
| JP6415411B2 (ja) | 半導体装置の製造方法 | |
| KR100378093B1 (ko) | 반도체 패키지용 회로기판 및 이를 이용한 불량 회로기판의 감지방법 | |
| JP2503767B2 (ja) | 半導体装置の製造方法 | |
| KR200143923Y1 (ko) | P.c.b 스트립의 인식마크 | |
| CA1120146A (en) | Hermetic and non-hermetic packaging of devices | |
| JPH02216475A (ja) | 半導体装置の検査方法 | |
| JPH0334358A (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR100362499B1 (ko) | 반도체팩키지의 불량표시방법과, 이에 따른 반도체팩키지 | |
| KR100546697B1 (ko) | 반도체 패키지의 와이어 오픈/쇼트 테스터 | |
| JP2003078072A (ja) | 半導体装置の製造方法 | |
| JPH01215053A (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JPH0832009A (ja) | 半導体装置 | |
| JPH07107911B2 (ja) | 半導体装置の検査方法 | |
| JPH0680953B2 (ja) | 電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |