Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0434788B2 - - Google Patents
[go: Go Back, main page]

JPH0434788B2 - - Google Patents

Info

Publication number
JPH0434788B2
JPH0434788B2 JP58145481A JP14548183A JPH0434788B2 JP H0434788 B2 JPH0434788 B2 JP H0434788B2 JP 58145481 A JP58145481 A JP 58145481A JP 14548183 A JP14548183 A JP 14548183A JP H0434788 B2 JPH0434788 B2 JP H0434788B2
Authority
JP
Japan
Prior art keywords
card
information storage
information processing
information
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58145481A
Other languages
Japanese (ja)
Other versions
JPS6037070A (en
Inventor
Mitsuhiro Murata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP58145481A priority Critical patent/JPS6037070A/en
Publication of JPS6037070A publication Critical patent/JPS6037070A/en
Publication of JPH0434788B2 publication Critical patent/JPH0434788B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)

Description

【発明の詳細な説明】 本発明は、半導体記憶回路より成る照合番号記
憶部および情報記憶部を少なくとも内蔵して成る
情報記憶用ユニツトと、該情報記憶用ユニツトに
対してデータを相互に転送する手段を有する情報
処理用ユニツトより構成される情報処理装置に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides an information storage unit that includes at least a reference number storage section and an information storage section made of a semiconductor storage circuit, and a method for mutually transferring data to the information storage unit. The present invention relates to an information processing apparatus comprising an information processing unit having means.

近年においては、例えばプラスチツク材料より
成るカード体の中に半導体チツプを埋設して、そ
の半導体記憶回路内に情報データを書込み記憶さ
せておくように構成された、いわゆるIC内蔵記
憶媒体による情報記憶用ユニツトを用いた情報処
理システムも実用化され始めている。上記のよう
な情報記憶用ユニツトを、例えば銀行等の金融機
関用のいわゆるキヤツシユカードとして用いた場
合の情報処理システムにおいては、粉失や盗難等
にかかわつたカードが不正に使用されることを防
止するために、予め照合番号(暗証数字、パスワ
ード)を設定しておき、その照合番号を知つてい
る特定の人だけが、その照合番号を外部より入力
することによりカードの正当な持主であることを
証明して、所定の取引き等の処理を行なうことが
できるように制御したり、或いは前記半導体記憶
回路内に記憶されている情報データをアクセス
し、必要な情報を引き出して利用するすることが
できるように制御すること等が可能である。
In recent years, information storage media using so-called IC-embedded storage media have been developed, in which a semiconductor chip is embedded in a card body made of plastic material, and information data is written and stored in the semiconductor storage circuit. Information processing systems using units are also beginning to be put into practical use. In an information processing system in which the above information storage unit is used as a so-called cash card for financial institutions such as banks, there is a need to prevent unauthorized use of cards that have been lost or stolen. In order to prevent this, a verification number (PIN, password) is set in advance, and only a specific person who knows the verification number can enter the verification number from an external source to confirm that the card is the legal holder. certify that the information is correct and control the processing such as predetermined transactions, or access the information data stored in the semiconductor memory circuit and extract and use the necessary information. It is possible to control the

しかし上記のような従来のIC内蔵記憶媒体に
よる情報記憶ユニツトは、例えば磁気カード等の
磁気的な記憶書込みを利用した記憶媒体による従
来の情報記憶ユニツトと比較すれば、その記憶内
容を簡単に読み取つたり或いは偽造したりするこ
とはしにくくなるものの、この種の情報処理に関
する技術に通じた者であれば、依然として適当な
読み取り装置等により記憶情報をアクセスして内
容を読み取つたり、偽造したりすることが可能で
ある。
However, the information storage unit using the conventional storage medium with a built-in IC as described above is easier to read the stored contents than the conventional information storage unit using the storage medium that uses magnetic storage writing, such as a magnetic card. Although it will be more difficult to falsify or falsify information, it is still possible for people who are familiar with this type of information processing technology to access the stored information with an appropriate reading device, read the contents, or falsify the information. It is possible to

すなわち前述のようなキヤツシユカードとして
利用した場合でも、従来においてはカード自体の
構成が正当なものであるかとか、或いはカードに
対して外部から入力された照合番号が正しく対応
しているか等についてだけチエツクするようにシ
ステムが構成されているために、一旦カード内の
記憶情報がアクセスされ、カード内に記憶書込み
されている照合番号が読み取られたり、或いは技
術に非常に詳しく通じた者等によつて、全く構成
的に同様なカードを偽造されると、その不正使用
等を完全に防禦することは不可能となり、特にい
わゆるオフラインで使用されるキヤツシユカード
等の場合には、カード自体に記憶書込みされてい
る記憶内容等を基準としたチエツクに全面的にた
よることになるために、構成的に同様なカードが
大量に偽造されたときの被害は非常に大きなもの
となる。一方、上記のよなカードを普及させるた
めには、カードの価格を下げることも重要であ
り、そのためにはカードの標準化も必要である。
しかし従来のようなカード・システムにおいて
は、カードの標準化とセキユリテイのレベルと
は、両立させることは困難である。例えば1つの
標準カードを準備して、それを複数の異なるグル
ープでそれぞれ運用しようとした場合には、セキ
ユリテイを保障する上での重要情報についても、
どうしても上記各グループへと拡散させざるを得
ず、結果的にセキユリテイのレベルを落とすこと
になることは明らかである。
In other words, even when used as a cash card as mentioned above, in the past, there were no checks on whether the structure of the card itself was valid or whether the identification number input from the outside corresponded to the card correctly. Because the system is configured to check only the information stored in the card, once the information stored in the card is accessed and the verification number stored in the card is read, or someone with very technical knowledge Therefore, if a card with a completely similar structure is forged, it will be impossible to completely prevent its unauthorized use, especially in the case of a cash card used offline. Since checks are completely relied on based on the memory contents written in the memory, the damage will be very great if a large number of cards with similar structure are counterfeited. On the other hand, in order to popularize the above-mentioned cards, it is important to lower the price of the cards, and for this purpose, it is also necessary to standardize the cards.
However, in conventional card systems, it is difficult to achieve both card standardization and a high level of security. For example, if you prepare one standard card and try to use it in multiple different groups, important information for ensuring security may be lost.
It is clear that this will have to be spread to each of the above groups, and as a result, the level of security will drop.

本発明は、上記の従来の情報処理装置の欠点を
解消するものであり、本発明の第1の目的は、
IC内蔵カード等の情報記憶用ユニツト内の重要
な情報については第三者にアクセスされてしまう
危険が無く、しかも情報処理用ユニツトの側から
は正当なものでない情報記憶用ユニツトを判別す
ることが可能な情報処理装置を提供することにあ
る。本発明の第2の目的は、上記第1の目的と矛
盾することなく、情報記憶用ユニツトの標準化を
可能にするための条件を整えことにある。
The present invention eliminates the drawbacks of the conventional information processing device described above, and a first object of the present invention is to
There is no risk of important information in information storage units such as IC cards being accessed by third parties, and the information processing unit can identify unauthorized information storage units. The objective is to provide a capable information processing device. A second object of the present invention is to provide conditions for making it possible to standardize information storage units without contradicting the first object.

以下、図に従つて本発明の詳細な説明を行う。 Hereinafter, the present invention will be explained in detail with reference to the drawings.

第1図および第2図は、それぞれ本発明の実施
例による情報処理装置の概略構造図およびシステ
ム・ブロツク図である。本例の情報処理装置は、
第1図aに斜視図で示される親機6と、第1図b
に平面図で示されるIC内蔵カード19より構成
されている。情報処理用ユニツトとして設けられ
た親機6は、ドツトマトリクス型液晶表示装置よ
り成る表示部7と入力用キーボード8とIC内蔵
カード挿入部9を有している。また情報記憶用ユ
ニツトとして設けられたIC内蔵カード(以下、
単にカードと称する)19は、1個乃至複数個の
ICチツプを含む回路実装部29と、データ信号
入出力用端子28a、コントロール信号入出力用
端子28b、および2つの電源入力用端子28c
より成る4個の接続用端子とを有している。なお
該4個の接続用端子はプラスチツク材料で構成さ
れたカード体より露出され、カード19が親機6
の前記挿入部9に挿入されたときには、後述の親
機6側の対応する接続用端子と互いに接続される
ように構成されているものである。
1 and 2 are a schematic structural diagram and a system block diagram, respectively, of an information processing apparatus according to an embodiment of the present invention. The information processing device in this example is
The main unit 6 shown in a perspective view in FIG. 1a and FIG. 1b
It consists of an IC built-in card 19 shown in plan view in FIG. A master device 6 provided as an information processing unit has a display section 7 made of a dot matrix type liquid crystal display device, an input keyboard 8, and an IC built-in card insertion section 9. In addition, an IC built-in card (hereinafter referred to as
19 (simply referred to as a card) is one or more cards.
A circuit mounting section 29 including an IC chip, a data signal input/output terminal 28a, a control signal input/output terminal 28b, and two power input terminals 28c.
It has four connection terminals consisting of: Note that the four connection terminals are exposed from the card body made of plastic material, and the card 19 is connected to the base unit 6.
When inserted into the insertion portion 9, the device is configured to be connected to a corresponding connection terminal on the base device 6, which will be described later.

次に第2図は、本例の情報処理装置のシステム
構成の概略を示すブロツク線図であり、aは親機
6側を、またbはカード19側を示す。
Next, FIG. 2 is a block diagram showing the outline of the system configuration of the information processing apparatus of this example, in which a indicates the base unit 6 side and b indicates the card 19 side.

親機6側は、演算ユニツトやコントロールユニ
ツト等より成るCPU10と、データや外部より
ロードされたプログラム等を記憶しておくための
RAM11と、モニタープログラムやルーテイン
プログラム等を記憶しているROM12と、入出
力制御用のI/Oポート13と、前記RAM11
の一部のアドレス領域を占めるビデオRAM11
a部に接続され、かつ前述の表示部7のドライバ
部等を含んでいる表示制御用のコントローラ14
と、該コントローラ14に接続された表示部7
と、前記I/Oポート13に接続され入力用キー
ボード8と、前述の各ブロツクに電源を供給する
ための電源回路16等より構成されている。なお
17はCPU10と各ブロツクとの間を接続して
いるバスラインである。また前記I/Oポート1
3には、データ信号入出力用端子18aおよびコ
ントロール信号入出力用端子18bも接続されて
おり、電源回路16には電源供給用端子18cも
接続されている。
The main unit 6 side includes a CPU 10 consisting of an arithmetic unit, a control unit, etc., and a CPU 10 for storing data and programs loaded from outside.
A RAM 11, a ROM 12 that stores monitor programs, routine programs, etc., an I/O port 13 for input/output control, and the RAM 11.
Video RAM 11 occupies part of the address area of
A display control controller 14 connected to section a and including a driver section of the display section 7 described above, etc.
and a display unit 7 connected to the controller 14.
, an input keyboard 8 connected to the I/O port 13, and a power supply circuit 16 for supplying power to each of the aforementioned blocks. Note that 17 is a bus line connecting the CPU 10 and each block. In addition, the I/O port 1
A data signal input/output terminal 18a and a control signal input/output terminal 18b are also connected to the power supply circuit 16, and a power supply terminal 18c is also connected to the power supply circuit 16.

一方、カード19側は、いわゆるマイクロコン
ピユータ形式の構成を有しており、演算ユニツト
やコントロールユニツト等より成るCPU20と、
プログラムを記憶しているROM21と、照合番
号等の照合用のデータや情報データ等を記憶して
おくためのMNOS等のいわゆる不揮発性半導体
記憶回路より成る情報記憶回路22と、親機6と
の間の入出力制御用のI/Oポート23と、前記
情報記憶回路22に記憶書込みや記憶消去のため
の駆動用電圧を印加するためのドライバ24と、
カード19側の各ブロツクに電源を供給するため
の電源回路26等より構成されている。また
CPU20とRM21、情報記憶回路22、I/O
ポート23との間にはバスライン27が設けられ
ており、さらにI/Oポート23には前述のデー
タ信号入出力用端子28aおよびコントロール信
号入出力用端子28bが接続され、電源回路26
には前述の電源入力用端子28cが接続されてい
る。
On the other hand, the card 19 side has a so-called microcomputer type configuration, and includes a CPU 20 consisting of an arithmetic unit, a control unit, etc.
A ROM 21 that stores programs, an information storage circuit 22 consisting of a so-called non-volatile semiconductor storage circuit such as MNOS for storing verification data such as verification numbers, information data, etc., and the base unit 6. an I/O port 23 for input/output control between the two, and a driver 24 for applying a driving voltage for memory writing and memory erasing to the information storage circuit 22;
It is composed of a power supply circuit 26 and the like for supplying power to each block on the card 19 side. Also
CPU20 and RM21, information storage circuit 22, I/O
A bus line 27 is provided between the I/O port 23, and the aforementioned data signal input/output terminal 28a and control signal input/output terminal 28b are connected to the I/O port 23, and the power supply circuit 26
The above-mentioned power input terminal 28c is connected to.

なお情報記憶回路22に新たな記憶書込みを行
なつたり、あるいは記憶消去や記憶内容の変更を
行なつたりする際には、バスライン27のうちの
コントロールバスを介してCPU20より送られ
てくるコントロール信号に応じて、ドライバ24
より書込み駆動用信号あるいは消去駆動用信号が
形成されるとともに、これらの信号が情報記憶回
路22内の指定アドレス(バスライン27のうち
のアドレスバスによつて指定されているアドレ
ス)に印加されるように構成されている。ただし
以下の説明において、情報記憶回路22の記憶の
書込み、消去、変更等に言及する場合には、その
都度ドライバ24等の動作についてまで説明する
ことは省略する。
Note that when writing new memory into the information storage circuit 22, erasing memory, or changing memory contents, control signals sent from the CPU 20 via the control bus of the bus line 27 are used. In response to the signal, the driver 24
A write drive signal or an erase drive signal is formed, and these signals are applied to a specified address in the information storage circuit 22 (the address specified by the address bus of the bus line 27). It is configured as follows. However, in the following description, when writing, erasing, changing, etc. of the memory of the information storage circuit 22 is mentioned, the operation of the driver 24 and the like will not be explained each time.

なお第2図a,bにおいては、電源回路16,
26から他の各ブロツクへの電源供給ラインは破
線で示されており、またバスライン17,27に
関しては実際にはデータバスとアドレスバスとコ
ントロールバスとから構成されているが、図の簡
素化のために各バスの区別については図示は省略
されている。
In addition, in FIGS. 2a and 2b, the power supply circuit 16,
The power supply lines from 26 to each other block are shown by broken lines, and the bus lines 17 and 27 actually consist of a data bus, an address bus, and a control bus, but the diagram is simplified. For this reason, illustration of the distinction between each bus is omitted.

またカード19が親機6の前記挿入部9に挿入
されたときには、データ信号入出力用端子28a
はデータ信号入出力用端子18aと、コントロー
ル信号入出力用端子28bはコントロール信号入
出力用端子18bと、電源入力用端子28cは電
源供給用端子18cと、それぞれ電気的に接続さ
れた状態となるように構成されている。従つて本
例では、親機6側とカード19側との相互間にお
けるコントロール信号やデータ信号の転送は、両
者のI/Oポート13,23を介し、さらに上記
のデータ信号入出力用端子18aと28aとの接
続部やコントロール信号入出力用端子18bと2
8bとの接続部を経て行なわれる。なお上記の相
互間における信号の転送が行なわれる際には、デ
ータを送る側のI/Oポートでは信号をパラレ
ル/シリアル変換した後に送り出し、またデータ
を受ける側のI/Oポートでは、受け取つた信号
のシリアル/パラレル変換を行なう。ただし以下
において、親機6側とカード19側との相互間に
おける具体的な信号の転送についての説明を行な
う際には、その都度どのような径路で信号の転送
が行なわれるかについての説明を行なうことは省
略するものとする。また本例においてはカード1
9側は、電源供給用端子18cおよび電源入力用
端子28cを介して、親機6側から電源を供給さ
れるように構成されている。
Further, when the card 19 is inserted into the insertion section 9 of the base unit 6, the data signal input/output terminal 28a
is electrically connected to the data signal input/output terminal 18a, the control signal input/output terminal 28b is electrically connected to the control signal input/output terminal 18b, and the power input terminal 28c is electrically connected to the power supply terminal 18c. It is configured as follows. Therefore, in this example, control signals and data signals are transferred between the base unit 6 side and the card 19 side via the I/O ports 13 and 23 of both, and also via the data signal input/output terminal 18a. and 28a and control signal input/output terminals 18b and 2.
This is done through the connection with 8b. Note that when the above-mentioned signals are transferred between each other, the I/O port on the data sending side converts the signal from parallel to serial before sending it out, and the I/O port on the data receiving side converts the signal before sending it out. Performs serial/parallel conversion of signals. However, in the following, when explaining the specific signal transfer between the base unit 6 side and the card 19 side, we will explain the route through which the signal is transferred in each case. The following shall be omitted. Also, in this example, card 1
The 9 side is configured to be supplied with power from the parent device 6 side via the power supply terminal 18c and the power input terminal 28c.

次に第3図は、本例の情報処理装置に関するル
ーテインプログラムのフローチヤート図であり、
aは親機6側におけるROM12に記憶されてい
るプログラムのフローチヤート図を示し、またb
はカード19側におけるROM21に記憶されて
いるプログラムのフローチヤート図を示す。以
下、図に従つて本例の情報記憶装置の動作につい
て説明する。
Next, FIG. 3 is a flowchart of a routine program regarding the information processing device of this example,
a shows a flowchart of the program stored in the ROM 12 on the base unit 6 side, and b
shows a flowchart of a program stored in the ROM 21 on the card 19 side. The operation of the information storage device of this example will be described below with reference to the drawings.

まずカード19を親機6の前記挿入部9に挿入
すると、親機6側は例えば緊急割り込み等の処理
によつて、またカード19側は例えばリセツト割
り込み等の処理によつて、親機6側およびカード
19側はともに第3図のスタートの段階に制御さ
れる。
First, when the card 19 is inserted into the insertion section 9 of the base unit 6, the base unit 6 side is activated by a process such as an emergency interrupt, and the card 19 side is activated by a process such as a reset interrupt. and the card 19 side are both controlled at the start stage shown in FIG.

ここで最初にカード19側において、番号照合
の連続失敗回数を示すMの値が3以上かどうか
(ステツプb−1)を調べ、3以上である場合に
はカード19側の待機状態信号として、メモリ−
クリア−警告信号を親機6側に転送(ステツプb
−2)し、また3未満である場合には待機状態信
号として、ノーマル待機状態信号を親機6側に転
送(ステツプb−3)し、いずれにしてもその次
は親機6側からの後述のR,Sの値のデータ転送
を持つ段階(ステツプb−4)へと進む。なお上
記番号照合の連続失敗回数を示すMの値は、前述
の情報記憶回路22の所定のアドレス内に記憶書
込みされているもので、後述するように誤つた照
合番号をキー入力して照合に失敗すると、その値
はカウントアツプされる(ステツプb−11)が、
正しい照合番号がキー入力されて照合に成功すれ
ば、その時点で0にクリア−(ステツプb−8)
される。
First, the card 19 side checks whether the value of M indicating the number of consecutive failures in number matching is 3 or more (step b-1), and if it is 3 or more, the card 19 side sends a standby state signal. memory
Clear - Transfer the warning signal to the base unit 6 (step b)
-2), and if it is less than 3, the normal standby state signal is transferred to the main unit 6 side as a standby state signal (step b-3). The process proceeds to a stage (step b-4) of data transfer of R and S values, which will be described later. Note that the value M indicating the number of consecutive failures in number verification is stored in a predetermined address of the information storage circuit 22 mentioned above, and as will be described later, verification can be performed by inputting an incorrect verification number using a key. If it fails, the value is counted up (step b-11), but
If the correct verification number is keyed in and verification is successful, it is cleared to 0 at that point (step b-8).
be done.

一方、親機6側ではカード19側からの待機状
態信号を持つて(ステツプa−1)、それがメモ
リ−クリア−警告信号である場合(ステツプa−
2)には、表示部7でこれ以上の番号照合に失敗
すると情報記憶回路22内の情報データの記憶を
クリアーする旨の警告を表示(ステツプa−3)
し、また待機状態信号がノーマル待機状態信号で
ある場合にはそのままで、いずれにしても次の入
力用キーボード8からの個人照合番号Xのインプ
ツトを待つ段階(ステツプa−4)へと進む。こ
こで個人照合番号がインプツトされると、次に乱
数Rを発生(ステツプa−5)し、さらに関数S
=f(A,X,R)の演算(ステツプa−6)と、
関数T=g(A,X,R)の演算(ステツプa−
7)を行つて、Rと演算結果のSの値をカード1
9側に転送(ステツプa−8)し、その後は次の
カード19側から判定信号が戻つてくるのを待つ
段階(ステツプa−9)へと進む。なお上記のA
は、本例の情報記憶装置を特定の企業や金融機関
等に関連する一定のグループ内で用いている場合
に、そのグループに固有に付される一種のグルー
プ照合番号であり、上記グループ外の者によるア
クセスからの防禦を、より完全に行うために用い
られている準定数的秘密照合用なデータである。
On the other hand, the base unit 6 side receives a standby state signal from the card 19 side (step a-1), and if it is a memory clear warning signal (step a-1).
2), a warning is displayed on the display unit 7 to the effect that if any further number verification fails, the information data stored in the information storage circuit 22 will be cleared (step a-3).
However, if the standby state signal is a normal standby state signal, the process continues as is and in any case proceeds to the stage (step a-4) of waiting for input of the personal reference number X from the next input keyboard 8. When the personal identification number is input here, a random number R is generated (step a-5), and then a function S is generated.
Calculation of =f(A,X,R) (step a-6),
Operation of function T=g(A,X,R) (step a-
7) and put the values of R and S of the calculation result on card 1.
9 side (step a-8), and then the process advances to the step of waiting for the judgment signal to be returned from the next card 19 side (step a-9). Note that A above
is a type of group identification number that is uniquely assigned to a certain group related to a specific company or financial institution, etc., when the information storage device of this example is used within a certain group related to a specific company or financial institution. This is quasi-constant secret verification data used to more completely protect against unauthorized access.

一方、カード19側では、親機6側からのR,
Sの値のデータ転送を待つている段階(ステツプ
b−4)より、実際にそれらのデータを受ける
と、関数S′=f(A′,X′,R)の演算(ステツプ
b−15)を行なう。ここでA′およびX′は、それ
ぞれ情報記憶回路22の所定のアドレス内に予め
記憶書込みされているグループ照合番号および個
人照合番号である。所定のグループ内用の親機に
対して、それと同一のグループ内用のカードが正
しく対応していれば、両者のグループ照合番号す
なわちカード19に記憶保持されているA′の値
と親機6側に記憶保持されている前記Aの値とは
同一となる。また親機6側よりキー入力された前
述の個人照合番号Xが、カード19に対して正し
く対応したものであれば、両者の個人照合番号す
なわち上記Xの値とカード19側に予め記憶書込
みされている個人照合番号X′の値とは同一とな
る。従つて親機6とカード19との対応が正しく
て、かつキー入力された個人照合番号も正しいも
のであれば、親機6側とカード19側とで同一の
関数fに同一のデータ値を変数として代入して演
算を行うことになるために、当然に親機6側での
関数fの演算値Sとカード19側での関数fの演
算値S′とは等しくなるはずである。
On the other hand, on the card 19 side, R,
From the stage of waiting for the data transfer of the value of S (step b-4), when the data is actually received, the function S'=f(A', X', R) is calculated (step b-15). Do this. Here, A' and X' are a group identification number and an individual identification number, respectively, which are stored and written in advance in predetermined addresses of the information storage circuit 22. If the same intra-group card corresponds correctly to a predetermined intra-group master unit, the group identification number of both, that is, the value of A′ stored in the card 19 and the master unit 6 The value of A stored on the side is the same as the value of A. In addition, if the above-mentioned personal identification number The value of personal identification number X' is the same as that of Therefore, if the correspondence between the base unit 6 and the card 19 is correct, and the key-input personal identification number is also correct, the same data value can be input to the same function f on the base unit 6 side and the card 19 side. Since the calculation is performed by substituting it as a variable, the calculated value S of the function f on the base unit 6 side and the calculated value S' of the function f on the card 19 side should naturally be equal.

すなわちカード19側では、次の段階で上記両
者の演算値SとS′とが互いに等しいかどうかを調
べ(ステツプb−6)、もしも等しい場合には、
まずはカード19側においては親機6が正当なも
のであることを認められるために、照合が正しく
行なわれたものと判定して、親機6側に判定信号
としてメモリ−アクセス許可信号を転送(ステツ
プb−7)し、さらに前述のMの値を0にクリア
−(ステツプb−8)した後、関数T′=(A′,X′,
R)を演算(ステツプb−9)して、親機6側に
上記演算他T′を転送(ステツプb−10)する。
なおカード19側の立場から見た場合において
は、以上で既に親機6が正当なものであるという
ことを認める根拠が得られているために、この後
は情報記憶回路22の情報記憶部へのアクセスを
許可した状態となり、メモリ−アクセス許可状態
での通常の仕事を行なうための準備が整えられた
ことになる。
That is, on the card 19 side, in the next step, it is checked whether the above-mentioned two calculated values S and S' are equal to each other (step b-6), and if they are equal,
First, since the card 19 side recognizes that the base unit 6 is legitimate, it determines that the verification has been performed correctly and transmits a memory access permission signal as a determination signal to the base unit 6 side ( After clearing the value of M to 0 (step b-8), the function T' = (A', X',
R) is calculated (step b-9), and the above calculation and other T' are transferred to the base unit 6 side (step b-10).
Note that from the perspective of the card 19, the above has already provided grounds for acknowledging that the base unit 6 is legitimate, so from now on, the data will be transferred to the information storage section of the information storage circuit 22. This means that the memory access is permitted, and preparations are made for normal work in the memory access permitted state.

一方、前記演算値SとS′とが等しくない場合に
は、入力された照合番号が正しいものでなかつた
か、或いは親機6が正当なものではないと判断さ
れるために、照合が正しく行なわれなかつたもの
との判定結果として、前述のMの値を1だけ増加
(ステツプb−11)させた後、Mの値が4以上か
どうかを調べる段階(ステツプb−12)へと進
む。ここでMの値が4以上であつた場合には、情
報記憶回路22内の情報データの記憶の少なくと
も一部をクリア−(ステツプb−13)し、さらに
判定信号としてメモリ−クリア−実行信号を親機
6側に転送(ステツプb−14)した後、照合不適
合判定時の特別な仕事を行なうための段階へと進
むことになる。またMの値が4未満であつた場合
には、判定信号として照合番号再入力指定信号を
親機6側に転送(ステツプb−15)して、再びス
タートの段階へと戻ることになる。
On the other hand, if the calculated values S and S' are not equal, it is determined that the entered verification number is not correct or that the base unit 6 is not valid, so verification may not be performed correctly. As a result of the determination, the value of M is incremented by 1 (step b-11), and then the process proceeds to the step of checking whether the value of M is 4 or more (step b-12). If the value of M is 4 or more, at least a part of the information data stored in the information storage circuit 22 is cleared (step b-13), and a memory clear execution signal is sent as a determination signal. After the data is transferred to the base unit 6 (step b-14), the process proceeds to a stage where special work is performed at the time of determining non-compliance. If the value of M is less than 4, a verification number re-input designation signal is transferred to the base unit 6 as a determination signal (step b-15), and the process returns to the starting stage.

一方、親機6側ではカード19側から転送され
てくる判定信号が照合番号再入力指定信号であつ
た場合(ステツプa−10)には、キーボードより
個人照合番号を再び入力するようにとの指定を表
示部7にて行なつて(ステツプa−11)から、再
びスタートの段階へと戻る。また判定信号が上記
照合番号再入力指定信号ではなく、メモリ−クリ
ア−実行信号である場合(ステツプa−12)に
は、情報記憶回路22内の情報データの記憶のク
リア−が実行されたことを表示部7で表示(ステ
ツプa−13)してから、照合不適合判定時の特別
な仕事を行なうための段階へと進む。また判定信
号が上記の照合番号再入力指定信号とメモリ−ク
リア−実行信号のいずれでもなく、メモリ−アク
セス許可信号である場合には、カード19側から
の前記演算値T′の転送を待つ段階(ステツプa
−14)へと進み、次に演算値T′が実際に送られ
てくると、該演算値T′が前述の演算値Tと等し
いかどうかを調べる段階(ステツプa−15)へと
進む。
On the other hand, on the base unit 6 side, if the judgment signal transferred from the card 19 side is a verification number re-input designation signal (step a-10), the user is prompted to re-enter the personal verification number from the keyboard. After the designation is made on the display section 7 (step a-11), the process returns to the starting stage. Furthermore, if the determination signal is not the reference number re-input designation signal but a memory clear execution signal (step a-12), it is determined that the memory of the information data in the information storage circuit 22 has been cleared. is displayed on the display section 7 (step a-13), and then the process proceeds to a stage for performing special work at the time of checking and determining non-conformity. Further, if the determination signal is neither the collation number re-input designation signal nor the memory clear execution signal but a memory access permission signal, the step of waiting for the transfer of the calculated value T' from the card 19 side. (Step a
-14), and then when the calculated value T' is actually sent, the process proceeds to the step (step a-15) of checking whether the calculated value T' is equal to the above-mentioned calculated value T.

ここで上記TとT′とは、前述のSとS′との関係
の場合と同様に、親機6とカード19との対応が
正しくて、かつキー入力された個人照合番号も正
しいものであれば、親機6側とカード19側とで
同一の関数gに同一のデータ値を変数として代入
して演算を行うことになるために、当然に親機6
側での関数gの演算値Tとカード19側での関数
gの演算値T′とは等しくなるものである。
Here, the above T and T' indicate that the correspondence between the base unit 6 and the card 19 is correct, and the key-input personal identification number is also correct, as in the case of the relationship between S and S' described above. If there is, the same data value will be assigned as a variable to the same function g on both the base unit 6 side and the card 19 side, so it is natural that the base unit 6
The calculated value T of the function g on the card 19 side is equal to the calculated value T' of the function g on the card 19 side.

従つて上記TとT′とが等しいときには、親機
6側の立場から見た場合においても、入力された
個人照合番号が正しいものであつたこと、および
カード19が正当なものであることを認める恨拠
が得られたことなるために、照合が正しく行なわ
れたものとの判定結果として、メモリ−アクセス
許可状態での通常の仕事、例えば情報記憶回路2
2内に記憶されている情報データの内容の表示確
認、新たな情報データの記憶書込みや訂正、或い
は情報データに基づく演算や判断、取引き、その
他の仕事等を行なえる状態に制御される。
Therefore, when the above T and T' are equal, even from the perspective of the base unit 6, it is possible to confirm that the entered personal identification number is correct and that the card 19 is legitimate. Since the evidence for admitting this has been obtained, as a result of the judgment that the collation has been performed correctly, the normal work in the memory access permission state, for example, the information storage circuit 2
The controller 2 is controlled so that it can display and confirm the contents of the information data stored in the controller 2, write or correct new information data, perform calculations and judgments based on the information data, make transactions, and perform other tasks.

また上記TとT′とが等しくないときには、入
力された照合番号が正しいと判定されたときにの
み転送されてくるメモリ−アクセス許可信号が既
にカード19側から転送されてきている(ステツ
プb−7)のにもかかわらず、この段階に至つて
照合がとれなくなつたということは、直ちにカー
ド19が正当なものではないものと認めてもよい
ことになるために、次は直ちに照合不適合判定時
の特別な仕事、例えば警報等を所定の個所に送つ
て不正なカードが使用されていることを知らせる
等の仕事を行なう段階へと進む。
If T and T' are not equal, the memory access permission signal, which is transferred only when the input verification number is determined to be correct, has already been transferred from the card 19 (step b- Despite 7), the fact that it is no longer possible to match the card at this stage means that it can be immediately recognized that card 19 is not legitimate, so the next step is to immediately judge the match as non-conforming. The process then proceeds to a stage where special tasks such as sending an alarm to a predetermined location to notify that an unauthorized card is being used are performed.

以上のように本例では、正しくない照合番号を
用いて番号照合に失敗するる行為を連続して4回
も行なうと、自動的にカード19の情報記憶回路
22内の情報データの記憶が消去されるように構
成されているために、照合番号を知らない者によ
る情報データへのアクセスや不正使用は、完全に
防禦されることになる。
As described above, in this example, if the act of failing number verification using an incorrect verification number is performed four times in a row, the storage of information data in the information storage circuit 22 of the card 19 is automatically erased. Therefore, access to the information data and unauthorized use by a person who does not know the reference number is completely prevented.

また、たとえ個人照合番号のわかつているカー
ドを手にいれ、その情報記憶回路22内の情報デ
ータ等をアクセスして、データの内容やデータ構
造を調べようとしても、正規の情報処理用ユニツ
ト以外によつた場合には、結局はカード19側に
おける前述のSとS′との照合(ステツプb−6)
に失敗することになるために、カード19側から
アクセスを拒絶されることになる。すなわち、機
能的には正規の親機と同様な情報処理ユニツトを
制作したり、或いは他のグループ用の親機等を利
用したりして、カード内のデータ内容やデータ構
造を調べようとしたとしても、前述のグループ照
合番号Aや関数f等が異なるかぎり、たとえ個人
照合番号だけ正しく入力しても、アクセスするこ
とは不可能である。従つて、前述の実施例のよう
なカード19をキヤツシユカードとして利用した
場合には、同一グループに属する金融機関等の保
有する正規の情報処理用ユニツトによらなけれ
ば、全くカード19内のデータ等をアクセスして
詳しく調べたりすることも不可能であるために、
金融機関外の者によつてキヤツシユカード内のデ
ータ内容やデータ構造等が読み取られて、そのま
ま偽造されるようなことも完全に防止できる。
Furthermore, even if you obtain a card with a known personal identification number and try to access the information data in the information storage circuit 22 to check the data contents and data structure, it will be impossible to use a card other than the authorized information processing unit. In this case, the above-mentioned S and S' are compared on the card 19 side (step b-6).
As a result, access will be refused from the card 19 side. In other words, an attempt was made to investigate the data content and structure of the card by creating an information processing unit that is functionally similar to the official base machine, or by using a base machine for another group. However, as long as the group verification number A, function f, etc. mentioned above are different, it is impossible to access even if only the personal verification number is entered correctly. Therefore, when the card 19 as in the above-mentioned embodiment is used as a cash card, the data in the card 19 will not be processed at all unless a formal information processing unit owned by a financial institution belonging to the same group is used. Because it is impossible to access and investigate in detail,
It is also possible to completely prevent the data contents, data structure, etc. in the cash card from being read by someone outside the financial institution and forgery.

また前述の実施例のような構成によれば、親機
6側の立場から見たときにも、偽造カードを簡単
に判別することが可能である。すなわち、たとえ
機能的には同様なカードが偽造されたとしても、
照合のための演算値を演算する際の関数gやグル
ープ照合番号A等を知らないかぎり、カード19
側のROM21内のプログラムの一部として設定
しておくべき上記関数gや、或いは情報記憶回路
22内に予め記憶書込みしておくべきグループ照
合番号A′等を正しい有効なものとすることはで
きないために、正規の親機6側におけるTと
T′との照合(ステツプa−15)に失敗すること
になり、偽造カードの使用は不可能となる。
Further, according to the configuration of the above-described embodiment, it is possible to easily identify a counterfeit card even when viewed from the standpoint of the base unit 6. In other words, even if a functionally similar card is counterfeited,
Card 19 unless you know the function g, group verification number A, etc. when calculating the calculation value for verification.
The above function g, which should be set as part of the program in the side ROM 21, or the group verification number A', which should be stored and written in the information storage circuit 22 in advance, cannot be made correct and valid. Therefore, T and T on the regular base unit 6 side
The verification with T' (step a-15) will fail, making it impossible to use the counterfeit card.

なお第4図は、前述の第3図のフローチヤート
の一部についての変形例を示すもので、第4図に
おいてもaは親機6側を、またbはカード19側
を示すものである。ただし図示の部分以外につい
ては、前述の第3図と全く同様である。
Note that FIG. 4 shows a modification of a part of the flowchart shown in FIG. 3, and in FIG. . However, the parts other than those shown are completely the same as those in FIG. 3 described above.

本例においては親機6側でR1,R2の2つの乱
数の発生(ステツプa−5)し、演算値Sは関数
f(A,X,R1)の演算(ステツプa−6)によ
り、また演算値Tは関数f(S,X,R2)の演算
(ステツプa−7)により、それぞれ求められて
いて、演算値Sと乱数R1,R2がカード19側に
転送(ステツプa−8)される。一方カード19
側では、演算値S′は関数f(A′,X′,R1)の演算
(ステツプb−5)により、また演算値T′は関数
f(A′,X′,R2)の演算(ステツプb−9)によ
り、それぞれ求められる。
In this example, two random numbers R 1 and R 2 are generated on the base unit 6 side (step a-5), and the calculated value S is calculated by the function f (A, X, R 1 ) (step a-6). The calculated value T is calculated by the function f ( S , Step a-8) is carried out. Meanwhile card 19
On the other hand, the calculated value S' is calculated by the function f (A', X', R 1 ) (step b-5), and the calculated value T' is calculated by the function f (A', X', R 2 ). (Step b-9).

すなわち本例では演算値SとTとは、同一の関
数fに対して互いに異なる2つの乱数R1,R2
代入することによつて演算されているが、このよ
うな構成によつても、入力された個人照合番号が
正しいかどうかの他に、親機6側の立場からはカ
ード19側のグループ照合番号A′や関数fが正
しいものかどうか、またカード19側の立場から
親機6側のグループ照合番号Aや関数fの正規な
ものであるかどうか、等を判定することができる
ことは明らかである。
That is, in this example, the calculated values S and T are calculated by substituting two different random numbers R 1 and R 2 to the same function f, but even with this configuration, , In addition to whether the input personal identification number is correct, from the standpoint of the base unit 6, it is important to check whether the group verification number A′ and function f on the card 19 side are correct, and from the standpoint of the card 19, it is important to check whether the base unit It is clear that it is possible to determine whether the group verification number A on the 6 side and the function f are normal.

以上のように本発明によれば、情報処理用ユニ
ツト(親機)側の立場から見た場合には、使用さ
れている情報記憶用ユニツト(カード)が正当な
ものであるかというチエツクを行なうことが可能
となるとともに、情報記憶用ユニツト(カード)
側の立場から見た場合にも、正当ではない情報処
理用ユニツト(親機)等によつて、重要な情報デ
ータ等をアクセスし読み取られるようなことは、
完全に防禦できることになる。
As described above, according to the present invention, from the perspective of the information processing unit (base unit), it is possible to check whether the information storage unit (card) being used is legitimate. In addition, information storage units (cards)
Even when viewed from the side's perspective, it is important that important information data is accessed and read by an unauthorized information processing unit (base unit), etc.
You will be completely protected.

また本発明においては、情報処理ユニツトと情
報記憶用ユニツトの間では、相互の真正性の判定
のめに、照合番号を直接伝送せず、乱数および該
乱数に基づいた演算値を伝送しているために、相
互の伝送データを何らかの方法でモニターとして
も、重要な照合番号を不当に知ることは不可能で
ある。
Furthermore, in the present invention, in order to mutually determine authenticity between the information processing unit and the information storage unit, a verification number is not directly transmitted, but a random number and a calculated value based on the random number are transmitted. Therefore, even if mutually transmitted data is monitored in some way, it is impossible to illegally learn important reference numbers.

従つて、例えば前述の実施例のようなIC内蔵
カードを銀行等の金融機関用のいわゆるキヤツシ
ユカードとして用いた場合にも、カードが偽造さ
れるような恐れも解消される。すなわち、例えば
前述のグループ照合番号Aに相当するデータや演
算用の関数fやg等の演算に関するデータ内容に
は構わないで、機能的にだけ同様なカードを偽造
したとしても、正規の情報処理用ユニツト側から
は簡単に識別できることは明らかである。また個
人照合番号のわかつている正規のカードを手に入
れ、そのデータ内容やデータ構造を調べて同じカ
ードを偽造しようとしても、正規な情報処理用ユ
ニツトを手に入れなければ、全くカード19内の
データをアクセスして詳しく調べることもできな
いために、結局不正使用できるようなカードの偽
造は不可能である。また本発明によれば、互いに
異なるグループが同一の構成のIC内蔵カードを
運用した場合でも、セキユリテイのレベルを落と
すことなく、各グループで運用するたとができ
る。すなわち実質的にセキユリテイを保証してい
るのは各グループ固有のグループ照合番号である
ために、たとえ技術に精通した者であつても、他
のグループのカード・システムのセキユリテイを
破ることは不可能である。例えば、仮に、いずれ
かのグループ内に技術に精通した不心得な者がお
り、他のグループのカード・システムに何らかの
攻撃をしようとしても、攻撃対象のグループ照合
番号を知らない以上、全く問題がないことは明ら
かである。すなわち上記の不心得者が、他のグル
ープで運用されている正規のカードを入手し、自
己のグループの情報処理用ユニツトを用いて、そ
のカード内のデータを改ざんしようとしても、カ
ード自体がその情報処理用ユニツトを自己のグル
ープ内のものでないことを識別して、アクセスを
拒否することができる。一方、上記不心得者が自
己のグループのカードを、自己のグループの情報
処理用ユニツトを用いて予めデータを改ざんして
おいてから、他のグループの情報処理用ユニツト
で不正に使おうとしても、該情報処理用ユニツト
は、そのカードが自己のグループのものではない
ことを識別して、受入れを拒否することができ
る。
Therefore, even when a built-in IC card as in the above-described embodiment is used as a so-called cash card for a financial institution such as a bank, the risk of the card being forged is eliminated. In other words, even if you forge a card that is functionally similar, regardless of the data corresponding to the group verification number A mentioned above or the data content related to calculations such as the calculation functions f and g, it will not be possible to process legitimate information. It is clear that it can be easily identified from the side of the unit. Furthermore, even if you obtain a legitimate card with a known personal identification number and attempt to counterfeit the same card by examining its data contents and data structure, if you do not obtain a legitimate information processing unit, the information on the card 19 will be completely lost. Since it is not possible to access and examine the data in detail, it is impossible to forge a card that can be used fraudulently. Further, according to the present invention, even if different groups operate IC cards with the same configuration, each group can operate the cards without reducing the level of security. In other words, since what effectively guarantees security is the group identification number unique to each group, it is impossible for even a technically savvy person to break the security of another group's card system. It is. For example, even if there is an unscrupulous person in one group who is knowledgeable about technology and attempts to attack the card system of another group, there will be no problem as long as he or she does not know the group identification number of the target of the attack. It is clear that there is no such thing. In other words, even if the above-mentioned unscrupulous person obtains a legitimate card operated by another group and attempts to tamper with the data on that card using his or her own group's information processing unit, the card itself will not tamper with the data on the card. It is possible to identify that an information processing unit is not in the own group and deny access. On the other hand, even if the above-mentioned unscrupulous person falsifies data on his own group's card using his own group's information processing unit and then tries to use it illegally on another group's information processing unit, , the information processing unit can identify that the card does not belong to its group and refuse acceptance.

以上のように本発明においては、情報処理用ユ
ニツト、情報記憶用ユニツトの双方が互いに、運
用グループに関する相手の真正性をチエツクでき
るために、セキユリテイのレベルを落とすことな
く、情報記憶用ユニツトを標準化することができ
る。
As described above, in the present invention, since both the information processing unit and the information storage unit can check each other's authenticity regarding the operational group, the information storage unit can be standardized without reducing the security level. can do.

なお前述の実施例では、記憶回路内の照合番号
記憶部に記憶されている個人照合番号X′と外部
から入力される個人照合番号Xとが等しいものと
して構成されているが、この両者を必ずしも等し
いものとしてシステムを構成する必要は無く、例
えば両者が一定の対応関係にあつて、その両者間
における相関に基づいて、実質的な両者間の照合
が判定されるように構成すること等も可能であ
る。また同様に前述のグループ照合番号を用いる
場合には、親機6側のグループ照合番号Aとカー
ド19側のグループ照合番号A′についても、必
ずしも等しいものとする必要はなく、上記と同様
に両者間における相関に基づいて、実質的な両者
間の照合が判定されるように構成すること等が可
能である。
In the above-mentioned embodiment, the personal identification number X' stored in the identification number storage section in the storage circuit and the personal identification number X inputted from the outside are configured to be equal; It is not necessary to configure the system as being equal; for example, it is also possible to configure the system so that the two have a certain correspondence relationship, and based on the correlation between the two, it is possible to determine the actual matching between the two. It is. Similarly, when using the aforementioned group verification numbers, the group verification number A on the base unit 6 side and the group verification number A' on the card 19 side do not necessarily have to be the same; It is possible to configure such that a substantial match between the two is determined based on the correlation between the two.

さらには前述の第3図および第4図の実施例の
場合には、いずれも親機6側において演算値S,
Tを求めるための関数と、カード19側において
演算値S′,T′を求めるための関数とは、それぞれ
同じ関数f,g(第4図ではfのみ)として設定
されているが、必ずしも両者で同じ関数として設
定する必要も無いことは明らかである。すなわ
ち、この場合にも両者の関数が一定の相関関係に
あつて、実質的に照合が判定され得るように構成
されていればよいことは明らかである。
Furthermore, in the case of the embodiments shown in FIGS. 3 and 4, the calculated value S,
The function for determining T and the function for determining the calculated values S' and T' on the card 19 side are set as the same functions f and g (only f in Fig. 4), respectively, but they are not necessarily the same. It is clear that there is no need to set them as the same function. In other words, it is clear that in this case as well, it is sufficient that the two functions have a certain correlation and are configured so that matching can be substantially determined.

なお前述の実施例では、カード19側が最終的
にアクセスを拒絶するときには、情報記憶回路2
2内の記憶をクリアーするように構成されている
が、必ずしも記憶のクリアーを行なわなくとも、
カード19側内で確実にアクセスを防禦できてい
ればよい。また記憶のクリアーを行なう場合で
も、情報記憶回路22内のグループ照合番号
A′や個人照合番号X′やその他の記憶データのみ
でなく、例えばROM21が電気的な書込み・消
去の可能ないわゆるEEP−ROMで構成されてい
る場合などには、ROM21に書込みされている
プログラム内の重要な情報、例えば演算値を求め
るための関数の部分等を消去するようにしても、
有効なことは明らかである。
In the above embodiment, when the card 19 side finally refuses access, the information storage circuit 2
Although it is configured to clear the memory within 2, it is not necessary to clear the memory.
It is only necessary that access can be reliably prevented within the card 19 side. Also, even when clearing the memory, the group reference number in the information storage circuit 22
In addition to storing data such as A', personal identification number Even if you delete important information such as the function part for calculating the calculated value,
It is clear that it is effective.

また前述の実施例では、照合番号記憶部や情報
記憶部等が電気的な記憶書込み・消去の可能な
MNOS等のいわゆる不揮発性半導体記憶回路に
より構成されているが、照合番号記憶部や情報記
憶部をいわゆる揮発性記憶回路であるRAMで構
成するとともに、このRAMを常に補助電池等で
エネルギー的にバツクアツプするように構成する
こと等も可能である。
In addition, in the above-mentioned embodiment, the reference number storage unit, information storage unit, etc. are capable of electrical memory writing and erasing.
Although it is composed of so-called non-volatile semiconductor memory circuits such as MNOS, the reference number storage section and information storage section are composed of RAM, which is a so-called volatile memory circuit, and this RAM is always backed up energetically with an auxiliary battery. It is also possible to configure it so that.

なお本発明による情報処理ユニツトを、さらに
別の大型コンピユータ等にオンラインで結んで使
用することも可能である。
It is also possible to use the information processing unit according to the present invention by connecting it to another large computer or the like online.

【図面の簡単な説明】[Brief explanation of drawings]

第1図〜第3図は本発明の1実施例による情報
記憶装置を示すもので、第1図および第2図は、
それぞれ概略構造図およびシステム・ブロツク
図、第3図はルーテイン・プログラムのフローチ
ヤート図。第4図は、第3図のフローチヤート図
の一部の変形例を示す。第1図〜第4図のいずれ
も、aは親機側を、またbはIC内蔵カード側を、
それぞれ示す。 6……親機、7……表示部、8……入力用キー
ボード、9……IC内蔵カード挿入部、10,2
0……CPU、11……RAM、11a……ビデオ
RAM部、12,21……ROM、13,23…
…I/Oポート、14……コントローラ、16,
26……電源回路、17,27……バスライン、
18a,28a……データ信号入出力用端子、1
8b,28b……コントロール信号入出力用端
子、18c……電源供給用端子、19……IC内
蔵カード、22……情報記憶回路、24……ドラ
イバ、28c……電源入力用端子。
1 to 3 show an information storage device according to an embodiment of the present invention.
FIG. 3 is a schematic structural diagram and a system block diagram, respectively, and FIG. 3 is a flowchart diagram of a routine program. FIG. 4 shows a partial modification of the flowchart shown in FIG. In all of Figures 1 to 4, a indicates the base unit side, and b indicates the IC built-in card side.
Each is shown below. 6...Base unit, 7...Display section, 8...Input keyboard, 9...IC built-in card insertion section, 10,2
0...CPU, 11...RAM, 11a...Video
RAM section, 12, 21...ROM, 13, 23...
...I/O port, 14...controller, 16,
26...power supply circuit, 17,27...bus line,
18a, 28a...Data signal input/output terminal, 1
8b, 28b...Terminal for control signal input/output, 18c...Terminal for power supply, 19...IC card with built-in IC, 22...Information storage circuit, 24...Driver, 28c...Terminal for power input.

Claims (1)

【特許請求の範囲】[Claims] 1 半導体記憶回路より成る照合番号記憶部およ
び情報記憶部を内蔵して成る情報記憶用ユニツト
と、該情報記憶用ユニツトに対してデータを相互
に転送する手段を有する情報処理用ユニツトより
構成される情報処理装置において、前記情報記憶
用ユニツトおよび前記情報処理用ユニツトの少な
くとも一方は、乱数発生手段と発生した乱数を他
方に転送する手段とを含み、前記情報処理用ユニ
ツトは、該情報処理用ユニツトを運用する特定の
グループに付与されたグループ照合番号および前
記乱数に基づいて第1、第2の演算値を演算する
演算手段と、前記第1の演算値を前記情報記憶用
ユニツト側に転送する手段とを有し、かつ前記情
報記憶用ユニツトは、前記照合番号記憶部に記憶
されているグループ照合番号および前記乱数に基
づいて第3、第4の演算値を演算する演算手段
と、前記第3の演算値を前記情報処理用ユニツト
側に転送する手段とを有し、さらに前記情報処理
用ユニツトは、前記第2の演算値を前記情報記憶
用ユニツトより転送されてくる前記第3の演算値
と比較して照合を判定するための判定手段を有
し、かつ前記情報記憶用ユニツトは、前記第4の
演算値を前記情報処理用ユニツトから転送されて
くる前記第1の演算値と比較して照合を判定する
判定手段を有していることを特徴とする情報処理
装置。
1 Consists of an information storage unit that includes a reference number storage section and an information storage section made of a semiconductor storage circuit, and an information processing unit that has means for mutually transferring data to the information storage unit. In the information processing device, at least one of the information storage unit and the information processing unit includes a random number generating means and a means for transferring the generated random number to the other, and the information processing unit computing means for computing first and second computed values based on the random number and a group reference number given to a specific group operating the system; and computing means for computing first and second computed values to the information storage unit. and the information storage unit has a calculation means for calculating third and fourth calculation values based on the group verification number and the random number stored in the verification number storage section, and 3 to the information processing unit, and further, the information processing unit transfers the second calculation value to the third calculation value transferred from the information storage unit. and the information storage unit compares the fourth calculated value with the first calculated value transferred from the information processing unit. An information processing device characterized by comprising a determining means for determining a match based on a comparison result.
JP58145481A 1983-08-09 1983-08-09 Information processing device Granted JPS6037070A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58145481A JPS6037070A (en) 1983-08-09 1983-08-09 Information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58145481A JPS6037070A (en) 1983-08-09 1983-08-09 Information processing device

Publications (2)

Publication Number Publication Date
JPS6037070A JPS6037070A (en) 1985-02-26
JPH0434788B2 true JPH0434788B2 (en) 1992-06-09

Family

ID=15386249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58145481A Granted JPS6037070A (en) 1983-08-09 1983-08-09 Information processing device

Country Status (1)

Country Link
JP (1) JPS6037070A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007047957A (en) * 2005-08-09 2007-02-22 Digisonic:Kk Authentication system

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885778A (en) * 1984-11-30 1989-12-05 Weiss Kenneth P Method and apparatus for synchronizing generation of separate, free running, time dependent equipment
JPS61255491A (en) * 1985-05-08 1986-11-13 Nec Corp Card with identification function
JP2502053B2 (en) * 1985-06-25 1996-05-29 富士通株式会社 IC card for multiple services
JPS629470A (en) * 1985-07-05 1987-01-17 Casio Comput Co Ltd Identity verification method for personal identification cards
JPH074449B2 (en) * 1985-10-04 1995-01-25 任天堂株式会社 Cartridge for game machine and game machine using the same
JPS62147586A (en) * 1985-12-23 1987-07-01 Hitachi Ltd Fraud prevention method
FR2601476B1 (en) * 1986-07-11 1988-10-21 Bull Cp8 METHOD FOR AUTHENTICATING EXTERNAL AUTHORIZATION DATA BY A PORTABLE OBJECT SUCH AS A MEMORY CARD
FR2626095B1 (en) * 1988-01-20 1991-08-30 Sgs Thomson Microelectronics SECURITY SYSTEM FOR PROTECTING PROGRAMMING AREAS OF A CHIP CARD

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS549859B2 (en) * 1972-12-22 1979-04-27

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007047957A (en) * 2005-08-09 2007-02-22 Digisonic:Kk Authentication system

Also Published As

Publication number Publication date
JPS6037070A (en) 1985-02-26

Similar Documents

Publication Publication Date Title
US5379344A (en) Smart card validation device and method
US4816656A (en) IC card system
US20020017558A1 (en) Smart card technology
JPH0754536B2 (en) IC card utilization system
US5010237A (en) IC card system for preventing unauthorized data alteration
JPS6049942B2 (en) data processing equipment
JPH0762862B2 (en) Authentication method in IC card system
JPH01502218A (en) How to prove the authenticity of a portable object, e.g. a memory card connected to this external medium, by means of an external medium
US5442165A (en) Secure IC card system with reusable prototype IC card
JPH0434788B2 (en)
US4712177A (en) Circuit for a cord carrier having a memory and an access control unit for secure data access
JPH0896106A (en) IC card and IC card system
US5311450A (en) System and method of detecting authorized dismantlement of transaction machines
JPH0822517A (en) Hybrid card tampering prevention method
JPS61211787A (en) Ic card
JPS6037069A (en) Information storage device
JPH054056Y2 (en)
JP2000268141A (en) Reading device for prepaid cards
JP3575226B2 (en) IC card system
JPS60153581A (en) Ic card having function inhibiting illegal use
JPS62231354A (en) Ic card checking method
JPS5999573A (en) Input device of computer
AU651584B2 (en) Smart card validation device and method
JPH0448270B2 (en)
JPS62211756A (en) IC card test method