JPH0435085B2 - - Google Patents
Info
- Publication number
- JPH0435085B2 JPH0435085B2 JP60011030A JP1103085A JPH0435085B2 JP H0435085 B2 JPH0435085 B2 JP H0435085B2 JP 60011030 A JP60011030 A JP 60011030A JP 1103085 A JP1103085 A JP 1103085A JP H0435085 B2 JPH0435085 B2 JP H0435085B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- circuit
- section
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、パルス幅変調(以下、単にPWMと
称する)方式パワーアンプに関し、特に小電力の
DC−DCコンバータを付加することにより終段素
子のドライブ効率の向上を図つたパワーアンプに
関する。[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a pulse width modulation (hereinafter simply referred to as PWM) type power amplifier, and particularly relates to a pulse width modulation (hereinafter simply referred to as PWM) type power amplifier.
This invention relates to a power amplifier that improves the drive efficiency of final stage elements by adding a DC-DC converter.
(従来の技術)
第4図は、従来形のPWM方式パワーアンプの
概略を示す。同図のパワーアンプは、入力プリア
ンプ部1、三角波発振部2、コンパレータ部3、
スイツチングアンプ部4、ローパスフイルタ部5
を備えている。なお、6はスピーカである。(Prior Art) FIG. 4 shows an outline of a conventional PWM type power amplifier. The power amplifier in the figure includes an input preamplifier section 1, a triangular wave oscillation section 2, a comparator section 3,
Switching amplifier section 4, low pass filter section 5
It is equipped with Note that 6 is a speaker.
第4図のパワーアンプにおいては、入力アナロ
グ音声信号は入力プリアンプ部1において、適切
なレベルまで増幅される。また、三角波発振部2
によつて三角波信号が作成され、この三角波信号
と入力プリアンプ部1の出力信号との電圧レベル
がコンパレータ部3において比較される。なお、
この場合三角波信号および入力プリアンプ部1か
らの出力信号の直流バイアスレベルは例えば同じ
電位とされる。コンパレータ部3は、第5図に示
すように、三角波信号vFと入力プリアンプ部1か
ら出力されるアナログ信号vIとを比較し、例えば
三角波信号vFがアナログ信号vIよりも高レベルの
場合に高レベルとなるパルス信号vPを出力する。
このパルス信号vPはアナログ信号vIの電圧レベル
に対応する時間幅を有するパルス幅変調波(以下
単にPWM波と称する)となる。このPWM波が
スイツチングアンプ部4において電力増幅された
後ローパスフイルタ部5によつて平均化すなわち
復調されて元の入力アナログ信号の増幅信号に対
応する電力信号が得られ、この電力信号によつて
スピーカ6を動作させる。この場合、スピーカ6
に印加される電力信号は入力アナログ信号に対応
するものとなつており、したがつて第4図の回路
は見かけ上通常のリニアパワーアンプと同等の動
作をしたことになる。 In the power amplifier shown in FIG. 4, an input analog audio signal is amplified to an appropriate level in the input preamplifier section 1. In addition, the triangular wave oscillator 2
A triangular wave signal is created, and the voltage level of this triangular wave signal and the output signal of the input preamplifier section 1 is compared in the comparator section 3. In addition,
In this case, the DC bias levels of the triangular wave signal and the output signal from the input preamplifier section 1 are set to have the same potential, for example. As shown in FIG. 5, the comparator section 3 compares the triangular wave signal v F and the analog signal v I output from the input preamplifier section 1. For example, if the triangular wave signal v F is at a higher level than the analog signal v I , outputs a pulse signal v P that becomes high level when
This pulse signal v P becomes a pulse width modulated wave (hereinafter simply referred to as a PWM wave) having a time width corresponding to the voltage level of the analog signal v I. This PWM wave is power amplified in the switching amplifier section 4 and then averaged or demodulated by the low-pass filter section 5 to obtain a power signal corresponding to the amplified signal of the original input analog signal. to operate the speaker 6. In this case, speaker 6
The power signal applied to the circuit corresponds to the input analog signal, so the circuit of FIG. 4 apparently operates in the same manner as a normal linear power amplifier.
以上のようなPWM方式パワーアンプは通常使
用されるリニアアンプに比較してやや構成が複雑
になるが、信号の増幅をスイツチング回路によつ
て行なうため電力効率が高くなる。特に、終段回
路のバイポーラトランジスタまたはFETがスイ
ツチング動作をするため損失が非常に少なくな
り、発熱量が減少する。このため、放熱器が非常
に小型化され、放熱器に要した価格およびスペー
スを大幅に削減することが可能になる等の利点を
有する。 Although the PWM power amplifier described above has a slightly more complex configuration than the normally used linear amplifier, it has high power efficiency because signal amplification is performed by a switching circuit. In particular, since the bipolar transistor or FET in the final stage circuit performs a switching operation, the loss is extremely low and the amount of heat generated is reduced. Therefore, the heat radiator can be made very small, and the cost and space required for the heat radiator can be significantly reduced.
上述のようなPWM方式パワーアンプが実際に
製品化される際には、その電源供給方式として、
従来、以下の3つのものが知られていた。 When the above-mentioned PWM power amplifier is actually commercialized, its power supply method will be
Conventionally, the following three types were known.
(1) 単電源駆動方式
(2) 単電源およびDC−DCコンバータによる±2
電源駆動方式
(3) ±2電源駆動方式
これらの各方式のうち、(3)の±2電源駆動方式
は出力信号の直流バイアスレベルを0Vとしカツ
プリングコンデンサを用いることなくローパスフ
イルタおよびスピーカ等を接続できるという利点
を有している。ところが、例えばカーステレオ等
に使用されるパワーアンプにおいてはバツテリに
よつて駆動しており、通常車載用バツテリは単一
電源であるためこの方式は事実上使用不可能であ
る。(1) Single power supply drive system (2) ±2 with single power supply and DC-DC converter
Power supply drive method (3) ±2 power supply drive method Among these methods, the ±2 power supply drive method (3) sets the DC bias level of the output signal to 0V and drives low-pass filters and speakers without using a coupling capacitor. It has the advantage of being connectable. However, power amplifiers used in, for example, car stereos are driven by batteries, and vehicle batteries are usually powered by a single power source, so this method is virtually impossible to use.
また、(2)の方式を用いる場合には±2電源駆動
を行なうことができるが、DC−DCコンバータに
よつてパワーアンプ全体を駆動するため、10A以
上の電流の供給が可能な大容量のDC−DCコンバ
ータを使用する必要がある。このため、このよう
なDC−DCコンバータ自体のコストおよびスペー
ス等が増大すると共に、コンバータ自体の電力損
失のため、PWM方式パワーアンプ全体の電力効
率が低下するという不都合があつた。 In addition, when using method (2), it is possible to drive ±2 power supplies, but since the entire power amplifier is driven by a DC-DC converter, a large capacity that can supply a current of 10A or more is required. A DC-DC converter must be used. Therefore, the cost and space of such a DC-DC converter itself increases, and the power efficiency of the entire PWM power amplifier decreases due to the power loss of the converter itself.
さらに、(1)に示す単電源駆動方式は構造が簡単
であり、回路スペースおよびコストはあまり大き
くならないが、以下のような不都合があつた。す
なわち、通常PWM方式パワーアンプの終段は第
6図に示されるように、例えばNPN型トランジ
スタQ1とPNP型トランジスタQ2を有するコ
ンプリメンタリ回路で構成され、各トランジスタ
Q1,Q2が交互にオンオフをくり返すことによ
り出力に電源Vccあるいはグランドレベルの電圧
を出力する。各トランジスタQ1,Q2はいわば
スイツチの役目を果しており、それぞれのベース
電流IB1,I′B1およびIB2,I′B2によつてオンオフ制
御される。 Furthermore, although the single power supply drive method shown in (1) has a simple structure and does not require much increase in circuit space and cost, it has the following disadvantages. That is, as shown in Figure 6, the final stage of a PWM type power amplifier is usually composed of a complementary circuit having, for example, an NPN transistor Q1 and a PNP transistor Q2, with each transistor Q1 and Q2 alternately turning on and off. By doing this, a voltage at the power supply V cc or ground level is output as the output. Each of the transistors Q1 and Q2 functions as a switch, and is controlled to be turned on or off by respective base currents I B1 , I' B1 and I B2 , I' B2 .
そして、上述のような終段回路を有するPWM
方式パワーアンプのスイツチング周波数は入力信
号の最高周波数の少なくとも4倍以上でありかつ
20kHz以上が好ましく、通常、信号帯域上限を
20kHzとした場合、スイツチング周波数Sは80か
ら250kHz程度に設定される。この場合、スイツ
チング周波数Sの値は終段素子のスイツチング速
度によつて制限され他に終段素子のドライブ方式
によつても左右される。すなわち、終段素子はド
ライブ方式によつて応答速度および損失等が大き
く変化する。 And PWM with final stage circuit as mentioned above
The switching frequency of the system power amplifier is at least four times the highest frequency of the input signal, and
20kHz or higher is preferable, and usually the upper limit of the signal band is
In the case of 20kHz, the switching frequency S is set to about 80 to 250kHz. In this case, the value of the switching frequency S is limited by the switching speed of the final stage element and is also influenced by the drive method of the final stage element. That is, the response speed and loss of the final stage element vary greatly depending on the drive method.
第7図に示すように、終段素子の応答速度は出
力信号の立上り時間tONおよび立下り時間tOFF等に
よつて表わされ、損失は飽和電圧VCES1および
VCES2等に依存する。ここでVCES1はトランジスタ
Q1の飽和電圧であつて、VCES2はトランジスタ
Q2の飽和電圧である。これらの各パラメータ
tON,tOFF,VCES1,VCES2は極力小さいことが望ま
しいが、このためには各トランジスタQ1および
Q2をオンさせるためのベース電流IB1,I′B2を充
分に流すと共に、逆にオフさせるため各トランジ
スタQ1,Q2のベースに蓄積されたキヤリアを
急速に引き抜くためにベース電流IB1,IB2も充分
に流す必要がある。すなわち、いわゆる引き抜き
電流によつてこれらの各パラメータをできるだけ
小さくする必要がある。 As shown in Fig. 7, the response speed of the final stage element is expressed by the rise time t ON and fall time t OFF of the output signal, and the loss is expressed by the saturation voltage V CES1 and
Depends on V CES2 etc. Here, V CES1 is the saturation voltage of transistor Q1, and V CES2 is the saturation voltage of transistor Q2. Each of these parameters
It is desirable that t ON , t OFF , V CES1 , and V CES2 be as small as possible, but for this purpose, the base currents I B1 and I′ B2 to turn on each transistor Q1 and Q2 must flow sufficiently, and conversely, they must be turned off. In order to rapidly draw out the carriers accumulated in the bases of the transistors Q1 and Q2, it is necessary to flow sufficient base currents I B1 and I B2 . That is, it is necessary to reduce each of these parameters as much as possible using a so-called extraction current.
ところが、前述の単電源駆動方式によつてスイ
ツチングアンプを構成した場合には、電源電圧
VCCを例えば正の電圧とすると、負方向の駆動電
圧がグランド電位によつて規制されるため各トラ
ンジスタにベース電流I′B1,I′B2を充分に流すこと
が困難となり、例えば100kHzに及ぶような周波
数帯ではパラメータtON,tOFF,VCES2が増加し電力
損失が大きくなるという不都合があつた。 However, when a switching amplifier is configured using the single power supply drive method described above, the power supply voltage
For example, if V CC is a positive voltage, the drive voltage in the negative direction is regulated by the ground potential, making it difficult to flow sufficient base currents I' B1 and I' B2 to each transistor, for example, up to 100 kHz. In such a frequency band, the parameters t ON , t OFF , and V CES2 increase, resulting in a disadvantage that power loss increases.
(発明が解決しようとする問題点)
本発明は、前述の従来形における問題点に鑑
み、PWM方式パワーアンプにおいて、小出力の
DC−DCコンバータを使用するのみで終段素子を
充分にオーバードライブできるようにし、単電源
駆動方式を用いた場合にも電力効率の低下を少な
くし、応答速度および効率の高いパワーアンプを
実現せんとするものである。(Problems to be Solved by the Invention) In view of the above-mentioned problems with the conventional type, the present invention provides a PWM type power amplifier with a low output power amplifier.
It is possible to sufficiently overdrive the final stage elements only by using a DC-DC converter, and even when using a single power supply drive method, the decrease in power efficiency is minimized, and a power amplifier with high response speed and efficiency is realized. That is.
(問題点を解決するための手段)
上述の問題点を解決するため、本発明において
は、出力トランジスタ素子に印加される駆動信号
の電圧範囲を、該出力トランジスタ素子の単電源
回路の電源電圧範囲より広げるためにDC−DCコ
ンバータを使用する。(Means for Solving the Problem) In order to solve the above-mentioned problem, in the present invention, the voltage range of the drive signal applied to the output transistor element is set to the power supply voltage range of the single power supply circuit of the output transistor element. Use a DC-DC converter to further expand the range.
そして本発明の一形態によれば、入力信号をパ
ルス幅変調するパルス幅変調部と、出力トランジ
スタ素子と、該出力トランジスタ素子の単電源回
路と、前記パルス幅変調部の出力にもとづき前記
出力トランジスタ素子をスイツチング駆動するド
ライブ回路部とからなり、前記出力トランジスタ
素子より前段の回路部にも前記単電源回路の電源
電圧が供給されるPWM方式パワーアンプにおい
て、
前記単電源回路の電源電圧を変換して該電源電
圧範囲外のバイアス電圧を発生し、該バイアス電
圧を前記ドライブ回路部から出力される駆動信号
に印加するDC−DCコンバータを設けたことを特
徴とするPWM方式パワーアンプが提供される。 According to one aspect of the present invention, a pulse width modulation section that pulse width modulates an input signal, an output transistor element, a single power supply circuit for the output transistor element, and a pulse width modulation section that pulse width modulates the input signal based on the output of the pulse width modulation section. In a PWM power amplifier comprising a drive circuit section that switches and drives an element, and in which the power supply voltage of the single power supply circuit is also supplied to a circuit section in a stage preceding the output transistor element, the power supply voltage of the single power supply circuit is converted. A PWM type power amplifier is provided, characterized in that a DC-DC converter is provided for generating a bias voltage outside the power supply voltage range and applying the bias voltage to a drive signal output from the drive circuit section. .
また本発明の他の形態によれば、入力信号をパ
ルス幅変調するパルス幅変調部と、出力トランジ
スタ素子と、該出力トランジスタ素子の単電源回
路と、前記パルス幅変調部の出力にもとづき前記
出力トランジスタ素子をスイツチング駆動するド
ライブ回路部とからなるPWM方式パワーアンプ
において、
前記単電源回路の電源電圧を変換して該電源電
圧範囲外の電圧を発生し、前記ドライブ回路部の
電源として前記電源電圧範囲外の電圧を供給する
DC−DCコンバータを設けたことを特徴とする
PWM方式パワーアンプが提供される。 According to another aspect of the present invention, there is provided a pulse width modulation section that pulse width modulates an input signal, an output transistor element, a single power supply circuit for the output transistor element, and a pulse width modulation section that pulse width modulates the input signal. In a PWM power amplifier comprising a drive circuit unit that switches and drives a transistor element, the power supply voltage of the single power supply circuit is converted to generate a voltage outside the power supply voltage range, and the power supply voltage is used as a power supply for the drive circuit unit. Supply voltage out of range
Features a DC-DC converter
A PWM type power amplifier is provided.
(作用)
上述のような手段を用いることにより、出力ト
ランジスタ素子の駆動信号入力端子には充分に大
きな振幅を有するドライブ信号を印加することが
可能となり、DC−DCコンバータは駆動信号の電
圧範囲を広げるためにのみ使用されているから小
出力のものでよい。したがつて、電力効率を低下
させることなく出力トランジスタ素子を充分にオ
ーバドライブすることが可能となる。(Function) By using the above-mentioned means, it becomes possible to apply a drive signal with a sufficiently large amplitude to the drive signal input terminal of the output transistor element, and the DC-DC converter can control the voltage range of the drive signal. Since it is used only for spreading, a small output one is sufficient. Therefore, it is possible to sufficiently overdrive the output transistor element without reducing power efficiency.
(実施例) 以下、図面により本発明の実施例を説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.
第1図は、本発明の1実施例に係わるPWM方
式パワーアンプの構成を示す。同図の回路は、入
力プリアンプ部1、三角波発振部2、コンパレー
タ部3、同相ドライバ8、DC−DCコンバータ
9、出力トランジスタQ1,Q2、ブートストラ
ツプコンデンサC1、そしてバイアス抵抗R3,
R4を具備する。なお、コンパレータ部7は、コ
ンパレータユニツト7a、トランジスタQ3、お
よび抵抗R1,R2を有する。また、第1図の回
路においては、DC−DCコンバータ9は出力トラ
ンジスタQ1,Q2のコレクタ−エミツタ間には
接続せず、各トランジスタQ1,Q2のベースに
それぞれ抵抗R4およびR3を介して負のバイア
ス電圧−VCC1を印加するために使用されている。 FIG. 1 shows the configuration of a PWM type power amplifier according to an embodiment of the present invention. The circuit in the figure includes an input preamplifier section 1, a triangular wave oscillator section 2, a comparator section 3, a common-mode driver 8, a DC-DC converter 9, output transistors Q1 and Q2, a bootstrap capacitor C1, and a bias resistor R3,
Equipped with R4. Note that the comparator section 7 includes a comparator unit 7a, a transistor Q3, and resistors R1 and R2. In the circuit shown in FIG. 1, the DC-DC converter 9 is not connected between the collector and emitter of the output transistors Q1 and Q2, but is connected to the base of each transistor Q1 and Q2 through resistors R4 and R3, respectively. Used to apply bias voltage -V CC1 .
第1図の回路においては、入力信号は入力プリ
アンプ部1において増幅され、コンパレータ部7
において三角波発振部2から入力される三角波信
号と比較される。これにより、コンパレータユニ
ツト7aの出力には入力信号のレベルに比例した
パルス幅を有するPWM信号が出力され、この
PWM信号がトランジスタQ3によつて反転され
て同相ドライバ8に入力される。同相ドライバ8
は例えばエミツタホロワ回路等によつて構成さ
れ、各出力トランジスタQ1,Q2のベースに入
力と同相の信号を印加するものである。これによ
り、各出力トランジスタQ1,Q2はコンパレー
タ部7から出力されるPWM信号によつて交互に
オンまたはオフとされ、出力端子OUTに接続さ
れた図示しないローパスフイルタを介してスピー
カを駆動する。 In the circuit shown in FIG. 1, an input signal is amplified in an input preamplifier section 1, and a comparator section 7
It is compared with the triangular wave signal input from the triangular wave oscillator 2. As a result, a PWM signal having a pulse width proportional to the level of the input signal is outputted from the comparator unit 7a.
The PWM signal is inverted by transistor Q3 and input to common mode driver 8. Common mode driver 8
is constituted by, for example, an emitter follower circuit or the like, and applies a signal in phase with the input to the base of each output transistor Q1, Q2. As a result, each of the output transistors Q1 and Q2 is alternately turned on or off by the PWM signal output from the comparator section 7, and drives the speaker via a low-pass filter (not shown) connected to the output terminal OUT.
上述の動作において、各出力トランジスタQ
1,Q2のベースには抵抗R4,R3を介して
DC−DCコンバータ9から負電圧−VCC1が印加さ
れているからこれらのトランジスタQ1,Q2の
ベースに印加される駆動信号の負方向のレベルは
グランド電位以下とすることができ、各トランジ
スタQ1,Q2のベース蓄積キヤリアを充分に引
き抜くことができる。また、出力端子OUTから
ブートストラツプコンデンサC1を介してコンパ
レータ部7の負荷抵抗R1およびR2の接続点に
正帰還がかけられており、いわゆるブートストラ
ツプ回路が形成されているから、コンパレータ部
7の出力したがつて各出力トランジスタQ1,Q
2のベースにおける駆動信号の正電圧方向のレベ
ルも電源電圧VCC以上とすることが可能である。
すなわち、第1図の回路においては出力トランジ
スタQ1,Q2が共に充分にオーバドライブさ
れ、出力信号の立上りおよび立下り時間を短縮し
かつ出力トランジスタQ1,Q2を充分飽和させ
ることができる。 In the above operation, each output transistor Q
1. The base of Q2 is connected via resistors R4 and R3.
Since the negative voltage -V CC1 is applied from the DC-DC converter 9, the negative level of the drive signal applied to the bases of these transistors Q1 and Q2 can be lower than the ground potential. Q2's base storage carrier can be fully extracted. In addition, since positive feedback is applied from the output terminal OUT to the connection point between the load resistors R1 and R2 of the comparator section 7 via the bootstrap capacitor C1, forming a so-called bootstrap circuit, the output of the comparator section 7 is Therefore, each output transistor Q1,Q
The level of the drive signal in the positive voltage direction at the base of No. 2 can also be set to be equal to or higher than the power supply voltage V CC .
That is, in the circuit of FIG. 1, both output transistors Q1 and Q2 are sufficiently overdriven, so that the rise and fall times of the output signal can be shortened and the output transistors Q1 and Q2 can be sufficiently saturated.
第1図の回路におけるDC−DCコンバータ9と
しては小電力用のものでよく、DC−DCコンバー
タの使用によるパワーアンプの効率低下は非常に
少なくなる。例えば、出力が20Wから40W程度の
パワーアンプを想定すると、各出力トランジスタ
Q1,Q2のコレクタ電流ICは数アンペアオーダ
の電流となる。出力トランジスタQ1,Q2は飽
和スイツチング動作にて使用するものとすると、
直流電流増幅率は10程度と考える必要がありした
がつてベース電流としては数100mAオーダの値
となる。以上のことは、出力トランジスタQ1,
Q2としてFETを使用した場合でもほぼ同様に
考えることができる。DC−DCコンバータの出力
電圧−VCC1は例えば−2Vから−5V程度あれば各
抵抗R3,R4を通して充分にベースの電荷を引
き抜くことが可能である。したがつて、DC−DC
コンバータとしてはパワーアンプ1チヤンネルに
つき1W程度の出力を取り出すことができるもの
を使用するだけで終段素子のドライブ能力を向上
させることができる。この程度の出力のDC−DC
コンバータであれば回路規模も小さくかつそれ自
体の効率も充分に高いものが容易に製作できるか
ら、パワーアンプ全体としての回路規模および効
率に悪影響を与えることはない。 The DC-DC converter 9 in the circuit of FIG. 1 may be one for low power use, and the efficiency of the power amplifier due to the use of the DC-DC converter will be greatly reduced. For example, assuming a power amplifier with an output of about 20 W to 40 W, the collector current I C of each output transistor Q1 and Q2 will be on the order of several amperes. Assuming that output transistors Q1 and Q2 are used in saturation switching operation,
It is necessary to consider that the DC current amplification factor is about 10, so the base current is on the order of several 100 mA. The above means that the output transistor Q1,
It can be considered almost the same way even when FET is used as Q2. If the output voltage -V CC1 of the DC-DC converter is, for example, about -2V to -5V, it is possible to sufficiently extract the charge from the base through each resistor R3 and R4. Therefore, DC−DC
The drive ability of the final stage element can be improved simply by using a converter that can output approximately 1W per power amplifier channel. DC-DC with this level of output
Since a converter can be easily manufactured with a small circuit scale and a sufficiently high efficiency, it does not adversely affect the circuit scale and efficiency of the power amplifier as a whole.
第2図は、本発明の他の実施例に係わるパワー
アンプを示す。同図の回路は、入力プリアンプ部
10、三角波発振部11、コンパレータ部12、
ドライバ部13、DC−DCコンバータ14、およ
び終段の出力トランジスタQ1,Q2を具備す
る。 FIG. 2 shows a power amplifier according to another embodiment of the invention. The circuit in the figure includes an input preamplifier section 10, a triangular wave oscillation section 11, a comparator section 12,
It includes a driver section 13, a DC-DC converter 14, and final stage output transistors Q1 and Q2.
第2図のパワーアンプにおいては、各出力トラ
ンジスタQ1,Q2は単一の電源VCCによつて駆
動されており、これらの出力トランジスタQ1,
Q2の前段の各回路はDC−DCコンバータ14に
よつて作成される+V1および−V1の正負の電源
電圧によつて駆動されている。なお、電源電圧+
V1および−V1の絶対値は必ずしも同じである必
要はないが、正電圧+V1は主電源VCCの電圧より
高くかつ負電圧−V1はグランド電位より低いこ
とが要求される。 In the power amplifier shown in FIG. 2, each output transistor Q1, Q2 is driven by a single power supply V CC ;
Each circuit in the preceding stage of Q2 is driven by positive and negative power supply voltages of + V1 and -V1 created by the DC-DC converter 14. In addition, the power supply voltage +
Although the absolute values of V 1 and −V 1 do not necessarily have to be the same, it is required that the positive voltage +V 1 be higher than the voltage of the main power supply V CC and that the negative voltage −V 1 be lower than the ground potential.
上述のような構成により、第3図に示すよう
に、各出力トランジスタQ1,Q2のベースに印
加される駆動信号e1およびe2の振幅を従来の回路
に比較して充分に大きくすることが可能となり各
出力トランジスタQ1,Q2が正負両方向に充分
にオーバドライブされる。 With the above configuration, as shown in FIG. 3, it is possible to sufficiently increase the amplitude of the drive signals e 1 and e 2 applied to the bases of the output transistors Q1 and Q2 compared to the conventional circuit. This enables each output transistor Q1, Q2 to be sufficiently overdriven in both positive and negative directions.
DC−DCコンバータ14の出力電圧+V1およ
び−V1の具体的な値はパワーアンプの入力段か
ら終段直前のドライブ段までの回路構成によつて
異なるが例えば車載用のパワーアンプのように
VCC=13.2Vとすると、正電圧+V1および負電圧
−V1は両者ともそれぞれ電源電圧VCCおよびグラ
ンド電位0Vに対して数ボルトのマージンがあれ
ばよいものと考えられる。すなわち、出力電圧e3
の振幅を最大限に大きくするためには、各トラン
ジスタQ1,Q2の飽和電圧VCES1およびVCES2を
最小とする必要がある。例えば、理想的にVCES1
=VCES2=0とすると、終段ドライブ電圧e1,e2
は各トランジスタQ1,Q2がオンとなる条件、
すなわちVBE=0.7VまたはVBE=−0.7Vを満たす
値であればよい。すなわち、
+V1=VCC+0.7 ()
−V1=0−0.7 ()
となる。実際の値としては、前述のように数V程
度のマージンを取るのが望ましい。例えば、前述
のようにVCC=13.2Vとした場合、+V1=15V,−
V1=−3V程度とされる。 The specific values of the output voltages +V 1 and -V 1 of the DC-DC converter 14 vary depending on the circuit configuration from the input stage of the power amplifier to the drive stage immediately before the final stage.
Assuming that V CC =13.2V, it is considered that both the positive voltage +V 1 and the negative voltage -V 1 only need a margin of several volts with respect to the power supply voltage V CC and the ground potential 0V, respectively. That is, the output voltage e 3
In order to maximize the amplitude of , it is necessary to minimize the saturation voltages V CES1 and V CES2 of each transistor Q1 and Q2. For example, ideally V CES1
= V CES2 = 0, final stage drive voltage e 1 , e 2
is the condition under which each transistor Q1, Q2 is turned on,
That is, any value that satisfies V BE = 0.7V or V BE = -0.7V is sufficient. That is, +V 1 =V CC +0.7 () −V 1 =0−0.7 (). As for the actual value, it is desirable to have a margin of about several volts as described above. For example, if V CC =13.2V as mentioned above, +V 1 =15V, -
It is assumed that V 1 = about -3V.
第2図のパワーアンプにおいても、DC−DCコ
ンバータ14は終段回路直前までの回路段に電源
を供給するだけでよいから、終段素子以外の回路
電流IDは終段素子に流れる電流ICに比較して約1
桁低いオーダとなり、上述の例においては数W程
度の出力を供給できるものであればよく、パワー
アンプ全体の効率を低下させることはない。 In the power amplifier shown in Fig. 2, the DC-DC converter 14 only needs to supply power to the circuit stages up to just before the final stage circuit, so the circuit current I Approximately 1 compared to C
This is an order of magnitude lower, and in the above example, it is sufficient if it can supply an output of about several watts, and the efficiency of the entire power amplifier will not be reduced.
(発明の効果)
以上のように、本発明によれば、小出力のDC
−DCコンバータを使用するのみでPWM方式パ
ワーアンプの出力トランジスタを充分にオーバド
ライブすることが可能となり、パワーアンプ全体
の効率を大幅に低下させることなく終段素子のド
ライブ効率を上昇させ、それによつてパワーアン
プの応答速度と効率を向上させることができる。(Effects of the Invention) As described above, according to the present invention, a small output DC
-It is now possible to sufficiently overdrive the output transistor of a PWM power amplifier simply by using a DC converter, increasing the drive efficiency of the final stage elements without significantly reducing the efficiency of the entire power amplifier, thereby increasing the As a result, the response speed and efficiency of the power amplifier can be improved.
第1図および第2図はそれぞれ本発明の実施例
に係わるPWM方式パワーアンプを示すブロツク
回路図、第3図は第2図のパワーアンプの動作を
示す波形図、第4図は従来形のPWM方式パワー
アンプを示すブロツク回路図、第5図は第4図の
回路の動作を示す波形図、第6図は出力段の構成
を示す電気回路図、そして第7図は第6図に示す
出力段の動作を示す波形図である。
1,10……入力プリアンプ部、2,11……
三角波発振部、3,7,12……コンパレータ
部、4……スイツチングアンプ部、5……ローパ
スフイルタ部、6……スピーカ、7a……コンパ
レータユニツト、8……同相ドライバ、9,14
……DC−DCコンバータ、Q1,Q2,Q3……
トランジスタ、R1,R2,R3,R4……抵
抗。
Figures 1 and 2 are block circuit diagrams showing PWM power amplifiers according to embodiments of the present invention, Figure 3 is a waveform diagram showing the operation of the power amplifier shown in Figure 2, and Figure 4 is a conventional type power amplifier. A block circuit diagram showing a PWM type power amplifier, Fig. 5 is a waveform diagram showing the operation of the circuit in Fig. 4, Fig. 6 is an electric circuit diagram showing the configuration of the output stage, and Fig. 7 is shown in Fig. 6. FIG. 3 is a waveform diagram showing the operation of the output stage. 1, 10... Input preamplifier section, 2, 11...
Triangular wave oscillation section, 3, 7, 12...Comparator section, 4...Switching amplifier section, 5...Low pass filter section, 6...Speaker, 7a...Comparator unit, 8...In-phase driver, 9, 14
...DC-DC converter, Q1, Q2, Q3...
Transistor, R1, R2, R3, R4...resistance.
Claims (1)
と、出力トランジスタ素子と、該出力トランジス
タ素子の単電源回路と、前記パルス幅変調部の出
力にもとづき前記出力トランジスタ素子をスイツ
チング駆動するドライブ回路部とからなり、前記
出力トランジスタ素子より前段の回路部にも前記
単電源回路の電源電圧が供給されるPWM方式パ
ワーアンプにおいて、 前記単電源回路の電源電圧を変換して該電源電
圧範囲外のバイアス電圧を発生し、該バイアス電
圧を前記ドライブ回路部から出力される駆動信号
に印加するDC−DCコンバータを設けたことを特
徴とするPWM方式パワーアンプ。 2 入力信号をパルス幅変調するパルス幅変調部
と、出力トランジスタ素子と、該出力トランジス
タ素子の単電源回路と、前記パルス幅変調部の出
力にもとづき前記出力トランジスタ素子をスイツ
チング駆動するドライブ回路部とからなるPWM
方式パワーアンプにおいて、 前記単電源回路の電源電圧を変換して該電源電
圧範囲外の電圧を発生し、前記ドライブ回路部の
電源として前記電源電圧範囲外の電圧を供給する
DC−DCコンバータを設けたことを特徴とする
PWM方式パワーアンプ。[Scope of Claims] 1. A pulse width modulation section that pulse width modulates an input signal, an output transistor element, a single power supply circuit for the output transistor element, and switching the output transistor element based on the output of the pulse width modulation section. In a PWM type power amplifier, the power supply voltage of the single power supply circuit is also supplied to a circuit part in a stage preceding the output transistor element. 1. A PWM power amplifier comprising a DC-DC converter that generates a bias voltage outside the voltage range and applies the bias voltage to a drive signal output from the drive circuit section. 2. A pulse width modulation section that pulse width modulates an input signal, an output transistor element, a single power supply circuit for the output transistor element, and a drive circuit section that switches and drives the output transistor element based on the output of the pulse width modulation section. PWM consisting of
In the power amplifier, the power supply voltage of the single power supply circuit is converted to generate a voltage outside the power supply voltage range, and the voltage outside the power supply voltage range is supplied as a power source for the drive circuit section.
Features a DC-DC converter
PWM method power amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60011030A JPS61171209A (en) | 1985-01-25 | 1985-01-25 | Pwm system power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60011030A JPS61171209A (en) | 1985-01-25 | 1985-01-25 | Pwm system power amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61171209A JPS61171209A (en) | 1986-08-01 |
| JPH0435085B2 true JPH0435085B2 (en) | 1992-06-10 |
Family
ID=11766684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60011030A Granted JPS61171209A (en) | 1985-01-25 | 1985-01-25 | Pwm system power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61171209A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247581A (en) * | 1991-09-27 | 1993-09-21 | Exar Corporation | Class-d bicmos hearing aid output amplifier |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56162514A (en) * | 1980-05-20 | 1981-12-14 | Pioneer Electronic Corp | Pulse-width modulating and amplifying circuit |
-
1985
- 1985-01-25 JP JP60011030A patent/JPS61171209A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61171209A (en) | 1986-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4115739A (en) | Power amplifier | |
| JP4434557B2 (en) | Power amplifier circuit | |
| KR100435182B1 (en) | Digital pwm input d class amplifier by pwm negative feedback | |
| EP0557032B1 (en) | Pulse-width modulator for class D amplifier | |
| US5767740A (en) | Switching amplifier closed loop dual comparator modulation technique | |
| US4249136A (en) | PWM Signal power amplifier | |
| US4087759A (en) | Power amplifier devices | |
| US7106135B2 (en) | Amplifier system and method | |
| US3384838A (en) | Phase reversible switching power amplifier | |
| JPH06303049A (en) | Pwm amplifier | |
| US4134076A (en) | Pulse width modulated signal amplifier | |
| JPH0435085B2 (en) | ||
| JPH11136039A (en) | Power amplifying device | |
| JPS6040018Y2 (en) | power amplifier circuit | |
| US3999143A (en) | Pulse width modulated signal amplifier | |
| JP2007209038A (en) | Power amplifier circuit | |
| JPH0744403B2 (en) | Low distortion class D power amplifier | |
| JPH0335846B2 (en) | ||
| JP2812744B2 (en) | Triangular wave generator | |
| US20240243704A1 (en) | Self-Oscillating Class D Audio Amplifier With Voltage Limiting Circuit | |
| JPS6040728B2 (en) | Base drive circuit for pulse width modulation switching amplification transistor | |
| JP2009284413A (en) | Digital power amplifier | |
| KR790001825Y1 (en) | Protection circuit of pulse width modulation amplifier | |
| JP3462579B2 (en) | Amplifier circuit | |
| JPS6119169B2 (en) |