JPH0435089B2 - - Google Patents
Info
- Publication number
- JPH0435089B2 JPH0435089B2 JP61179530A JP17953086A JPH0435089B2 JP H0435089 B2 JPH0435089 B2 JP H0435089B2 JP 61179530 A JP61179530 A JP 61179530A JP 17953086 A JP17953086 A JP 17953086A JP H0435089 B2 JPH0435089 B2 JP H0435089B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- comparator
- power supply
- comparators
- ground line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Ａ／Ｄコンバータに関するものであ
る。
る。
従来より、この種のＡ／Ｄコンバータとして、
第２図に示すような８ビツトフラツシユＡ／Ｄコ
ンバータがある。第３図は、このＡ／Ｄコンバー
タの比較器列を示す図であり、本実施例において
は４列に折り返している。同図において、Ａ，
Ｂ，Ｃ，Ｄは各比較器列を示し、１，６４，６
５，１２８，１２９，１９２，１９３，２５６は
各比較器列の両端の比較器を示す。第２図におい
て、Ｌは各比較器に基準タツプ電圧を供給するラ
ダー回路を構成するラダー抵抗のレイアウトであ
る。即ち、所定基準電圧を分割して、低い電圧か
ら順に比較器１〜２５６へ基準タツプ電圧を与え
るように構成されている。また、同図において、
GNDおよびVDDは各比較器への電源供給通路を
なすグランドラインおよび電源ラインのレイアウ
トである。
第２図に示すような８ビツトフラツシユＡ／Ｄコ
ンバータがある。第３図は、このＡ／Ｄコンバー
タの比較器列を示す図であり、本実施例において
は４列に折り返している。同図において、Ａ，
Ｂ，Ｃ，Ｄは各比較器列を示し、１，６４，６
５，１２８，１２９，１９２，１９３，２５６は
各比較器列の両端の比較器を示す。第２図におい
て、Ｌは各比較器に基準タツプ電圧を供給するラ
ダー回路を構成するラダー抵抗のレイアウトであ
る。即ち、所定基準電圧を分割して、低い電圧か
ら順に比較器１〜２５６へ基準タツプ電圧を与え
るように構成されている。また、同図において、
GNDおよびVDDは各比較器への電源供給通路を
なすグランドラインおよび電源ラインのレイアウ
トである。
このように構成されたＡ／Ｄコンバータにおい
ては、各比較器がラダー回路Ｌによつてつくられ
る基準タツプ電圧と入力電圧とを同時に比較し、
その結果よりデジタルコードに変換する。
ては、各比較器がラダー回路Ｌによつてつくられ
る基準タツプ電圧と入力電圧とを同時に比較し、
その結果よりデジタルコードに変換する。
これと同タイプのＡ／Ｄコンバータとしては、
シーモス（Toshiro Tsukada他、“CMOS 8b
25MHz Flash ADC ”ISSCC ダイジエスト，
1985 WAM2.7）がある。
シーモス（Toshiro Tsukada他、“CMOS 8b
25MHz Flash ADC ”ISSCC ダイジエスト，
1985 WAM2.7）がある。
しかしながら、第２図に示したような従来の
Ａ／Ｄコンバータによると、そのグランドライン
GNDおよび電源ラインVDDが比較器列の折り返
し部で分岐しているため、その電位分布が不規則
になり、この不規則な電位で作動する各比較器は
各々異なつた特性を示し、特に比較器列の折り返
し部での隣接した比較器間は特性が大きく異なり
（例えば、６４と６５，１２８と１２９，１９２
と１９３の各隣接比較器間）、Ａ／Ｄコンバータ
全体として直線性を損なうという問題があつた。
Ａ／Ｄコンバータによると、そのグランドライン
GNDおよび電源ラインVDDが比較器列の折り返
し部で分岐しているため、その電位分布が不規則
になり、この不規則な電位で作動する各比較器は
各々異なつた特性を示し、特に比較器列の折り返
し部での隣接した比較器間は特性が大きく異なり
（例えば、６４と６５，１２８と１２９，１９２
と１９３の各隣接比較器間）、Ａ／Ｄコンバータ
全体として直線性を損なうという問題があつた。
本発明はこのような問題点に鑑みてなされたも
ので、その目的とするところは、直線性の良い
Ａ／Ｄコンバータを得ることにある。
ので、その目的とするところは、直線性の良い
Ａ／Ｄコンバータを得ることにある。
このような目的を達成するために本発明は、比
較器列の折返し部においても同様にして、各比較
器ヘの電源供給ラインと接地ラインとを、並行に
且つ分岐のない連続したレイアウトとしたもので
ある。
較器列の折返し部においても同様にして、各比較
器ヘの電源供給ラインと接地ラインとを、並行に
且つ分岐のない連続したレイアウトとしたもので
ある。
したがつてこの発明によれば、所定数毎に折り
返した形で列状に配置された比較器に沿つて、そ
の電位分布が連続的に浮き上がる、あるいは連続
的に下がる形となる。
返した形で列状に配置された比較器に沿つて、そ
の電位分布が連続的に浮き上がる、あるいは連続
的に下がる形となる。
以下、本発明に係るＡ／Ｄコンバータについて
説明する。第１図は、このＡ／Ｄコンバータの一
実施例を示す電源ラインおよびグランドラインの
レイアウト図である。図中、第２図および第３図
と同一符号は同一構成要素を示しその説明は省略
する。すなわち、本実施例においては、グランド
ラインGNDおよび電源ラインVDDを各比較器列
Ａ，Ｂ，Ｃ，Ｄの折り返し部において分岐せず、
ラダー回路Ｌと平行とし連続したレイアウトとし
ている。つまり、電源ラインVDDおよびグラン
ドラインGNDと接続される比較器１〜２５６の
節点が、この電源ラインVDDおよびグランドラ
インGNDのパツドＰ１およびＰ２，Ｐ３を基点
として順次遠くなるようにレイアウトされてい
る。また、電源ラインVDDおよびグランドライ
ンGNDは、交差しないようにレイアウトされて
いる。
説明する。第１図は、このＡ／Ｄコンバータの一
実施例を示す電源ラインおよびグランドラインの
レイアウト図である。図中、第２図および第３図
と同一符号は同一構成要素を示しその説明は省略
する。すなわち、本実施例においては、グランド
ラインGNDおよび電源ラインVDDを各比較器列
Ａ，Ｂ，Ｃ，Ｄの折り返し部において分岐せず、
ラダー回路Ｌと平行とし連続したレイアウトとし
ている。つまり、電源ラインVDDおよびグラン
ドラインGNDと接続される比較器１〜２５６の
節点が、この電源ラインVDDおよびグランドラ
インGNDのパツドＰ１およびＰ２，Ｐ３を基点
として順次遠くなるようにレイアウトされてい
る。また、電源ラインVDDおよびグランドライ
ンGNDは、交差しないようにレイアウトされて
いる。
したがつて、比較器１〜２５６に沿つてその電
位分布が連続的に変化し、比較器列Ａ，Ｂ，Ｃ，
Ｄの折り返し部においても、隣接した比較器は
各々同様の電源およびグランドを用いて動作する
ことになる。すなわち、隣接した各比較器が同様
の特性を示すようなり、Ａ／Ｄコンバータ全体と
しての直線性が向上する。
位分布が連続的に変化し、比較器列Ａ，Ｂ，Ｃ，
Ｄの折り返し部においても、隣接した比較器は
各々同様の電源およびグランドを用いて動作する
ことになる。すなわち、隣接した各比較器が同様
の特性を示すようなり、Ａ／Ｄコンバータ全体と
しての直線性が向上する。
尚、本実施例においては、比較器１〜２５６を
電源ラインVDDおよびグランドラインGNDのパ
ツドＰ１およびＰ２，Ｐ３を基点として順次遠く
なるようにレイアウトしたが、順次近くなるよう
にレイアウトしたＡ／Ｄコンバータについても同
様にしてその直線性を向上できることは言うまで
もない。
電源ラインVDDおよびグランドラインGNDのパ
ツドＰ１およびＰ２，Ｐ３を基点として順次遠く
なるようにレイアウトしたが、順次近くなるよう
にレイアウトしたＡ／Ｄコンバータについても同
様にしてその直線性を向上できることは言うまで
もない。
また、本実施例においては、８ビツトフラツシ
ユＡ／Ｄコンバータを例として示したが、ビツト
数にかかわらず、フラツシユＡ／Ｄコンバータで
あれば同様の効果を奏し、更に比較器を複数個列
状に配置したブロツクを有するＡ／Ｄコンバータ
でも同様の効果を奏する。この種のＡ／Ｄコンバ
ータとして、ハーフフラツシユ型（直並列型）の
Ａ／Ｄコンバータ等が挙げられる。
ユＡ／Ｄコンバータを例として示したが、ビツト
数にかかわらず、フラツシユＡ／Ｄコンバータで
あれば同様の効果を奏し、更に比較器を複数個列
状に配置したブロツクを有するＡ／Ｄコンバータ
でも同様の効果を奏する。この種のＡ／Ｄコンバ
ータとして、ハーフフラツシユ型（直並列型）の
Ａ／Ｄコンバータ等が挙げられる。
以上説明したように本発明によるＡ／Ｄコンバ
ータによると、比較器列の折返し部においても同
様にして、各比較器への電源供給ラインと接地ラ
インとを、並行に且つ分岐のない連続したレイア
ウトとしたので、各比較器に沿つて、その電位分
布が連続的に浮き上がる、あるいは連続的に下が
る形となり、全体としての直線性を向上させるこ
とが可能となる。
ータによると、比較器列の折返し部においても同
様にして、各比較器への電源供給ラインと接地ラ
インとを、並行に且つ分岐のない連続したレイア
ウトとしたので、各比較器に沿つて、その電位分
布が連続的に浮き上がる、あるいは連続的に下が
る形となり、全体としての直線性を向上させるこ
とが可能となる。
第１図は本発明に係るＡ／Ｄコンバータの一実
施例を示す電源ラインおよびグランドラインのレ
イアウト図、第２図は従来のＡ／Ｄコンバータに
おける電源ラインおよびグランドラインのレイア
ウト図、第３図はこのＡ／Ｄコンバータにおける
比較器列を示す図である。 Ａ，Ｂ，Ｃ，Ｄ……比較器列、Ｌ……ラダー回
路、VDD……電源ライン、GND……グランドラ
イン、Ｐ１〜Ｐ３……パツド、１，６，４，６
５，１２８，１２９，１９２，１９３，２５６…
…各比較器列の両端の比較器。
施例を示す電源ラインおよびグランドラインのレ
イアウト図、第２図は従来のＡ／Ｄコンバータに
おける電源ラインおよびグランドラインのレイア
ウト図、第３図はこのＡ／Ｄコンバータにおける
比較器列を示す図である。 Ａ，Ｂ，Ｃ，Ｄ……比較器列、Ｌ……ラダー回
路、VDD……電源ライン、GND……グランドラ
イン、Ｐ１〜Ｐ３……パツド、１，６，４，６
５，１２８，１２９，１９２，１９３，２５６…
…各比較器列の両端の比較器。
Claims (1)
- 【特許請求の範囲】 １ 基準電圧と入力電圧とを比較する第１乃至第
ｎの比較器を所定数毎に分割して複数の比較器列
に分け、これら比較器列を折り返した形で列状に
配置してなるＡ／Ｄコンバータにおいて、 前記比較器列の折返し部においても同様にし
て、前記第１乃至第ｎの比較器への電源供給ライ
ンと接地ラインとが、並行に且つ分岐のない連続
したレイアウトとされている ことを特徴とするＡ／Ｄコンバータ。 ２ 第１乃至第ｎの比較器は、その電源供給ライ
ンおよび接地ラインと接続される節点が、該電源
供給ラインおよび接地ラインのパツドを基点とし
て順次配置されていることを特徴する特許請求の
範囲第１項記載のＡ／Ｄコンバータ。 ３ 電源供給ラインおよび接地ラインは、前記第
１乃至第ｎの比較器へ接続する際、交差しないよ
うにレイアウトしたことを特徴とする特許請求の
範囲第２項記載のＡ／Ｄコンバータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61179530A JPS6333929A (ja) | 1986-07-29 | 1986-07-29 | Ａ／ｄコンバ−タ |
| US07/076,858 US4827262A (en) | 1986-07-29 | 1987-07-23 | Comparator bank of A/D converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61179530A JPS6333929A (ja) | 1986-07-29 | 1986-07-29 | Ａ／ｄコンバ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6333929A JPS6333929A (ja) | 1988-02-13 |
| JPH0435089B2 true JPH0435089B2 (ja) | 1992-06-10 |
Family
ID=16067365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61179530A Granted JPS6333929A (ja) | 1986-07-29 | 1986-07-29 | Ａ／ｄコンバ−タ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4827262A (ja) |
| JP (1) | JPS6333929A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4615962B2 (ja) * | 2004-10-22 | 2011-01-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3365707A (en) * | 1967-06-23 | 1968-01-23 | Rca Corp | Lsi array and standard cells |
| JPS6068709A (ja) * | 1983-09-24 | 1985-04-19 | Toshiba Corp | 基準電圧発生回路 |
| JPS60200624A (ja) * | 1984-03-26 | 1985-10-11 | Hitachi Ltd | デイジタル記録信号再生装置 |
| JPS6197236U (ja) * | 1985-11-19 | 1986-06-21 |
-
1986
- 1986-07-29 JP JP61179530A patent/JPS6333929A/ja active Granted
-
1987
- 1987-07-23 US US07/076,858 patent/US4827262A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6333929A (ja) | 1988-02-13 |
| US4827262A (en) | 1989-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4408938B2 (ja) | セルアレイ回路 | |
| JPH11243339A5 (ja) | ||
| US4599599A (en) | Analog-to-digital converter | |
| KR930017311A (ko) | 저항 스트링회로 | |
| JPS59193621A (ja) | デジタル−アナログ変換回路 | |
| US5731776A (en) | Analog-to-digital converter | |
| JPH0435089B2 (ja) | ||
| US4596976A (en) | Integrated circuit analog-to-digital converter | |
| JP2737927B2 (ja) | 抵抗分圧型ディジタル−アナログ変換器 | |
| CN100380813C (zh) | 数模转换器 | |
| JPS6374322A (ja) | アナログ・デイジタル変換回路 | |
| JP3080065B2 (ja) | 抵抗分圧回路 | |
| JPH0720063B2 (ja) | デジタル・アナログ変換器 | |
| JP2811015B2 (ja) | 直並列ａｄ変換器 | |
| JP2991117B2 (ja) | Ｄ／ａ変換器 | |
| JP3288553B2 (ja) | アナログ・デジタル変換器の抵抗アレイ及び直並列型のｎ＋ｍビットのアナログ・デジタル変換器 | |
| JPH0578214B2 (ja) | ||
| JP2604374B2 (ja) | アナログ・ディジタル変換器 | |
| JP2567154B2 (ja) | 電圧分割回路 | |
| JP2796474B2 (ja) | 参照電圧発生回路 | |
| JPS63269621A (ja) | 比較形アナログ・デイジタル変換器 | |
| JP2605874B2 (ja) | Ｄ―ａ変換器 | |
| JPH09213883A (ja) | 半導体集積回路用抵抗素子 | |
| JPS61198650A (ja) | マスタ−・スライス半導体集積回路 | |
| JPH02288420A (ja) | Ｄａ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |